JPH03109665A - マイクロコンピュータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、被制御機器を複数のマイクロコンピュータ
にて制御するマイクロコンピュータ装置に関する。

（従来の技術） 第４図は被制御機器を、リセット電圧の異なる２台のマ
イクロコンピュータにて制御するシステムを示す。尚、
リセット電圧とは、例えば電源電圧に関してシステムが
安定動作する電圧範囲のスレショールド値をいう。

第４図において、１．２はいずれも被制御機器３を制御
するマイクロコンピュータである。マイクロコンピュー
タ１は、例えば時計動作して、制御信＠へにより被制御
機器３の電源０Ｎ−ＯＦＦ制御や時計表示を行う。マイ
クロコンピュータ２は、マイクロコンピュータ１からの
時計情報等の制御情報１ａに基づき制御信号Ｂを発生し
て被制御機器３の例えばモータ制御を行う。

４はマイクロコンピュータ１の初期化及びリセット動作
を制御するリセット用ＩＣｌ３はマイクロコンピュータ
２のリセット用ＩＣである。リセット用ＩＣ４，５は、
それぞれ電源電圧７の値を監視し、電源電圧が各マイク
ロコンピュータ１゜２の安定動作範囲から外れると、リ
セット出力４ａ、５ａを例えばロウレベルに変化して、
それぞれマイクロコンピュータ１，２をリセットする。

尚、６はキースイッチ等の入力装置であり、マイクロコ
ンピュータ１に各種の入力情報を入力づる。

上記システムにおいて、リセット用ＩＣ４は、電源電圧
７が、マイクロコンピュータ１の安定動作範囲から外れ
ると、リセット用ＩＣ４からリセット出力４ａがロウレ
ベルに低下して、マイクロコンピュータ１をリセット状
態にする。リセット用ＩＣ５も同様に、電源電圧７が、
マイクロコンピュータ２の安定動作範囲から外れるとリ
セット出力５ａをロウレベルに低下して、マイクロコン
ピュータ２をリセット状態にする。

リセット出力４ａ、５ａをロウレベルにするりセラ１〜
電圧の閾値は、それぞれの制御対象の違いによって異な
っている。これは、時計動作用回路であれば、低電ｉ！
Ｐｔ電圧でも動作することが望ましく、［−全制御用回
路であれば、電源電圧の低下に対して敏感に停止するこ
とが必要であるためである。こうして、マイクロコンピ
ュータ１．２の関係は、電源電圧７が低下したとき、最
初にリセット用ＩＣ５が動作してマイクロコンピュータ
２をリセット状態にする。従って、モータの制御が停止
され、システム動作に支障はない。

しかしながら、上記構成に成るマイクロコンピュータ装
置は、静電ノイズのような外乱によるノイズによって、
システムエラーを起こずことがある。例えばマイクロコ
ンピュータ１からマイクロコンピュータ２ヘデータ送信
中に、静電ノイズによって、マイクロコンピュータ２が
単独リセットした場合、その送信データに基づく制御を
行うことができなくなる。マイクロコンピュータ１から
マイクロコンピュータ２ヘデータ送信を行うことは、そ
のデータがマイクロコンピュータ２の動作に必要不可欠
なことに他ならない。従って、そのデータを正しく受信
できないということは、その時点ですでにシステムエラ
ーを生じている。例えば、入力装置６から「モータを回
転せよ」というデータがマイクロコンピュータ１を介し
てマイクロコンビコータ２に入力される場合、そのデー
タが受信できなければ動作エラーとなる。このような現
象は、マイクロコンピュータ１が単独でリセット誤動作
しても同様である。

（発明が解決しようとげる課題） 複数のマイクロコンピュータで制御対象機器を制御する
従来のマイクロコンビコータ装置は、静電ノイズ等の外
乱により、１つのマイクロコンピュータが誤ったリセッ
ト状態になると、システムエラーを起こすという問題が
あった。

この発明は上記問題点を除去し、外乱ノイズにより１つ
でもマイクロコンピュータがリセット誤動作しても、シ
ステムエラーを起こさないようにしたマイクロコンビコ
ータ装置の提供を目的とする。

［発明の構成］ （課題を解決づるための手段） この発明は、システム駆動用電源電圧をそれぞれ監視し
、前記電源電圧が各設定された閾値を超過するとリセッ
ト用の信号を出力する複数のリセット用ＩＣと、相互に
データ授受を行って被制御機器を制御する回路システム
であって、前記各リセット用ＩＣによってそれぞれリセ
ット動作が制御され、互いのリセット動作を示す情報が
入力される入力ボートが設けられた複数のマイクロコン
ピュータにて構成される。

（作用） このような構成によれば、複数のマイクロコンピュータ
のうち１つでもリセットがかかると、すべてのマイクロ
コンピュータにリセットがか（）られ自動復帰させるこ
とができる。このため、静電ノイズ等の外乱によってシ
ステムの１つが単独リセット状態になっても、システム
エラーを起こすことはない。

（実施例） 以下、この発明を図示の実施例によって説明する。

第１図はこの発明に係るマイクロコンビコータ装置の一
実施例を示す構成図である。

第１図において、第４図と同等の要素には同一の符ｑを
付す。

マイクロコンピュータ１は、制御対象機器３の電源ＯＮ
　−ＯＦ　Ｆ　８ｉＩ制御あるいは時計制御を行う制御
回路であり、リセット用ＩＣ４からのリセット出力４ａ
によってリセット動作が制御されるようになっている。

マイクロコンピュータ２は、制御対象機器３のモータ制
御等の機械系の制御を行う制御回路であり、リセット用
ＩＣ５からのリセット出力５ａによってリセット動作が
制御されるようになっている。

マイクロコンピュータ１の詳細な構成は、マイクロブセ
ッザ１１（以下ＣＰＵと呼ぶ）、メモリ貸及び入出力ボ
ート１３〜１７を有し、入力ボート１７には入力装置６
が接続され、入力ボート１３にリセット回路４からのリ
セット出力４ａが入力され、出力ボート１５は制御情報
１ａを専出し、出力ボート１６から被制御機器３への制
御信号Ａを導出している。

マイクロコンピュータ２の詳細な構成は、ＣＰＵ２１．
メモリ２２及び入出力ボート２３〜２６を有し、入力ボ
ート２５にマイクロコンピュータ１からの制御情報１ａ
が入力され、入力ボート２４にリセット用ＩＣ５からの
リセット出力５ａが入力され、出力ボート２５から被制
御機器３への制御信号Ｂを導出している。

木実論例は、マイクロコンピュータ１の入力ボート１４
にリセット用ＩＣ５からのリセット出力５ａを供給し、
マイクロコンピュータ２の入力ボート２３にリセット用
ＩＣ４からのリセット出力４ａを供給している。

なお、リセット用ＩＣ４は、基Ｑ電圧源４１．電圧比較
用オペアンプ４２．トランジスタ４３．閾値設定用抵抗
４４．４４及び負荷抵抗４５から成り、電源電圧７を降
圧した電圧を形成する抵抗４４．４４の接続点の電圧が
基準電圧源４１に対し高いか低いかに応じてトランジス
タ４３を０Ｎ１０ＦＦＬ、リセット出力４ａを発生する
。リセット用ＩＣ５も同様に、基準電圧源５１．電圧比
較用オペアンプ５２．トランジスタ５３．閾値設定用抵
抗５４．５４及び負荷抵抗５５から成る。

このような構成によれば、マイクロコンピュータ１，２
は、互いのリセット情報を監視することになり、静電ノ
イズにより、単独リセット現象を起こしてし、いずれか
一方がリセット状態を検出したことによって、システム
の初期化を行うことが可能である。このためシステムエ
ラー等の動作不良を惹起することがない。

第２図はそのための動作手順を示すフローチャートであ
る。

マイクロコンピュータ１を中心に説明する。マイクロコ
ンピュータ１は、入力ボート１４からマイクロコンピュ
ータ２へ与えられるリセット出力５ａをＣＰ　Ｕ　１１
にて監視してしている。

ステップＳ１→Ｓ２→Ｓ５→Ｓ１のルーチンは、外乱ノ
イズあるいは電源電圧７の低下等によるリドセットが発
生しない通常時の手順である。ステップＳ１は入力ボー
ト１４の情報がハイレベルかロウレベルかを判断する。

続くステップＳ２では前回の判断結果と照合する。これ
により、両方の情報がハイレベルの場合（Ｎｏ）、マイ
クロコンピュータ２がリセット動作してないと判定し、
次のステップＳ５を実行する。

ステップＳ２で前回の入力ボート１４における情報がロ
ウレベルである場合（ＹＥＳ）は、ステップＳ４　　（
例えば出力ボート１５からの制御情報１ａの転送を再度
行う）を実行して、次のステップＳ５に移る。

またもしステップＳ１で、ロウレベル（Ｎｏ）の判定の
ときは、ステップＳ３によってマイクロコンピュータ１
にリセットがかけられる。こうして、マイクロコンピュ
ータ１，２ともリセット状態になり、この状態よりシス
テムは、自動的に再起動して別のステップＳ５に移行す
ることになる。

以上の動作は、マイクロコンピュータ２の場合も同様で
ある。

尚、上記実施例は、リセット用ＩＣ４，５の出力を直接
互いの入力ボートに、リセット状態を示す情報として入
力しているが、他の実施例として、リセット状態情報を
相互に入出力る入力端子及び出力端子を設け、この端子
からの情報を、互いの情報を転送し合うようにしても良
い。

また、第３図に示ずように、ｎ台接続したシステムでも
同様の接続を行えば良い。

［発明の効果］ 以上説明したようにこの発明によれば、マイク［」コン
ピュータの１台でムリセット状態になったら全体のシス
テムがリセット状態になるので、システムエラー等の誤
動作を起こりことがない。

【図面の簡単な説明】

第１図はこの発明に係るマイクロコンピュータ装置の一
実施例を示す構成図、第２図は第１図の動作を示づフロ
ーチＶ−ト、第３図はこの発明の他の実施例を示す構成
図、第４図は従来のマイクロコンピュータ装置を示す構
成図である。 １．２・・・マイクロ：１ンビユータ、３・・・被制御
機器、４．５・・・リセット用ＩＣ１６・・・入力装置
、１３゜１４、２３．２４・・・入力ボート、４ａ、５
ａ・・・リセット出力。 ！！１ｉｊＩ８ １２ＩＩ伊

Claims (1)

【特許請求の範囲】
1. システム駆動用電源電圧をそれぞれ監視し、前記電源電
   圧が各設定された閾値を超過するとリセット用の信号を
   出力するリセット用ＩＣと、相互にデータ授受を行つて
   被制御機器を制御する回路システムであって、前記各リ
   セット用ＩＣによってそれぞれリセット動作が制御され
   、互いのリセット動作を示す情報が入力される入力ポー
   トが設けられた複数のマイクロコンピュータとを具備し
   たことを特徴とするマイクロコンピュータ装置。