JP2563965B2

JP2563965B2 - エレベータの制御装置

Info

Publication number: JP2563965B2
Application number: JP63084759A
Authority: JP
Inventors: 一小池
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1988-04-06
Filing date: 1988-04-06
Publication date: 1996-12-18
Anticipated expiration: 2011-12-18
Also published as: JPH01256480A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、エレベータの呼び登録、駆動電動機、安全
回路などの各種制御を行なうコンピュータの中央処理装
置（CPU）の電源電圧の低下による誤動作を防止するよ
うにしたエレベータの制御装置に関する。

（従来の技術）近来のマイクロコンピュータの普及、低価格化によ
り、社会のあらゆる機器にマイクロコンピュータが応用
されている。

中でもエレベータの制御装置においても、駆動電動機
制御およびシーケンス制御などに多数のマイクロコンピ
ュータが使用されている。

このようなシステムでは、高度な処理が可能であり、
例えば各スイッチなどの信号の整合性をチエックして故
障を判別したり、複数のコンピュータによる処理結果な
どを、相互に判断しながら、エレベータシステムを保護
している。

このようなシステムにあっては、高度な機能が実現で
きても、電源が不安定であれば、正常に動作しないばか
りでなく、誤動作となる可能性がある。また、マイクロ
コンピュータにおいては、各種信号の入力及び処理結果
の出力を行なっているが、これらの信号の伝送もマイク
ロコンピュータを正常に動作させる上で重要な要素であ
り、これらの信号の伝送に用いる電源についても同じく
重要である。すなわち、伝送回路の電源が不安定であれ
ばマイクロコンピュータが正常に動作しないばかりでな
く、誤動作が生じ、エレベータの故障となる場合もあ
る。

以下、このことについて図面を参照して説明する。第
４図は従来のエレベータの制御装置の一例を説明するた
めのブロック図である。検出スイッチ１は、エレベータ
の昇降路に設置され、かごの位置あるいはドアが閉じて
いることを検知するものである。信号入力回路２は信号
入力端子3a,3bを有し、これらには同一検出スイッチ１
からの信号を２回路にそれぞれ入力されるようになって
いる。４は、これらの信号の伝送回路の電源である。信
号入力回路２は電源端子5,6を備えており、この電源端
子5,6には直流電源４が接続されている。信号入力回路
２は、検出スイッチ１からの各種信号をマイクロコンピ
ュータに入力するためのものである。マイクロコンピュ
ータは、中央処理装置（以下CPUと称す）７と、メモリ
ー８と、パスライン９と、信号出力回路10とからなって
いる。

信号入力回路２は、第５図に示すように、端子3a,3b,
5,6および出力端子24a,24b,24c,25間に、電流制限抵抗2
2a,22b,22c、フォトカプラー23a,23b,23cが接続されて
構成される。電源端子5,6には、直流電源４からの直流
電圧が印加される。

従って、検出スイッチ１が閉じると、抵抗22a,22bと
フォトカプラー23a,23bに電圧が印加され、フォトカプ
ラー23a,23bに電流が流れ、フォトカプラー23a,23bのフ
ォトトランジスタする。一方、フォトカプラー23cの入
力端子には、電源４が直接接続されているため、電源４
が確立された時点でフォトカプラー23cのフォトトラン
ジスタがオンする。つまり、出力端子24cから出力され
るフォトカプラー23cの出力信号の状態を監視すること
により、電源４の状態がわかる。

このような構成のものにおいて、電源４の電圧が低下
した場合の動作について第６図を参照して説明する。検
出スイッチ１が閉じた場合は、出力端子24a,24bの双方
の信号ともオンし、マイクロコンピュータには、この信
号の整合性をチエックし、信号にずれを生じた場合に異
常と検出するプログラムが使用されている。特に、検出
スイッチ１がドアの確認など重要な信号の場合、第４図
の例のように２回路にそれぞれ入力し、整合性をチエッ
クしている。また、複数の信号においても、論理的に不
合理が生じたことが検出できる場合は、複数の信号にお
いても整合性をチエックしている。

（発明が解決しようとする課題）ところが、電源４の電圧が低下した場合、第６図の入
力端子５の電圧信号が15の時点から低下し始め、最終的
に０となる。この電圧が低下する期間において、この電
圧の低下に伴い、出力端子24a〜24cの信号もオフとなる
が、信号入力回路２の抵抗22a〜22c、フォトカプラー23
a〜23cは、特性にバラツキがあり、動作のずれが生じ、
出力端子24a〜24cの信号には少しずつずれが生じる。

一方、マイクロコンピュータは、高速に動作するた
め、区間16のように出力端子24aの信号がオフし、出力
端子24bの信号がオンしている状態が生じる。その結
果、出力端子24a,24bの信号が、バスライン９を介してC
PU7に入力され、電源４の変動が原因にもかかわらず、
異常検出がなされてしまう。

このような誤動作を防止するため、出力端子24cの信
号もCPU7に入力されているが、このような例の場合に
は、出力端子24cからの信号おいても同様の動作のバラ
ツキを生じ、第６図のように最後に検出した場合には誤
動作防止には、十分に役だたない。特に、電源４の電圧
がゆるやかに低下するような場合には、このような不具
合が生じる可能性が高くなる。

そこで本発明は、エレベータの呼び登録、駆動電動
機、安全回路などの各種制御を行なうマイクロコンピュ
ータに信号を伝送するための電源電圧の低下による誤動
作を防止できるエレベータの制御装置を提供することを
目的とする。

［発明の構成］（課題を解決するための手段）本発明はリセット機能を有し、かつこのリセット機能
を利用するためのリセット端子を有する演算処理装置
と、この演算処理装置にエレベータの制御のための信号
を伝送する信号伝送手段と、この信号伝送手段に所定の
電圧を印加する電源回路と、この電源回路から信号伝送
手段に印加される電圧を検出し、この検出値が設定値以
下になったときリセット信号を出力する電圧低下検出手
段と、この電圧低下検出手段からのリセット信号を演算
処理装置のリセット端子に与える手段とを具備したもの
である。

（作用）本発明は、CPUの電源電圧の低下が検出されると、CPU
をリセットするので、電源電圧の低下による誤動作を防
止できる。

（実施例）以下、本発明の実施例を図面を参照して説明する。第
１図は本発明のエレベータの制御装置の一実施例の概略
構成を示すブロック図である。電源４の電圧（信号入力
回路２のの入力に印加される電圧）の低下を検出する電
圧低下検出手段例えば電圧低下検出回路11が設けられ、
この検出信号はCPU7のリセット端子12に入力される。

電圧低下検出回路11は、電源電圧の低下を他の信号入
力回路より早く検出するため、検出レベルを高くし、正
常時の電圧からの低下を最も早く検出する回路になって
いる。また、一度電圧の低下を検出すると、どのように
短い停電においても、停電を検出し、一定期間は信号を
記憶する回路が設けられている。

第２図は、電圧低下検出回路11の具体的な回路図であ
り、定電圧電源回路110、基準電圧設定ボリューム111、
オペアンプ112、ダイオード113、抵抗114,116、コンデ
ンサ115、出力回路117とからなっている。

第２図において、電源４の電圧信号は定電圧電源回路
110に入力され、またオペアンプ112の負の入力端子に入
力される。定電圧電源回路110により定電圧化された電
圧が基準電圧設定用ボリューム111に印加され、ここで
得られる基準電圧はオペアンプ112の正入力端子に与え
られる。電源電圧が低下し、基準電圧を下回ると、オペ
アンプ112の出力がオンし、ダイオード113を介してコン
デンサ115が急速に充電されるため、電源４の電圧低下
の検出と同時に出力回路117から出力が得られる。そし
て、電源４の電圧が回復すると、オペアンプ112の出力
がオフされるが、コンデンサ115は抵抗114を介して放電
するため、所定の時間オフしない。出力回路117から出
力される信号は、検出は早く、オフは一定時間保持する
ことができる。

以上述べた本発明の実施例の動作について説明する。
電源４の電圧が低下し、この値が基準電圧（電圧低下検
出回路11の基準電圧設定用ボリューム111で設定され
る）より低下したとき、検出スイッチ１からの検出信号
より早く電圧低下が検出され、電圧低下検出回路11から
のリセット信号がCPU7のリセット端子12に入力されるの
で、CPU7の動作が停止させられ、エレベータ速度が減速
していく。この場合、電源４の電圧が正常となり、機能
が安定して動作できるようになった時点まで、電圧低下
検出回路信号11からのリセット信号が保持される。

このように、電源４の電圧低下が検出されると同時に
一早く動作を停止する。検出スイッチ１の信号がオフす
る前にマイクロコンピュータは動作を停止する。このた
め、瞬時停電などで、一次的に信号が異常となっても、
必ず早期に電源４の電圧低下が検出され、他の誤動作の
原因が起る前にマイクロコンピュータの動作が停止され
るので、誤動作は発生しない。また、瞬時停電などで、
電源４の電圧が復旧した場合において、まだ故障条件が
ある場合には誤動作となることがあるが、本実施例を適
用することにより一定時間保持し、故障に関連するよう
な状況がなくなった後にマイクロコンピュータが動作開
始する。つまり、電源４の電圧低下に対しては、これを
即座に検出し、マイクロコンピュータを停止させ、エレ
ベータの運転も安全のため、一旦停止される。そして、
エレベータが完全に停止し、電源４も確立して、十分な
時間を経過した後、再度起動が開始される。このため、
周辺信号の安定化が計られ、誤動作が発生しない。

第３図は、本実施例の動作を説明するためのタイムチ
ャートであり、入力端子５の信号は電源４の電圧の変化
を示し、出力端子24a,24bの信号は第５図の信号入力回
路２のフォトカプラー23a,23bの出力信号の状況を示
し、リセット端子12の入力信号は電圧低下検出回路11か
らの出力信号（リセット信号）を示す。第３図は、電源
４の電圧が低下し、再度復旧した場合の動作を示す。電
源４の電圧が低下して基準電圧に達した時点17におい
て、リセット端子12の入力信号がオンし、CPU7がリセッ
トされるため、エレベータは停止し始める。また、この
間は、信号のチェックも行われない。そして、この後、
信号入力回路２のフォトカプラー23a,23bからの信号が
順にオフになり、区間18において、不整合が生じてい
る。また、再度電源４が立上がる区間19においても、同
様に不整合となっている。しかし、この間リセット端子
12の入力信号が保持されているので、誤動作は生じな
い。

以上述べた実施例によれば、簡単な構成の電圧低下検
出回路11の出力をCPU7のリセット端子12に入力するだけ
で、高度の保護機能が得られ、かつ電源４の電圧低下を
早期に検出してCPU7がリセットされ、また、重要な信号
の整合性をチエックでき、電源４の電圧変動に対しても
誤動作が生じない。

［発明の効果］本発明によれば、エレベータの呼び登録、駆動電動
機、安全回路などの各種制御を行なうマイクロコンピュ
ータに信号を伝送するための電源の電圧低下による誤動
作を防止できるエレベータの制御装置を提供することが
できる。

【図面の簡単な説明】

第１図は本発明によるエレベータの制御装置の一実施例
の概略を示すブロック図、第２図は第１図の電圧低下検
出回路の具体例を示す回路図、第３図は第１図の動作を
説明するためのタイミングチャート、第４図は従来のエ
レベータの制御装置の概略をブロック図、第５図は第１
図および第４図の信号入力回路の具体例を示す回路図、
第６図は第４図の課題を説明するためのタイミングチャ
ートである。１……検出スイッチ、２……信号入力回路、４……電
源、７……CPU（中央処理装置）、８……メモリー、９
……バスライン、10……信号出力回路、11……電圧低下
検出回路、12……リセット端子、110……定電圧電源回
路、111……基準電圧設定ホリューム、112……オペアン
プ、113……ダイオード、114,116……抵抗、115……コ
ンデンサ、117……出力回路。

Claims

(57)【特許請求の範囲】

【請求項１】リセット機能を有し、かつこのリセット機
能を利用するためのリセット端子を有する演算処理装置
と、この演算処理装置にエレベータの制御のための信号を伝
送する信号伝送手段と、この信号伝送手段に所定の電圧を印加する電源回路と、この電源回路から前記信号伝送手段に印加される電圧を
検出し、この検出値が設定値以下になったときリセット
信号を出力する電圧低下検出手段と、この電圧低下検出手段からのリセット信号を前記演算処
理装置のリセット端子に与える手段とを具備したエレベ
ータの制御装置。