JPH0431620Y2 - - Google Patents

Info

Publication number
JPH0431620Y2
JPH0431620Y2 JP1985040641U JP4064185U JPH0431620Y2 JP H0431620 Y2 JPH0431620 Y2 JP H0431620Y2 JP 1985040641 U JP1985040641 U JP 1985040641U JP 4064185 U JP4064185 U JP 4064185U JP H0431620 Y2 JPH0431620 Y2 JP H0431620Y2
Authority
JP
Japan
Prior art keywords
request signal
threshold voltage
inverter
standby
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985040641U
Other languages
English (en)
Other versions
JPS61155930U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985040641U priority Critical patent/JPH0431620Y2/ja
Publication of JPS61155930U publication Critical patent/JPS61155930U/ja
Application granted granted Critical
Publication of JPH0431620Y2 publication Critical patent/JPH0431620Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Microcomputers (AREA)

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、停電等により主電源の供給が遮断さ
れたとき、バツクアツプ電圧等の供給を受け、メ
モリやレジスタ等のデータを保持すると共に消費
電力を減少するために動作を停止するスタンバイ
機能を有するマイクロコンピユータに関する。
(ロ) 従来の技術 一般に、スタンバイ機能を有するマイクロコン
ピユータは、ホールド端子及びホールト命令を有
しており、例えば、主電源が遮断されバツクアツ
プ状態となつたとき、ホールド端子に印加された
主電源に拘わる信号により主電源の遮断を検出
し、ホールト命令を実行してスタンバイ状態にな
る。この状態から主電源が復帰した場合、再び動
作を開始させるためには、ホールド端子にスタン
バイ解除要求信号を印加するか、あるいは、リセ
ツト端子にリセツト信号を印加している。
このようなマイクロコンピユータのスタンバイ
機能については、本願出願人が昭和58年11月30日
に発行した「マイコン資料シリーズNo.13LC6500
シリーズユーザーズマニユアル」に記載されてい
る。
このようなマイクロコンピユータは、ホールド
端子等のスタンバイ制御用端子に印加された信号
が“H”であるか“L”であるかを定期的に検出
し、例えば、主電源の遮断により、“H”から
“L”となつたことが検出されるとホールト命令
を実行してスタンバイ状態となり、また、主電源
が復帰してスタンバイ制御端子に印加される信号
が“L”から“H”になつたことが検出されると
その検出信号により回路的に動作を開始させてい
る。
(ハ) 考案が解決しようとする問題点 しかしながら、従来のマイクロコンピユータの
スタンバイ制御端子に印加されたスタンバイ要求
信号を入力する入力回路とスタンバイ解除要求信
号を入力する入力回路はスレツシヨルド電圧が等
しく形成されているか、あるいは、シユミツトイ
ンバータが用いられているため、第4図及び第5
図に示す如く、主電源が瞬断した場合、誤動作を
することがあつた。
即ち、第4図に示す如く、スレツシヨルド電圧
VTが等しい入力回路が用いられたマイクロコン
ピユータに於いて、主電源が瞬断したときスタン
バイ制御端子に印加された電圧VSが短時間だけ
スレツシヨルド電圧VT以下となる場合、a点に
於いて電圧VSの判定が為されると、この時点に
於いてスタンバイ要求信号が検出することにな
り、ホールト命令が実行されて動作が停止する。
ところが直後に電圧VSがスレツシヨルド電圧VT
以上となるためスタンバイ解除要求信号がこれを
検出し動作を再開させることになる。
一方、第5図に示す如く、シユミツトインバー
タを入力回路に用いたマイクロコンピユータに於
いて、主電源が瞬断したとき、b点に於いて電圧
VSの判定が為されると、電圧VSは一度スレツシ
ヨルド電圧VTL以下となつているため、b点で
は、スタンバイ要求信号として判定され、ホール
ト命令の実行により動作が停止してしまう。そし
て、直後に電圧VSはスレツシヨルド電圧VTH以上
となるためスタンバイ解除要求信号が検出され、
動作が再開されることになる。
第4図及び第5図に示される如く、動作停止と
動作開始とが瞬時に連続して為されると、例え
ば、動作開始時に発振回路の動作不安定を除くた
めに印加されるリセツト信号が、そのリセツト信
号を作成するコンデンサの放電が十分でないため
発生されなくなり、マイクロコンピユータが誤動
作する危惧がある。また、動作の停止及び開始時
にはレジスタの退避、復帰等の一連の処理が必要
であるが、そのシーケンスが正確に実行できなく
なる。
(ニ) 問題点を解決するための手段 本考案は上述した点に鑑みて為されたものであ
り、スタンバイ要求信号を検出する第1の入力回
路のスレツシヨルド電圧とスタンバイ解除要求信
号を検出する第2の入力回路のスレツシヨルド電
圧とを異ならしめるものであり、特に、第1の入
力回路のスレツシヨルド電圧を低く設定し、第2
の入力回路のスレツシヨルド電圧を高く設定する
ものである。
(ホ) 作用 本考案によれば、主電源の瞬断時にスタンバイ
制御端子に印加された電圧が第1の入力回路のス
レツシヨルド電圧以下から立ち上がる際に、低い
スレツシヨルド電圧から高いスレツシヨルド電圧
になるまでの時間が長くなるため、動作停止から
動作開始までの時間が長くなる。
(ヘ) 実施例 第1図は本考案の実施例を示す回路図である。
1はマイクロコンピユータのスタンバイ制御端子
であり、例えばホールド端子である。スタンバイ
制御端子1にはスタンバイ要求信号を検出するた
めの第1の入力回路であるインバータ2とスタン
バイ解除要求信号を検出するための第2の入力回
路であるインバータ3の入力が共に接続されてい
る。インバータ2のスレツシヨルド電圧VT1は比
較的低く、また、インバータ3のスレツシヨルド
電圧VT2は比較的高く設定されている。ANDゲ
ート4はコンピユータ回路5が定期的にスタンバ
イ要求信号が印加されたか否かを判定する判定命
令を実行したときに出力される制御信号ICOによ
り、インバータ2の出力をデータバス6に送出す
る。コンピユータ回路5はプログラムの実行によ
りコンピユータ動作を行うものであり、例えば、
定期的にインバータ2の出力をデータバス6を介
して取り込みスタンバイ要求があつたか否かを判
定し、スタンバイ要求があつた場合には、一連の
退避動作を行つた後、ホールト命令を実行し、停
止制御信号STOPを出力する。一方、インバータ
3の出力は、更にインバータ7で反転され、イン
バータ7の出力はR−SFF8のセツト入力Sに印
加される。R−SFF8はマイクロコンピユータの
動作状態及び動作停止状態を制御するものであ
り、インバータ7の出力、即ち、スタート要求信
号STRREQによりセツトされ、コンピユータ回
路5の停止制御信号STOPによりリセツトされ
る。タイミング発生回路9は発振回路を内蔵し、
その発振信号に基いて、コンピユータ回路5の動
作を制御するクロツクパルスCLを発生するもの
であり、R−SFF8の出力Qにより、発振動作及
びクロツクパルス発生動作の停止及び開始が制御
される。
次に第1図に示された実施例の動作を第2図を
参照して説明する。
第2図は、スタンバイ制御端子1に印加された
主電源に拘わる電圧VHOLDが、主電源の瞬断によ
り、マイクロコンピユータの電源電圧レベルから
接地レベル近くまで下がり、直後に復帰する場合
である。電圧VHOLDがインバータ2のスレツシヨ
ルド電圧VT1以下になる期間、即ちスタンバイ要
求信号である期間、インバータ2の出力の停止要
求信号STPREQが“H”となる。この期間中に
コンピユータ回路5は判定命令を実行すると停止
要求信号STPREQが“H”であることが検出さ
れ、停止制御信号STOPによりR−SFF8がリセ
ツトされる。これによりタイミング発生回路9の
動作が停止され、マイクロコンピユータはスタン
バイ状態となる。その後、電圧VHOLDが立ち上が
り、インバータ3のスレツシヨルド電圧VT2、即
ちスタンバイ解除要求信号になるとインバータ7
の出力のスタート要求信号STRREQが“H”と
なり、R−SFF8がセツトされ、タイミング発生
回路9の動作が再開される。従つて、スタンバイ
要求信号を検出してからスタンバイ解除要求信号
が検出されるまでの時間が長くなり、マイクロコ
ンピユータの動作停止と再開に余裕ができる。
また、他の実施例として第1図に示されたイン
バータ3をシユミツトインバータとすることも可
能である。この場合、インバータ3のスレツシヨ
ルド電圧をVTL及びVTH(VTL<VTH)とすると、イ
ンバータ2のスレツシヨルド電圧VT1とスレツシ
ヨルド電圧VTLとは一致していても異なつていて
も良い。第3図に、その動作を示す。電圧VHOLD
が立ち下がつたとき(スタンバイ要求信号)、ス
レツシヨルド電圧VTLとスレツシヨルド電圧VT1
以下となるインバータ2の出力のスタート要求信
号STRREQが“L”になり、インバータ7の出
力の停止要求信号STPREQが“H”となる。ま
た、電圧VHOLDが立ち上がり(スタンバイ要求信
号)、スレツシヨルド電圧VT1とスレツシヨルド
電圧VTL以上となつたときは、停止要求信号
STPREQが“L”となり、スタート要求信号
STRREQは“L”のままである。そして、電圧
VHOLDがスレツシヨルド電圧VTH以上となつたとき
にスタート要求信号STRREQが“H”となる。
従つて、停止要求信号STPREQが“H”のとき
判定命令が実行されて、スタート要求信号
STRREQが“H”となるまでの期間が長くなり、
第2図の場合と同様、マイクロコンピユータの動
作停止から再開までに余裕ができる。
(ト) 考案の効果 上述の如く本考案によれば、主電源が瞬断した
際に、マイクロコンピユータが誤動作することが
防止され、外部接続するスタンバイ制御回路の設
計等が簡単となり、使い易いマイクロコンピユー
タが得られるものである。
【図面の簡単な説明】
第1図は本考案の実施例を示す回路図、第2図
は第1図に示された実施例の動作を示す波形図、
第3図は他の実施例の動作を示す波形図、第4図
及び第5図は、従来の動作を説明する波形図であ
る。 1……スタンバイ制御端子、2,3,7……イ
ンバータ、4……ANDゲート、6……データバ
ス、5……コンピユータ回路、8……R−SFF、
9……タイミング発生回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 主電源の遮断等によつて印加されるスタンバイ
    要求信号を検出したとき内部動作を停止し、主電
    源の復帰等によつて印加されるスタンバイ解除要
    求信号を検出したとき動作を再開するスタンバイ
    機能を有するマイクロコンピユータに於いて、第
    1のスレツシヨルド電圧を有し、前記スタンバイ
    要求信号を検出する第1のインバータと、該第1
    のスレツシヨルド電圧より高い第2のスレツシヨ
    ルド電圧を有し、前記スタンバイ解除要求信号を
    検出する第2のインバータと、前記第1のインバ
    ータの出力を定期的に取り込み、前記主電源が前
    記第1のスレツシヨルド電圧以下であることを検
    出したときに停止要求信号を出力するコンピユー
    タ回路と、前記停止要求信号がリセツト端子に印
    加され、前記第2のインバータの検出出力に基づ
    くスタート要求信号がセツト端子に印加されるR
    −Sフリツプフロツプと、該R−Sフリツプフロ
    ツプのセツト出力にて発振動作してクロツクパル
    スを前記コンピユータ回路に印加し、リセツト出
    力にて発振を停止するタイミング発生回路と、を
    備え、前記主電源が瞬断して前記第1のスレツシ
    ヨルド電圧以下であることが前記コンピユータ回
    路によつて検出されたとき、前記タイミング発生
    回路が前記停止要求信号に基づいて発振を停止
    し、その後、前記主電源が前記第1のスレツシヨ
    ルド電圧を越えて前記第2のスレツシヨルド電圧
    まで立ち上がるまで、前記スタート要求信号が発
    生するのを遅延し、前記タイミング発生回路が発
    振を再開するのを遅延することを特徴とするマイ
    クロコンピユータ。
JP1985040641U 1985-03-20 1985-03-20 Expired JPH0431620Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985040641U JPH0431620Y2 (ja) 1985-03-20 1985-03-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985040641U JPH0431620Y2 (ja) 1985-03-20 1985-03-20

Publications (2)

Publication Number Publication Date
JPS61155930U JPS61155930U (ja) 1986-09-27
JPH0431620Y2 true JPH0431620Y2 (ja) 1992-07-29

Family

ID=30549719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985040641U Expired JPH0431620Y2 (ja) 1985-03-20 1985-03-20

Country Status (1)

Country Link
JP (1) JPH0431620Y2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5415553U (ja) * 1977-07-04 1979-02-01
JPS56147220A (en) * 1980-04-17 1981-11-16 Nec Corp Clock controller
JPS5971525A (ja) * 1982-10-18 1984-04-23 Nec Corp 状態制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5415553U (ja) * 1977-07-04 1979-02-01
JPS56147220A (en) * 1980-04-17 1981-11-16 Nec Corp Clock controller
JPS5971525A (ja) * 1982-10-18 1984-04-23 Nec Corp 状態制御装置

Also Published As

Publication number Publication date
JPS61155930U (ja) 1986-09-27

Similar Documents

Publication Publication Date Title
JPH0450629B2 (ja)
US6272630B1 (en) Method and device for reserving wake-up functions of computer system after power loss
US7085946B2 (en) Backup memory control unit with reduced current consumption having normal self-refresh and unsettled modes of operation
JPH0431620Y2 (ja)
US6996732B2 (en) Method of and apparatus for achieving “watch dog” functions in microcontrollers and microcomputers and the like, required to shut down for extended periods of time for energy-conservation purposes
JPH0431621Y2 (ja)
US7010709B2 (en) Information processing device
JP2000276267A (ja) 車両用電子制御装置
JPS5971525A (ja) 状態制御装置
JP3711849B2 (ja) マイクロコンピュータ
JPH0418031Y2 (ja)
JPH0588775A (ja) クロツク切替え方式
JPH0588790A (ja) 電源制御方式
JPH0670769B2 (ja) 電源制御方式
JPS63816B2 (ja)
JPH04171516A (ja) リセット回路
JPS6225794Y2 (ja)
JPS61121117A (ja) メモリ−バツクアツプ制御装置
JP2002202961A (ja) マイクロコンピュータ
JPS626315A (ja) マイクロコンピユ−タのメモリバツクアツプ装置
JPH0426127B2 (ja)
JPH1097340A (ja) 携帯型情報機器
JPH06103480B2 (ja) 停電処理装置
JPH037963B2 (ja)
JPH0530192Y2 (ja)