JP2002202961A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JP2002202961A
JP2002202961A JP2000402423A JP2000402423A JP2002202961A JP 2002202961 A JP2002202961 A JP 2002202961A JP 2000402423 A JP2000402423 A JP 2000402423A JP 2000402423 A JP2000402423 A JP 2000402423A JP 2002202961 A JP2002202961 A JP 2002202961A
Authority
JP
Japan
Prior art keywords
signal
microcomputer
cpu
level
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000402423A
Other languages
English (en)
Other versions
JP3903716B2 (ja
Inventor
Yoichi Fujita
洋一 藤田
Yasuaki Saito
泰昭 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000402423A priority Critical patent/JP3903716B2/ja
Priority to US10/022,794 priority patent/US6986070B2/en
Publication of JP2002202961A publication Critical patent/JP2002202961A/ja
Application granted granted Critical
Publication of JP3903716B2 publication Critical patent/JP3903716B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 【課題】 監視対象信号が特定のレベルになると所定の
動作を実施する、という信号連動機能を、少ない消費電
力で実現するのに好適なマイコンを提供する。 【解決手段】 CPU3が所定の命令の実行によって動
作を停止可能なマイコン2には、自動読込回路17が設
けられている。そして、自動読込回路17は、CPU3
が動作を停止している場合に、当該マイコン2の所定の
入力端子(B1又はB2)に供給される監視対象信号の
レベルを一定時間毎に読み込んで判断し、その判断レベ
ルが事前に設定されている特定のレベルになると、CP
U3を停止状態から動作状態へと起床させる。よって、
このマイコン2によれば、CPU3の動作を停止させた
ままで、監視対象信号が特定のレベルになったことを検
知することができ、上記信号連動機能を、非常に少ない
消費電力で実現することができるようになる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータに関し、特に、監視対象の二値信号がハイレベルと
ローレベルとの内の何れかである特定のレベルになると
所定の動作を実施する電子制御装置を構成するのに好適
なマイクロコンピュータに関する。
【0002】
【従来の技術】従来より、例えば車両に搭載される電子
制御装置においては、車両のドアが開かれてドアスイッ
チからの二値のスイッチ信号が“ドア開”を示す方のレ
ベルになると、ランプを点灯させたり、他の装置からの
二値の動作要求信号が“動作要求”を示す方のレベルに
なると、その装置との通信を開始する、といった具合
に、外部からの二値信号がハイレベルとローレベルとの
内の何れかである特定のレベルになると所定の動作を実
施するように構成されることが多々ある。尚、二値信号
とは、ハイレベルとローレベルとの何れかとなる二値振
幅の信号である。
【0003】そして、この種の電子制御装置では、上記
機能(即ち、外部からの二値信号が特定のレベルになる
と所定の動作を実施する、という機能であり、以下、信
号連動機能という)を実現するために、その電子制御装
置の動作を制御するマイクロコンピュータ(以下、マイ
コンという)が、その信号連動機能に該当する外部から
の二値信号(以下、監視対象信号ともいう)のレベルを
入力端子(入力ポート)から定期的に読み込んで、その
信号のレベルが予め定められた特定のレベルになったこ
とを検知すると、所定の動作に該当する処理を行うよう
にされている。
【0004】また、例えば車両に搭載される電子制御装
置では、バッテリへの充電が行われないエンジン停止時
に、上記の信号連動機能を実現しなければならない場合
がある。このため、より少ない消費電力で信号連動機能
を実現する必要がある。そこで、従来の電子制御装置で
は、上記の信号連動機能を少ない消費電力(消費電流)
で実現するために、下記の[従来例1]あるいは[従来
例2]の構成及び方法を採用していた。
【0005】[従来例1]まず図6は、従来例1の電子
制御装置を表す構成図である。尚、以下の説明におい
て、ローアクティブ信号とは、電子制御装置内で抵抗に
よりハイレベルに該当する電源電圧へプルアップされる
信号線に発生する信号であり、その信号線がスイッチ等
を介して接地電位に接続されることによりローレベルと
なる、ローアクティブの信号のことである。また逆に、
ハイアクティブ信号とは、電子制御装置内で抵抗により
接地電位へプルダウンされる信号線に発生する信号であ
り、その信号線がスイッチ等を介して電源電圧に接続さ
れることによりハイレベルとなる、ハイアクティブの信
号のことである。そして、ここでは、信号連動機能に該
当する監視対象信号がローアクティブ信号であると共
に、その信号がローレベルになると所定の動作が実施さ
れ、更に、その監視対象信号が、図6に示す如く、信号
線L1を介して、電子制御装置の動作を制御するマイコ
ン101の入力端子(入力ポート)B1へ入力されるも
のとする。
【0006】図6に示すように、従来例1の電子制御装
置には、当該装置の動作を制御するマイコンとして、プ
ログラムに従い動作するCPU(即ち、命令解読部や演
算部等からなる中央演算装置)103及びI/Oポート
105に加えて、CPU103を停止状態から動作状態
へと起床(ウェイクアップ)させるための制御を行う起
床制御部107を備えたマイコン101が用いられてい
る。
【0007】そして、このマイコン101において、監
視対象信号(監視対象の二値信号)を入力するために割
り当てられた入力端子B1には、その監視対象信号の信
号線L1が接続されている。また、その信号線L1は、
車両内のスイッチがオンすると、ローレベルに該当する
接地電位(=0V)に接続されるようになっている。
【0008】また更に、この電子制御装置には、一端が
上記信号線L1に接続されて、その信号線L1をハイレ
ベルに該当する電源電圧Vd(この例では5V)にプル
アップするためのプルアップ抵抗Ruと、マイコン10
1の出力端子(出力ポート)Aから出力される通電信号
に従って、プルアップ抵抗Ruへの通電を行う通電回路
109とが設けられる。
【0009】そして、通電回路109は、マイコン10
1からの通電信号がハイレベルの時にオンするNPNト
ランジスタTr1と、NPNトランジスタTr1のベー
スに上記通電信号を供給する電流制限用の抵抗R1と、
NPNトランジスタTr1のコレクタと電源電圧Vdと
の間に直列に接続された抵抗R2,R3と、その抵抗R
2,R3同士の接続点にベースが接続され、エミッタが
電源電圧Vdに接続され、コレクタがプルアップ抵抗R
uの信号線L1側とは反対側の端部に接続されたPNP
トランジスタTr2とから構成されている。
【0010】よって、この通電回路109では、マイコ
ン101からの通電信号がハイレベルとなって、1段目
のNPNトランジスタTr1がオンすると、2段目のP
NPトランジスタTr2がオンして、プルアップ抵抗R
uに電源電圧Vdが印加され、そのプルアップ抵抗Ru
への通電が行われることとなる。
【0011】このような従来例1の電子制御装置におい
ては、図7に示すように、マイコン101が、間欠的に
動作すると共に、その動作時毎に、後述する如く出力端
子Aから通電回路109へハイレベルの通電信号を出力
しながら入力端子B1から監視対象信号のレベルを読み
込む、通電信号出力制御機能付きの信号読込処理を行
い、更に、その処理で読み込んだレベルが前回値と今回
値とで2回連続して同じであった場合にのみ、その今回
値を監視対象信号の判断レベル(即ち、真にそうである
と判断しているレベル)として更新記憶する、といった
ノイズ対策用のフィルタ処理を行う。そして、マイコン
101は、図7の時刻t1に示すように、上記フィルタ
処理の結果に基づき監視対象信号が特定のレベル(この
例ではローレベル)になったことを検知すると(詳しく
は、フィルタ処理による監視対象信号の判断レベルが、
特定のレベルになったと判定すると)、動作を継続して
所定の動作に該当する処理を行う。尚、図7において、
“信号あり”とは、監視対象信号が、所定の動作を実施
すべきことを指示する方の特定のレベルであることを意
味しており、“信号なし”とは、監視対象信号が上記特
定のレベルではないことを意味している。そして、この
ことは、後述する他の図面についても同様である。
【0012】具体的に説明すると、まず、通電信号出力
制御機能付きの信号読込処理とは、図7における()内
に示すように、出力端子Aからハイレベルの通電信号を
出力して、通電回路109のNPNトランジスタTr1
をオンさせ、その時点から、事前に設定された信号読込
タイミング時間Tmが経過した時に、入力端子B1のレ
ベルを読み込み、その後、上記通電信号の出力を停止し
て(出力端子Aの出力レベルをローレベルに戻して)N
PNトランジスタTr1をオフさせる、といった手順の
処理である。そして、信号読込タイミング時間Tmは、
信号線L1での容量分や通電回路109の動作遅れなど
を考慮して、ハイレベルの通電信号が出力されてから信
号線L1の状態が電気的に安定するまでの遅延時間以上
の値に設定される。
【0013】つまり、プルアップ抵抗Ruに電源電圧V
dを常時印加しておくと、そのプルアップ抵抗Ruに流
れる電流が電子制御装置の消費電力を増大させる原因の
一つになる。そこで、入力端子B1から信号レベルを読
み込む際にだけ、プルアップ抵抗Ruへの通電(詳しく
は、プルアップ抵抗Ruへの電源電圧Vdの印加)を行
うようにして、無駄な消費電力を極力削減するのであ
る。
【0014】そして、マイコン101では、CPU10
3が、所定の動作停止命令を実行して、自分の動作(即
ち、マイコンの本来の動作であるプログラム実行動作)
を停止する共に、起床制御部107へ動作要求を出す
と、起床制御部107が、事前にCPU101によって
セットされているタイマ時間の計時を開始して、そのタ
イマ時間が経過した時に、CPU103を停止状態から
動作状態へと起床させる。
【0015】よって、従来例1の電子制御装置では、C
PU103が、動作しなくても良い状態になったと判断
すると、自分の動作を停止すると共に起床制御部107
へ動作要求を出し、その後は、起床制御部107によっ
て停止状態から動作状態へと起こされる毎に、上記通電
信号出力制御機能付きの信号読込処理と上記フィルタ処
理とを実行して、フィルタ処理の結果に基づき、監視対
象信号が特定のレベルでないと判定したならば、動作し
なくても良い状態であると判断して再び自分の動作を停
止すると共に起床制御部107へ動作要求を出し、逆
に、監視対象信号が特定のレベルであると判定したなら
ば、動作状態を継続して必要な処理を実施する、といっ
た動作を行うようにマイコン101のプログラム(即
ち、CPU103が実行するプログラム)が設定され
る。
【0016】つまり、このように設定すれば、監視対象
信号が特定のレベルでない状態が継続している場合に
は、CPU103は、図7に示す如く、動作を停止して
から起床制御部107で計時されるタイマ時間Ti(図
7における「間欠動作の間隔Ti」)が経過すると一時
的に動作して再びタイマ時間Tiだけ動作を停止する、
といった具合に、定期的に動作と非動作(動作停止)と
を繰り返す間欠動作を行うこととなる。そして、監視対
象信号が特定のレベルになって、CPU103が、その
ことを検知すると、そのまま動作を継続して、所定の動
作に必要な処理を行うこととなる。
【0017】この従来例1の電子制御装置によれば、マ
イコンの構成要素の中でも特に消費電力が大きいCPU
103を、常時動作させるのではなく、間欠的に動作さ
せることとなるため、その分、マイコンでの消費電力を
小さく抑えることができ、延いては、電子制御装置全体
での消費電力を抑えることができる。
【0018】一方、監視対象信号がローアクティブ信号
ではなく、ハイアクティブ信号である場合には、図6に
示すように、そのハイアクティブ信号を伝搬する信号線
L2が、電子制御装置内でプルダウン抵抗Rdにより接
地電位へとプルダウンされることとなる。
【0019】そして、そのプルダウンされた信号線L2
は、例えば入力保護用の抵抗R4を介して、マイコン1
01の何れかの入力端子(この例では入力端子B2)に
接続されることとなるが、この場合には、通電回路10
9が削除されると共に、マイコン101のCPU103
は、入力端子B2から監視対象信号のレベルを読み込む
ための処理として、前述の通電信号出力制御は行わず
(即ち、通電信号は出力せず)、ただ単に入力端子B2
の信号レベルを読み込むだけである。尚、その他につい
ては、監視対象信号がローアクティブ信号である場合と
同じである。
【0020】つまり、ハイアクティブ信号の場合、その
信号をハイレベルにする電力源は、電子制御装置の外部
に存在することとなり、プルダウン抵抗Rdに流れる電
流が電子制御装置の消費電力を直接増大させることはな
いからである。また、監視対象信号が複数存在すると共
に、それら監視対象信号として、ローアクティブ信号と
ハイアクティブ信号とが混在している場合には、各信号
に応じた信号読込用の処理が並行して行われることとな
る。
【0021】[従来例2]次に図8は、従来例2の電子
制御装置を表す構成図である。尚、図8において、図6
と同じものについては、同一の符号を付しているため、
詳細な説明は省略する。
【0022】図8の電子制御装置では、電子制御装置の
動作を制御するマイコンとして、動作速度が可変のマイ
コン201を用いている。即ち、このマイコン201
は、CPU103及びI/Oポート105に加えて、C
PU103により指示された周波数のクロックを生成し
て、そのクロックをCPU103の動作クロックとして
出力する周波数制御回路203を備えている。
【0023】そして、このマイコン201において、C
PU103は、プログラムを実行している通常動作時に
は、周波数制御回路203から出力される動作クロック
の周波数を通常の高い周波数(例えば数十MHz)に設
定して、高速で動作するが、通常の動作が不要になった
と判断すると、周波数制御回路203から出力される動
作クロックの周波数を通常よりも低い周波数(例えば数
MHz)に設定して、低速で動作する低消費電力状態に
なる。
【0024】そして、CPU103は、図9に示すよう
に、低速で動作している状態で、一定時間Tk(図9に
おける「信号読込の間隔Tk」)毎に、入力端子から監
視対象信号のレベルを読み込むと共に前述のフィルタ処
理を実行し、図9の時刻t2に示す如く、そのフィルタ
処理の結果に基づき監視対象信号が特定のレベルになっ
たと判定したならば、動作速度を低速から高速に戻し
て、所定の動作に該当する処理を行う。
【0025】このような従来例2の電子制御装置では、
マイコン201のCPU103が通常時よりも低速で動
作する期間が存在する分、消費電力を抑えることができ
る。尚、この従来例2においても、従来例1と同様に、
監視対象信号がローアクティブ信号である場合には、図
8に示す如く前述の通電回路109が設けられ、更にマ
イコン201のCPU103は、図9の()内に示すよ
うに、監視対象信号のレベルを読み込むための処理とし
て、前述の通電信号出力制御機能付きの信号読込処理を
実行することとなる。
【0026】
【発明が解決しようとする課題】しかしながら、上記従
来例1,2では、マイコンのCPU103が動作するこ
ととなるため、消費電力の大幅な低減を実現するのが難
しい。特に、従来例1では、監視対象信号の検知遅れが
問題とならない程度の短い時間毎(例えば数十ms毎)
にCPU103を起床させて信号レベルの読み込みを実
施しなければならず、消費電力を低減するには限界があ
り、従来例2では、CPU103が低速ではあるものの
常時動作することとなるため、なおさら消費電力の低減
効果が小さい。
【0027】また、上記従来例1,2では、一定時間毎
に信号を読み込むためのソフト処理が必要であり、前述
したノイズ対策用のフィルタ処理や通電信号出力制御機
能付きの信号読込処理を行うのであれば、更に処理負荷
が増大する。本発明は、こうした問題に鑑みなされたも
のであり、監視対象信号がハイレベルとローレベルとの
内の何れかである特定のレベルになると所定の動作を実
施する、という信号連動機能を、より少ない消費電力で
実現するのに好適なマイクロコンピュータを提供するこ
とを目的としている。
【0028】
【課題を解決するための手段及び発明の効果】上記目的
を達成するためになされた請求項1に記載のマイコン
(マイクロコンピュータ)では、従来例1のマイコン1
01と同様に、CPUが所定の命令を実行することよっ
て動作を停止できるようになっているが、特に本マイコ
ンには、自動信号読込手段が設けられている。そして、
この自動信号読込手段は、CPUが動作を停止している
場合に、当該マイコンの所定の入力端子に供給される監
視対象の二値信号(以下、監視対象信号という)のレベ
ルを前記入力端子から一定時間毎に読み込んで判断し、
その判断レベルが特定のレベルになると、CPUを停止
状態から動作状態へと起床させる。
【0029】よって、本マイコンによれば、特に消費電
力が大きいCPUの動作を停止させたままで、監視対象
信号が特定のレベルになったことを検知することがで
き、監視対象信号が特定のレベルになると所定の動作を
実施する、という信号連動機能を、従来よりも格段に少
ない消費電力で実現することができるようになる。
【0030】つまり、CPUが、動作しなくても良い状
態になったと判断すると自分の動作を停止し、その後、
自動信号読込手段によって動作状態へと起こされたなら
ば、所定の動作に該当する処理を実行する、といった具
合にプログラムを設定することにより、CPUの動作期
間を最小限にまで低減して、信号連動機能を実現するこ
とができるからである。
【0031】また、自動信号読込手段は、監視対象信号
のレベルを一定時間毎に読み込むように構成されている
ため、CPUの処理負荷を低減できる上に、耐ノイズ性
にも優れている。つまり、上記入力端子への監視対象信
号にノイズが重畳したとしても、入力端子から信号レベ
ルを読み込むタイミング(所謂サンプリングタイミン
グ)に同期してノイズが発生しない限り、誤検出をする
ことがないからである。
【0032】ところで、自動信号読込手段は、前記入力
端子から読み込んだレベルを、そのまま監視対象信号の
判断レベル(即ち、当該自動信号読込手段が判断してい
る監視対象信号のレベル)とする、というように構成し
ても良いが、請求項2に記載のように、前記入力端子か
ら読み込んだレベルが予め定められた複数回分連続して
同じであった場合にのみ、監視対象信号の判断レベルを
今回読み込んだレベルに更新する、といったフィルタ処
理を実施するように構成すれば、CPUの処理負荷を全
く増加させることなく耐ノイズ性を更に向上させること
ができる。
【0033】但し、このようなフィルタ処理を行うと、
監視対象信号が実際に特定のレベルに変化してからそれ
を検知するまでの遅れ時間が大き目になるため、請求項
3に記載のように、自動信号読込手段は、CPUからの
指令に応じて(換言すればプログラムによって)、前記
フィルタ処理を実施する動作モードM1と、前記フィル
タ処理を実施せずに、前記入力端子から読み込んだレベ
ルをそのまま監視対象信号の判断レベルとする動作モー
ドM2とに、切替可能に構成することが望ましい。
【0034】つまり、このように構成すれば、耐ノイズ
性を優先する場合には上記動作モードM1に設定し、検
知速度(検知感度)を優先する場合には上記動作モード
M2に設定すれば良く、高い汎用性が得られるからであ
る。一方、請求項4に記載の如く、自動信号読込手段
は、前記特定のレベル(即ち、CPUを起床させる方の
監視対象信号のレベル)がCPUによって(換言すれば
プログラムによって)設定されるように構成すれば、監
視対象信号がローレベルになった時に所定の動作を実施
するローアクティブの場合と、監視対象信号がハイレベ
ルになった時に所定の動作を実施するハイアクティブの
場合との、両方に対応できるようになり、汎用性を高め
ることができる。
【0035】また、請求項5に記載の如く、自動信号読
込手段は、前記一定時間がCPUによって(換言すれば
プログラムによって)設定されるように構成すれば、入
力端子から監視対象信号のレベルを読み込む間隔を任意
に設定できるようになり、汎用性を高めることができ
る。
【0036】次に、請求項6に記載のマイコンでは、上
記請求項1〜5のマイコンにおいて、自動信号読込手段
は、前記入力端子から監視対象信号のレベルを読み込む
前に、その入力端子に監視対象信号を供給する信号線を
プルアップするプルアップ抵抗に電圧を印加するための
通電信号を、当該マイコンの所定の出力端子から出力
し、前記入力端子から監視対象信号のレベルを読み込ん
だら前記通電信号の出力を停止する、通電信号出力制御
を実施するように構成されている。
【0037】この請求項6のマイコンによれば、監視対
象信号がローアクティブ信号であって、その監視対象信
号の信号線が当該マイコンの外部でプルアップされる場
合に、前述した通電信号出力制御機能付きの信号読込処
理を行うことができる。そして、入力端子から信号レベ
ルを読み込む際にだけ、プルアップ抵抗への電圧印加
(延いては、プルアップ抵抗への通電)が行われること
となり、無駄な消費電力を極力削減することができるよ
うになる。
【0038】次に、請求項7に記載のマイコンでは、上
記請求項6のマイコンにおいて、自動信号読込手段は、
前記通電信号を出力してから監視対象信号のレベルを読
み込むまでの待ち時間(即ち、前述した図7,9の()
内における信号読込タイミング時間Tmに相当する時
間)が、CPU(換言すればプログラムによって)によ
って設定されるように構成されている。
【0039】この請求項7のマイコンによれば、通電信
号出力制御機能付きの信号読込処理を実施する場合に、
上記待ち時間を、監視対象信号の信号線や当該マイコン
の周辺回路の電気的特性に応じて適宜設定することがで
きるため、高い汎用性が得られる。
【0040】ところで、上記請求項6,7のマイコンに
おいて、監視対象信号がハイアクティブ信号である場合
や、監視対象信号がローアクティブ信号であるが、それ
の信号線のプルアップ抵抗に常時電圧を印加しておいて
も問題がない場合など、通電信号出力制御機能付きの信
号読込処理が不要な場合には、通電信号を出力するため
の出力端子を実際に使用しなければ良い。但し、その場
合には、出力端子が1つ無駄になってしまう。
【0041】そこで、請求項6,7のマイコンにおい
て、自動信号読込手段は、請求項8に記載の如く、CP
Uからの指令に応じて(換言すればプログラムによっ
て)、前記通電信号出力制御を実施しない動作モードに
設定可能に構成すれば良い。このように構成すれば、通
電信号出力制御機能付きの信号読込処理が不要な場合に
は、自動信号読込手段が通電信号出力制御を実施しない
ように設定しておくことにより、上記出力端子を他の用
途に使用することができるようになる。
【0042】次に、請求項9のマイコンでは、上記請求
項1〜8のマイコンにおいて、自動信号読込手段が信号
レベルの読み込みを行う入力端子は、CPUによって
(換言すればプログラムによって)、当該マイコンの複
数の端子のうちの何れかに設定されるようになってい
る。そして、このマイコンによれば、監視対象信号の入
力端子を複数の端子の中から任意に選択することができ
るため、便利である。また更に、請求項6〜8のマイコ
ンについては、前述した通電信号を出力するための出力
端子も複数の端子の中から任意に選択できるように構成
すれば、より便利である。
【0043】次に、請求項10のマイコンは、上記請求
項1〜9のマイコンにおいて、タイマ起床制御手段を備
えている。そして、タイマ起床制御手段は、前述した従
来例1のマイコン101に内蔵された起床制御部107
と同様に、CPUからの動作要求を受けると、該CPU
によって事前にセットされている時間(タイマ時間)の
計時を開始して、その時間が経過した時に、CPUを停
止状態から動作状態へと起床させる。
【0044】このため、請求項10のマイコンでは、従
来例1のマイコン101と同様に、CPUが、タイマ起
床制御手段で計時される上記タイマ時間を事前にセット
しておくと共に、自分の動作を停止する時にタイマ起床
制御手段へ動作要求を出し、タイマ起床制御手段によっ
て動作状態へと起こされると必要な処理を実行して、そ
の処理が終わったら再び自分の動作を停止すると共にタ
イマ起床制御手段へ動作要求を出す、といった動作を行
うようにプログラムを設定すれば、CPUは、動作を停
止してから上記タイマ時間が経過すると起床して、その
後、再びタイマ時間だけ動作を停止する、といった具合
に、定期的に動作と非動作(動作停止)とを繰り返す間
欠動作を行うことが可能になる。
【0045】この請求項10のマイコンによれば、上記
タイマ時間を、自動信号読込手段が監視対象信号のレベ
ルを読み込む間隔(上記一定時間)よりも長い時間に設
定すると共に、CPUが、動作を停止する時毎にタイマ
起床制御手段へ動作要求を出すようにすれば、万一、信
号線の断線などによって、監視対象信号が特定のレベル
に変化せず、CPUが自動信号読込手段の作用によって
起こされなくなったとしても、タイマ起床制御手段の作
用により、CPUを定期的(上記タイマ時間毎)に起こ
すことができ、動作の信頼性及び安定性を向上させるこ
とができる。例えば、CPUが、停止状態から起床する
毎に、当該マイコンの内部データ等をチェックして修復
する処理を行うようにすれば、当該マイコンの動作が不
安定になってしまうことを確実に防止することができ
る。
【0046】尚、この場合、監視対象信号が本当に特定
のレベルへ変化しない正常時においても、CPUは、タ
イマ起床制御手段の作用によって定期的に動作すること
となるが、その起床間隔は、入力端子から監視対象信号
のレベルを読み込まなければならない時間間隔よりも遙
かに長く設定できるため、やはり、信号連動機能を従来
よりも格段に少ない消費電力で実現することができる。
【0047】次に、請求項11のマイコンでは、上記請
求項1〜10のマイコンにおいて、自動信号読込手段に
は、CPUによって記憶内容が読み取り可能な読込結果
記憶部が設けられている。そして、その読込結果記憶部
には、当該自動信号読込手段による監視対象信号の判断
レベルが記憶される。
【0048】このような請求項11のマイコンによれ
ば、CPUは、停止状態から動作状態へと起床した際
に、上記読込結果記憶部の記憶内容を読み取って、今回
起床した理由が監視対象信号の特定のレベルへの変化に
よるものか否かを確認することができるようになる。よ
って、処理の確実性及び信頼性を向上させることができ
る。また特に、請求項10のマイコンのように、自動信
号読込手段とは別にCPUを起床させるための手段が設
けられている場合には、CPUが起床した原因を特定す
ることができるようになり、非常に有利である。
【0049】次に、請求項12のマイコンでは、上記請
求項11のマイコンにおいて、自動信号読込手段は、C
PUからの指令により(換言すればプログラムによ
り)、CPUが動作をしている場合にも動作可能に構成
されている。このような請求項12のマイコンによれ
ば、CPUが通常動作時において監視対象信号のレベル
を把握するために実行しなければならない処理の負荷を
軽減することができる。つまり、CPUは、自分が動作
している通常動作時においても、自動信号読込手段を動
作させて、上記読込結果記憶部から、自動信号読込手段
による監視対象信号の判断レベルを任意のタイミングで
読み取れば良いからである。
【0050】
【発明の実施の形態】以下、本発明が適用された実施形
態の電子制御装置について、図面を用いて説明する。ま
ず図1は、実施形態の電子制御装置1及びそれに搭載さ
れたシングルチップマイコン2の構成を表す構成図であ
る。尚、図1において、前述した図6と同じものについ
ては、同一の符号を付しているため、詳細な説明は省略
する。また、本実施形態の電子制御装置1は、信号線L
1を介して供給される監視対象信号としてのローアクテ
ィブ信号が、特定のレベルとしてのローレベルになる
と、予め決められた所定の動作(例えばランプの点灯な
ど)を実施する。
【0051】図1に示すように、本実施形態の電子制御
装置1には、当該装置1の動作を制御するシングルチッ
プマイコン2が搭載されており、そのマイコン2の入力
端子B1に上記信号線L1が接続されている。そして更
に、本実施形態の電子制御装置1には、従来例1(図
6)の電子制御装置と同様に、一端が上記信号線L1に
接続されて、その信号線L1をハイレベルに該当する電
源電圧Vd(=5V)にプルアップするためのプルアッ
プ抵抗Ruと、マイコン2の出力端子Aからハイレベル
の通電信号が出力されている間、上記プルアップ抵抗R
uへの通電(詳しくは電源電圧Vdの印加)を行う通電
回路109とが設けられている。
【0052】次に、マイコン2は、基本的な構成要素と
して、プログラムに従い動作するCPU3と、プログラ
ムや固定データが予め格納されるROM5と、CPU3
による演算結果を一時記憶するためのRAM6と、当該
マイコン2の端子を介して外部との信号の入出力を行う
ためのI/Oポート7とを備えている。
【0053】そして更に、マイコン2は、当該マイコン
2の外部に設けられる発振素子8と協同してCPU3の
動作クロックであるメインクロック(本実施形態では数
MHz〜数十MHz)を生成するメイン発振回路9及び
該メイン発振回路9を制御する発振制御部11からなる
メインクロック発生部13と、上記発振制御部11と協
同して、主にCPU3を間欠的に動作(間欠動作)させ
るための制御を行う間欠動作制御部15と、CPU3か
らの指令に応じて動作して、当該マイコン2の端子から
上記I/Oポート7を介して信号レベルを読み込む処理
を一定時間毎に行う自動読込回路17と、当該マイコン
2の外部に設けられる発振素子18と協同して上記メイ
ンクロックよりも周波数が低いサブクロック(本実施形
態では数十KHz)を生成するサブ発振回路19とを備
えている。
【0054】そして、本実施形態のマイコン2におい
て、上記発振制御部11と、間欠動作制御部15と、自
動読込回路17との各々は、サブ発振回路19で常時生
成されるサブクロックを受けて動作する。尚、本実施形
態では、自動読込回路17が、自動信号読込手段に相当
し、発振制御部11と間欠動作制御部15とが、タイマ
起床制御手段に相当している。
【0055】ここで、CPU3は、前述した従来例1の
CPU103と同様に、特定の動作停止命令を実行する
ことによって自己の動作を停止することができるように
なっている。そして、CPU3は、自ら動作を停止する
時に(つまり、上記動作停止命令の実行時に)、間欠動
作制御部15へ動作要求を出すようになっている。
【0056】一方、間欠動作制御部15は、計時すべき
時間(タイマ時間)がCPU3によってセットされる
(書き込まれる)レジスタ15aを備えている。そし
て、間欠動作制御部15は、通常時には、メインクロッ
ク発生部13の発振制御部11に動作指示を与えて、該
発振制御部11にメイン発振回路9を動作させている
が、CPU3からの上記動作要求を受けると(即ち、C
PU3が動作を停止すると)、発振制御部11に停止指
示を出力して、該発振制御部11にメイン発振回路9の
動作を停止させると共に、CPU3により事前に上記レ
ジスタ15aへセットされているタイマ時間の計時を開
始し、そのタイマ時間が経過すると、発振制御部11に
再び動作指示を出力して、該発振制御部11にメイン発
振回路9の動作を再開させる。
【0057】そして更に、間欠動作制御部15は、CP
U3から上記動作要求を受けて、発振制御部11へ停止
指示を出力した時に、自動読込回路17へ、CPU3の
動作が停止したことを示す停止報知信号を出力する。
尚、本実施形態において、上記停止報知信号は、極短い
パルス幅のワンショットパルス信号である。
【0058】また、メインクロック発生部13の発振制
御部11は、上記間欠動作制御部15からの動作指示と
停止指示とに応じて、メイン発振回路9の動作と非動作
とを切り替えるが、特に、間欠動作制御部15からの動
作指示を受けてメイン発振回路9の動作を開始させた際
には、その時点からメインクロックの周波数が安定する
と見なされる所定の発振安定待ち時間が経過した時に、
CPU3へ、該CPU3を停止状態から動作状態へと起
床させるためのRUN信号を出力する。
【0059】尚、上記発振安定待ち時間は、メインクロ
ックの周波数が確実に安定してからCPU3を起床させ
るために設けられており、サブクロックの数に基づいて
計時される。そして、発振制御部11は、上記発振安定
待ち時間がCPU3によってセットされる(書き込まれ
る)レジスタ11aを備えている。また、本実施形態に
おいて、発振制御部11は、上記RUN信号を、間欠動
作制御部15から次に停止指示を受けるまで(つまり、
CPU3の動作が停止してメイン発振回路9の動作を次
に停止させる時まで)継続して出力するようになってい
る。そして、そのRUN信号は、自動読込回路17にも
供給されるようになっており、自動読込回路17は、上
記RUN信号に基づいて、CPU3が動作状態であるか
否かを検知する。
【0060】このような発振制御部11及び間欠動作制
御部15を備えたマイコン2では、CPU3が、間欠動
作制御部15のレジスタ15aへ事前にタイマ時間をセ
ットしておくと共に、実行すべき処理がなくて動作を停
止しても良いと判断すると、上記動作停止命令を実行し
て、自己の動作を停止すると共に間欠動作制御部15へ
動作要求を出力する、といった具合にプログラムを設定
すれば、図4の下段に示すようなCPU3の間欠動作
(定期的に動作と非動作とを繰り返す動作)が実現され
ることとなる。
【0061】即ち、CPU3が、動作を停止しても良い
と判断して、自らの動作を停止すると共に間欠動作制御
部15へ動作要求を出力すると、間欠動作制御部15
が、発振制御部11に停止指示を出力してメイン発振回
路9の動作を停止させると共に、レジスタ15aにセッ
トされているタイマ時間の計時を開始し、そのタイマ時
間が経過すると、発振制御部11に再び動作指示を出力
してメイン発振回路9の動作を再開させることとなる。
そして、その時点から、前述の発振安定待ち時間が経過
すると、発振制御部11からCPU3へRUN信号が出
力されて、CPU3が停止状態から動作状態へと起床す
ることとなり、以後は、こうした動作が繰り返されるこ
ととにより、CPU3の間欠動作が実施される。
【0062】一方、本実施形態のマイコン2において、
間欠動作制御部15は、CPU3からの動作要求を受け
て発振制御部11に停止指示を出力した際に、上記レジ
スタ15aにセットされているタイマ時間の値が0であ
った場合には、自動読込回路17から後述する起床要求
が出力されるまで、メイン発振回路9の動作を停止させ
たままにし、自動読込回路17から起床要求が出力され
ると、発振制御部11に動作指示を出力して、該発振制
御部11にメイン発振回路9及びCPU3の動作を再開
させる。よって、本実施形態のマイコン2では、上記レ
ジスタ15aに0がセットされるようにプログラムを設
定すれば、CPU3を、自動読込回路17から起床要求
が出力されるまで、停止状態のままにすることもでき
る。
【0063】また、間欠動作制御部15は、レジスタ1
5aにセットされているタイマ時間を計時している最中
に(つまり、CPU3が動作を停止してからタイマ時間
が経過するまでの間に)、自動読込回路17から起床要
求が出力された時にも、発振制御部11に動作指示を出
力して、該発振制御部11にメイン発振回路9及びCP
U3の動作を再開させる。
【0064】そこで次に、自動読込回路17について説
明する。図2に示すように、自動読込回路17は、CP
U3によって記憶内容が読み取り可能な読込結果記憶部
17aと、マイコン2の複数の入力端子の内で当該回路
17が信号レベルを読み込むべき端子を示す読込端子指
令情報が、CPU3によって書き込まれる記憶部17b
と、信号読込間隔(即ち、上記一定時間であり、信号レ
ベルの読み込みを実施する時間間隔)Tkが、CPU3
によって書き込まれる記憶部17cとを備えており、基
本的には、記憶部17bに書き込まれた読込端子指令情
報に該当する端子(以下、読込対象端子という)の信号
レベルを、記憶部17cに書き込まれた一定時間Tk毎
に読み込んで判断し、その判断したレベル(以下、判断
レベルという)を上記読込結果記憶部17aに更新して
記憶する。
【0065】そして更に、自動読込回路17には、当該
回路17のより詳細な動作内容を決定する様々な情報が
CPU3によって書き込まれる他の記憶部17d〜17
hも設けられている。即ち、図2に示すように、自動読
込回路17は、当該回路17の動作モードを、CPU3
が動作を停止している場合に動作して、読込対象端子の
信号の判断レベルが特定のレベルになるとCPU3を起
床させるウェイクアップ動作モードと、CPU3が動作
している場合に該CPU3と並行して動作するフリーラ
ン動作モードとの、何れかに設定する1ビットのモード
指令情報がCPU3によって書き込まれる記憶部17d
と、上記特定のレベル(つまり、ウェイクアップ動作モ
ードにおいてCPU3を起床させる方の入力レベル)が
CPU3によって書き込まれる記憶部17eと、を備え
ている。
【0066】そして、自動読込回路17は、上記記憶部
17dのモード指令情報が、ウェイクアップ動作モード
を示す値である場合(即ち、CPU3によって動作モー
ドがウェイクアップ動作モードに設定された場合)に
は、CPU3が停止状態となって間欠動作制御部15か
ら停止報知信号が出力されると動作を開始して、読込対
象端子の信号レベルを、記憶部17cに書き込まれた一
定時間Tk毎に読み込んで判断すると共に、その判断レ
ベルを上記読込結果記憶部17aに更新記憶し、更に、
その判断レベルが記憶部17eの入力レベル(特定のレ
ベル)と一致すると、間欠動作制御部15へ前述の起床
要求を出力して、メイン発振回路9の動作を再開させる
と共に、CPU3を停止状態から動作状態へと起床させ
る。そして更に、このウェイクアップ動作モードにおい
て、自動読込回路17は、発振制御部11から前述のR
UN信号が出力されると、CPU3が動作を再開したと
判断して、自己の動作を停止する。
【0067】また、自動読込回路17は、上記記憶部1
7cのモード指令情報が、フリーラン動作モードを示す
値である場合(即ち、CPU3によって動作モードがフ
リーラン動作モードに設定された場合)には、CPU3
からの動作指令に応じて動作し、上記の基本動作を行
う。つまり、読込対象端子の信号レベルを、記憶部17
cに書き込まれた一定時間Tk毎に読み込んで判断する
と共に、その判断レベルを上記読込結果記憶部17aに
更新記憶する。
【0068】更に、自動読込回路17は、フィルタ処理
機能の有り/無しを設定する1ビットのフィルタ処理指
令情報がCPU3によって書き込まれる記憶部17f
と、通電信号出力制御機能の有り/無しを設定する1ビ
ットの通電信号出力制御指令情報がCPU3によって書
き込まれる記憶部17gと、通電信号出力制御を実施す
る場合の信号読込タイミング時間Tm(請求項7の待ち
時間に相当)がCPU3によって書き込まれる記憶部1
7hとを備えている。
【0069】そして、自動読込回路17は、上記ウェイ
クアップ動作モードとフリーラン動作モードとの何れに
おいても、上記記憶部17fのフィルタ指令情報が、フ
ィルタ処理機能有りを示す値である場合(即ち、CPU
3によってフィルタ処理を実施する動作モードに設定さ
れた場合)には、読込対象端子から読み込んだレベルが
予め定められた複数回分(本実施形態では2回分)連続
して同じであった場合にのみ、読込結果記憶部17aに
記憶する読込対象信号の判断レベルを、今回読み込んだ
レベルに更新する、というノイズ対策用のフィルタ処理
を実施する。逆に、上記記憶部17fのフィルタ指令情
報が、フィルタ処理機能無しを示す値である場合(即
ち、CPU3によってフィルタ処理を実施しない動作モ
ードに設定された場合)には、読込対象端子から読み込
んだレベルを、そのまま読込対象信号の判断レベルとし
て読込結果記憶部17aに記憶する。
【0070】また更に、自動読込回路17は、上記記憶
部17gの通電信号出力制御指令情報が、通電信号出力
制御機能有りを示す値である場合(即ち、CPU3によ
って通電信号出力制御を実施する動作モードに設定され
た場合)には、読込対象端子から信号のレベルを読み込
むタイミングよりも、上記記憶部17hに書き込まれて
いる信号読込タイミング時間Tmだけ前のタイミング
で、当該マイコン2の出力端子Aからハイレベルの通電
信号を出力し、読込対象端子から信号のレベルを読み込
んだら上記通電信号の出力を停止する、という通電信号
出力制御を実施する。よって、この場合、自動読込回路
17は、図3における()内に示す如く、出力端子Aか
らハイレベルの通電信号を出力して、通電回路109の
NPNトランジスタTr1をオンさせ、その時点から上
記記憶部17hの信号読込タイミング時間Tmが経過し
た時に、読込対象端子から信号レベルを読み込み、その
後、上記通電信号の出力を停止してNPNトランジスタ
Tr1をオフさせる、といった通電信号出力制御機能付
きの信号読込処理を一定時間Tk毎に行うこととなる。
【0071】逆に、自動読込回路17は、上記記憶部1
7gの通電信号出力制御指令情報が、通電信号出力制御
機能無しを示す値である場合(即ち、CPU3によって
通電信号出力制御を実施しない動作モードに設定された
場合)には、上記のような通電信号出力制御を実施せ
ず、出力端子Aを当該回路17の管理下から開放して、
他の用途に使用できるようにする。
【0072】ここで、本実施形態において、自動読込回
路17の記憶部17bには、マイコン2の入力端子B1
を示す読込端子指令情報が書き込まれている。これは、
前述したように、本実施形態の電子制御装置1では、信
号連動機能に該当する監視対象信号の信号線L1が、マ
イコン2の入力端子B1に接続されており、その入力端
子B1を信号の読込対象端子とするためである。
【0073】そして、記憶部17dには、モード指令情
報として、ウェイクアップ動作モードを示す値が書き込
まれており、記憶部17eには、CPU3を起床させる
方の特定のレベルとして、ローレベルが書き込まれてい
る。これは、前述したように、本実施形態の電子制御装
置1では、信号線L1を介して供給される監視対象信号
がローレベルになると、予め決められた所定の動作を実
施する必要があるからである。
【0074】また、記憶部17cには、信号読込間隔と
して例えば50msが書き込まれており、記憶部17f
には、フィルタ処理指令情報として、フィルタ処理機能
有りを示す値が書き込まれている。そして更に、記憶部
17gには、通電信号出力制御指令情報として、通電信
号出力制御機能有りを示す値が書き込まれている。これ
は、前述したように、本実施形態の電子制御装置1で
は、信号線L1を介して供給される監視対象信号がロー
アクティブ信号であり、その信号線L1をプルアップす
るプルアップ抵抗Ruでの消費電力を極力削減するため
である。また、記憶部17hには、信号読込タイミング
時間Tmとして、マイコン2よりハイレベルの通電信号
が出力されてから信号線L1の状態が電気的に安定する
までの遅延時間よりも若干長い値が書き込まれている。
【0075】このような本実施形態のマイコン2におい
て、CPU3は、少なくとも信号線L1を介して供給さ
れる監視対象信号がローレベルでない場合に、動作しな
くても良い状態になったと判断して、自分の動作を停止
する。そして、CPU3が動作を停止すると、図3に示
すように、自動読込回路17が、入力端子B1を信号の
読込対象端子として、一定時間Tk毎に、上記通電信号
出力制御機能付きの信号読込処理と上記フィルタ処理と
を実施することとなる。
【0076】そして、その後、信号線L1がスイッチ等
を介し接地電位に接続されて、図3に示すように“信号
あり”の状態になると、その時点から通電信号出力制御
機能付きの信号読込処理及びフィルタ処理が2回実施さ
れた時刻taにて、自動読込回路17でのフィルタ処理
による監視対象信号の判断レベル(即ち読込結果記憶部
17a内のレベル)がローレベルとなり、自動読込回路
17は、間欠動作制御部15へ起床要求を出力して、メ
イン発振回路9の動作を再開させると共に、CPU3を
動作状態へと起床させる。
【0077】そして、CPU3は、動作を再開すると、
自動読込回路17の読込結果記憶部17aから監視対象
信号の判断レベルを読み取り、その読み取ったレベルが
ローレベルならば、今回起床した理由が監視対象信号の
ローレベルへの変化によるものであると判断して、監視
対象信号に関連して予め決められた所定の動作(例えば
ランプの点灯など)を実施するための制御処理を実行す
る。
【0078】このような本実施形態のマイコン2によれ
ば、特に消費電力が大きいCPU3とメイン発振回路9
とを停止させたままで、監視対象信号が特定のレベルと
してのローレベルになったことを検知することができ、
監視対象信号が特定のレベルになると所定の動作を実施
する、という信号連動機能を、従来よりも格段に少ない
消費電力で実現することができる。
【0079】また、自動読込回路17は、フィルタ処理
を実施するため、CPU3の処理負荷を全く増加させる
ことなく、耐ノイズ性を向上させることができる。尚、
耐ノイズ性よりも、監視対象信号が特定のレベルになっ
たことを検知する感度を優先する場合には、自動読込回
路17の記憶部17fにフィルタ処理機能無しを示す値
を書き込んで、自動読込回路17がフィルタ処理を実施
しないように設定すればよい。
【0080】そして更に、本実施形態のマイコン2は、
タイマ起床制御手段としての間欠動作制御部15及び発
振制御部11を備えており、既述したように、CPU3
を、間欠動作制御部15のレジスタ15aにセットした
タイマ時間の間隔で間欠的に動作させることができる。
【0081】よって、上記レジスタ15aに、自動読込
回路17が監視対象信号のレベルを読み込む間隔(即
ち、記憶部17cに書き込む信号読込間隔)よりも長い
タイマ時間をセットしておけば、図4に例示するよう
に、監視対象信号が特定のレベルにならないに状況が長
い時間続いて、CPU3が自動読込回路17の作用によ
り起こされなくなったとしても、間欠動作制御部15及
び発振制御部11の作用により、CPU3を上記タイマ
時間毎に起こすことができ、延いては、動作の信頼性及
び安定性を向上させることができる。つまり、CPU3
が、停止状態から起床する毎に、当該マイコン2の内部
データ等をチェックして修復あるいは初期化する処理を
行うようにすれば、当該マイコン2の動作が不安定にな
ってしまうことを確実に防止することができるからであ
る。
【0082】また、本実施形態のマイコン2において、
自動読込回路17は、記憶部17dに書き込むモード指
令情報によって、CPU3と並行して動作するフリーラ
ン動作モードに設定することができる。このため、CP
U3が通常動作時において監視対象信号のレベルを把握
するために実行しなければならない処理の負荷を軽減す
ることができる。
【0083】つまり、図5に示すように、CPU3は、
自分が動作している通常動作時において、自動読込回路
17の動作モードをフリーラン動作モードに設定すると
共に、自動読込回路17へ動作指令を与えて、該自動読
込回路17に前述の基本動作を行わせ、その自動読込回
路17による監視対象信号の判断レベルを上記読込結果
記憶部17aから任意のタイミングで読み取れば良いか
らである。
【0084】一方更に、自動読込回路17では、記憶部
17bに書き込む読込端子指令情報によって、信号レベ
ルを読み込む対象の端子(読込対象端子)を任意に選択
することができ、また、CPU3を起床させる監視対象
信号の入力レベルも、記憶部17eに書き込むレベルに
よって、ハイレベルとローレベルとの何れにも設定する
ことができる。そして更に、自動読込回路17では、記
憶部17gに書き込む通電信号出力制御指令情報によっ
て、通電信号出力制御を実施するか否かを任意に設定す
ることができる。
【0085】よって例えば、図1においてマイコン2の
入力端子B2に接続される信号線L2に生じるハイアク
ティブ信号が監視対象信号であると共に、その信号がロ
ーレベルからハイレベルになると、予め決められた所定
の動作を実施しなければならない場合には、上記記憶部
17bに、入力端子B2を示す読込端子指令情報を書き
込むと共に、記憶部17eに、CPU3を起床させる方
の特定のレベルとしてハイレベルを書き込み、更に、記
憶部17gには、通電信号出力制御指令情報として、通
電信号出力制御機能無しを示す値を書き込めばよい。
【0086】そして更に、自動読込回路17では、記憶
部17cに書き込む値によって、信号読込間隔Tkを任
意に設定することができ、また、記憶部17hに書き込
む値によって、通電信号出力制御における信号読込タイ
ミング時間Tmを任意に設定することができる。
【0087】このため、本実施形態のマイコン2は、非
常に高い汎用性を有する。以上、本発明の一実施形態に
ついて説明したが、本発明は、種々の形態を採り得るこ
とは言うまでもない。例えば、上記実施形態のマイコン
2において、通電回路109へ通電信号を出力するため
の出力端子も、複数の端子の中から任意に選択できるよ
うに構成すれば、汎用性を一層向上させることができ
る。
【図面の簡単な説明】
【図1】 実施形態の電子制御装置及びマイコンの構成
を表す構成図である。
【図2】 マイコン内の自動読込回路を説明するブロッ
ク図である。
【図3】 マイコンにおいて、自動読込回路がCPUを
停止状態から動作状態へと起床させる場合の動作を表す
説明図である。
【図4】 マイコンの使用例を説明する説明図である。
【図5】 マイコンの他の使用例を説明する説明図であ
る。
【図6】 従来例1の電子制御装置を表す構成図であ
る。
【図7】 従来例1の電子制御装置の作用を説明する説
明図である。
【図8】 従来例2の電子制御装置を表す構成図であ
る。
【図9】 従来例2の電子制御装置の作用を説明する説
明図である。
【符号の説明】
1…電子制御装置 2…マイコン(マイクロコンピュ
ータ) A…出力端子 B1,B2…入力端子 3…CPU
5…ROM 6…RAM 7…I/Oポート 8,18…発振素
子 9…メイン発振回路 11…発振制御部 13…メ
インクロック発生部 15…間欠動作制御部 11a,15a…レジスタ
17…自動読込回路 19…サブ発振回路 109…通電回路 L1,L
2…信号線 Ru…プルアップ抵抗 Rd…プルダウン抵抗 Tr1…NPNトランジスタ Tr2…PNPトラン
ジスタ

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 プログラムに従い動作するCPUを備え
    ると共に、該CPUが所定の命令の実行によって動作を
    停止可能なマイクロコンピュータであって、 前記CPUが動作を停止している場合に、当該マイクロ
    コンピュータの所定の入力端子に供給される監視対象の
    二値信号(以下、監視対象信号という)のレベルを前記
    入力端子から一定時間毎に読み込んで判断し、その判断
    レベルが特定のレベルになると、前記CPUを停止状態
    から動作状態へと起床させる自動信号読込手段を備えて
    いること、 を特徴とするマイクロコンピュータ。
  2. 【請求項2】 請求項1に記載のマイクロコンピュータ
    において、 前記自動信号読込手段は、 前記入力端子から読み込んだレベルが予め定められた複
    数回分連続して同じであった場合にのみ、前記監視対象
    信号の判断レベルを今回読み込んだレベルに更新する、
    フィルタ処理を実施するように構成されていること、 を特徴とするマイクロコンピュータ。
  3. 【請求項3】 請求項2に記載のマイクロコンピュータ
    において、 前記自動信号読込手段は、 前記CPUからの指令に応じて、前記フィルタ処理を実
    施する動作モードと、前記フィルタ処理を実施せずに、
    前記入力端子から読み込んだレベルをそのまま前記監視
    対象信号の判断レベルとする動作モードとに、切替可能
    に構成されていること、 を特徴とするマイクロコンピュータ。
  4. 【請求項4】 請求項1ないし請求項3の何れかに記載
    のマイクロコンピュータにおいて、 前記自動信号読込手段は、 前記特定のレベルが前記CPUによって設定されるよう
    に構成されていること、 を特徴とするマイクロコンピュータ。
  5. 【請求項5】 請求項1ないし請求項4の何れかに記載
    のマイクロコンピュータにおいて、 前記自動信号読込手段は、 前記一定時間が前記CPUによって設定されるように構
    成されていること、 を特徴とするマイクロコンピュータ。
  6. 【請求項6】 請求項1ないし請求項5の何れかに記載
    のマイクロコンピュータにおいて、 前記自動信号読込手段は、 前記入力端子から前記監視対象信号のレベルを読み込む
    前に、前記入力端子に前記監視対象信号を供給する信号
    線をプルアップするプルアップ抵抗に電圧を印加するた
    めの通電信号を当該マイコンの所定の出力端子から出力
    し、前記入力端子から前記監視対象信号のレベルを読み
    込んだら前記通電信号の出力を停止する、通電信号出力
    制御を実施するように構成されていること、 を特徴とするマイクロコンピュータ。
  7. 【請求項7】 請求項6に記載のマイクロコンピュータ
    において、 前記自動信号読込手段は、 前記通電信号を出力してから前記監視対象信号のレベル
    を読み込むまでの待ち時間が、前記CPUによって設定
    されるように構成されていること、 を特徴とするマイクロコンピュータ。
  8. 【請求項8】 請求項6又は請求項7に記載のマイクロ
    コンピュータにおいて、 前記自動信号読込手段は、 前記CPUからの指令に応じて、前記通電信号出力制御
    を実施しない動作モードに設定可能に構成されているこ
    と、 を特徴とするマイクロコンピュータ。
  9. 【請求項9】 請求項1ないし請求項8の何れかに記載
    のマイクロコンピュータにおいて、 前記自動信号読込手段が信号レベルの読み込みを行う入
    力端子は、前記CPUによって、当該マイクロコンピュ
    ータの複数の端子のうちの何れかに設定されること、 を特徴とするマイクロコンピュータ。
  10. 【請求項10】 請求項1ないし請求項9の何れかに記
    載のマイクロコンピュータにおいて、 前記CPUからの動作要求を受けると、該CPUによっ
    て事前にセットされている時間の計時を開始して、その
    時間が経過した時に、前記CPUを停止状態から動作状
    態へと起床させるタイマ起床制御手段を備えているこ
    と、 を特徴とするマイクロコンピュータ。
  11. 【請求項11】 請求項1ないし請求項10の何れかに
    記載のマイクロコンピュータにおいて、 前記自動信号読込手段には、 当該自動信号読込手段による前記監視対象信号の判断レ
    ベルが記憶されると共に、前記CPUによって記憶内容
    が読み取り可能な読込結果記憶部が設けられているこ
    と、 を特徴とするマイクロコンピュータ。
  12. 【請求項12】 請求項11に記載のマイクロコンピュ
    ータにおいて、 前記自動信号読込手段は、 前記CPUからの指令により、該CPUが動作をしてい
    る場合にも動作可能に構成されていること、 を特徴とするマイクロコンピュータ。
JP2000402423A 2000-12-28 2000-12-28 マイクロコンピュータ Expired - Fee Related JP3903716B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000402423A JP3903716B2 (ja) 2000-12-28 2000-12-28 マイクロコンピュータ
US10/022,794 US6986070B2 (en) 2000-12-28 2001-12-20 Microcomputer that cooperates with an external apparatus to be driven by a drive signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000402423A JP3903716B2 (ja) 2000-12-28 2000-12-28 マイクロコンピュータ

Publications (2)

Publication Number Publication Date
JP2002202961A true JP2002202961A (ja) 2002-07-19
JP3903716B2 JP3903716B2 (ja) 2007-04-11

Family

ID=18866723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000402423A Expired - Fee Related JP3903716B2 (ja) 2000-12-28 2000-12-28 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JP3903716B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403447B2 (en) 2003-05-14 2008-07-22 Fujitsu Limited Method for stabilizing electronic circuit operation and electronic apparatus using the same
JP2012212413A (ja) * 2011-03-18 2012-11-01 Denso Corp 信号入力用回路
JP2016504674A (ja) * 2012-12-03 2016-02-12 クゥアルコム・インコーポレイテッドQualcomm Incorporated 適応電圧スケーリングのシステムおよび方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403447B2 (en) 2003-05-14 2008-07-22 Fujitsu Limited Method for stabilizing electronic circuit operation and electronic apparatus using the same
JP2012212413A (ja) * 2011-03-18 2012-11-01 Denso Corp 信号入力用回路
JP2016504674A (ja) * 2012-12-03 2016-02-12 クゥアルコム・インコーポレイテッドQualcomm Incorporated 適応電圧スケーリングのシステムおよび方法

Also Published As

Publication number Publication date
JP3903716B2 (ja) 2007-04-11

Similar Documents

Publication Publication Date Title
US6467042B1 (en) Method and/or apparatus for lowering power consumption in a peripheral device
US8645729B2 (en) External device power control during low power sleep mode without central processing unit intervention
US6501342B2 (en) Power-conserving external clock for use with a clock-dependent integrated circuit
US8010818B2 (en) Power efficient method for controlling an oscillator in a low power synchronous system with an asynchronous I2C bus
CN115826728A (zh) 一种芯片电源管理的方法及装置
KR0154556B1 (ko) 유사 sram을 구비한 전자기기
US6996732B2 (en) Method of and apparatus for achieving “watch dog” functions in microcontrollers and microcomputers and the like, required to shut down for extended periods of time for energy-conservation purposes
JP2002202961A (ja) マイクロコンピュータ
JP5324340B2 (ja) マイクロコンピュータ
JP3711849B2 (ja) マイクロコンピュータ
JP2003032089A (ja) リセット機能内蔵マイクロコンピュータ
JP2003125312A (ja) 待機状態消費電力制御装置
JP3829916B2 (ja) マイクロコンピュータ
JPH11331060A (ja) 通信装置制御方法及び通信装置
JP4083598B2 (ja) ネットワークシステム
JP4037953B2 (ja) 車両用表示装置
US6219217B1 (en) Method for the energy-saving operation of a control unit
JP3879523B2 (ja) マイクロコンピュータ
JP2001186657A (ja) 省電力回路
JP2004234463A (ja) A/d変換データ入力システム
JP3736348B2 (ja) タイマで出力信号を制御できるシングルチップマイクロコンピュータ
JPH0431620Y2 (ja)
JP2003296293A (ja) マイクロコンピュータ
CN116009678A (zh) 一种时钟切换方法及切换电路
JP3925150B2 (ja) マイクロコンピュータおよび車両用電子制御装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140119

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees