JP4037953B2 - 車両用表示装置 - Google Patents
車両用表示装置 Download PDFInfo
- Publication number
- JP4037953B2 JP4037953B2 JP06531598A JP6531598A JP4037953B2 JP 4037953 B2 JP4037953 B2 JP 4037953B2 JP 06531598 A JP06531598 A JP 06531598A JP 6531598 A JP6531598 A JP 6531598A JP 4037953 B2 JP4037953 B2 JP 4037953B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- cpu
- reset
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Landscapes
- Instrument Panels (AREA)
- Power Sources (AREA)
Description
【産業上の利用分野】
本発明は、自動車等に用いられるデジタル表示式の表示装置に関し、特にメインスイッチオフの待機状態(スタンバイ状態)における消費電流を低減でき、時計精度を向上できるようにした電源及びクロックの改善に関する。
【0002】
【従来の技術】
例えば自動車の車速,走行距離,時刻等をデジタル表示するようにした表示装置では、メインスイッチであるイグニッションスイッチがオン位置に操作され、走行が開始されると速度の表示が行われるとともに、走行距離が積算表示される。そしてイグニッションスイッチがオフ位置に操作されると、スタンバイ状態となり、走行距離データは所定の書き換え可能な不揮発性メモリ(EEPROM)に書き込まれる。
【0003】
図3は従来の表示装置の概略構成を示す。
図中、51は、上記電子メータのLCD(液晶ディスプレイ)52の表示制御やメモリへの書込み制御,時刻更新等を行うCPU51である。該CPU51には、上記LCD52と、上記E2 PROM(EEPROM)53と、該CPU51を初期化するリセット回路54と、アラーム表示用LED等を制御する出力回路55とが接続されている。また該CPU51には、制御処理タイミングを設定するための高速(例えば数MHz)のメインクロックを発生するメインクロック回路56、及び上記時刻を設定する低速(例えば32.768KHz)の時計用クロックを発生する時計用クロック回路57も接続されている。
【0004】
また、上記表示装置は、12Vのバッテリ58から電源Vcc1に5Vの定電圧を常時供給する定電圧回路59と、イグニッションスイッチ50のオフ時に、NOT回路60により反転された操作信号と自己保持回路61からの保持信号とにより電源Vcc2に所定の電圧を供給するスイッチ素子62とを備えている。
【0005】
なお、上記自己保持回路61は、上記CPU51により制御されて、スイッチ素子62によるVcc2の出力を安定維持させるものであり、かつイグニッションスイッチオフ時に走行距離等をE2 PROMに記憶するまでの間、Vcc2を保持するためのものである。また、上記イグニッションスイッチ50のオンオフは入力検出回路63により検出されて上記CPU51に入力される。
【0006】
上記従来装置では、イグニッションスイッチ50がオンされると、Vcc2が供給され、リセット回路54からリセット信号がCPU51に出力されて、CPU51がリセットスタートする。
【0007】
また上記従来装置では、上記イグニッションスイッチ50がオンからオフに操作されると、上記E2 PROM53に接続されたVcc2に電源が自己保持回路61により供給されて、走行距離データ等の書込み制御が行なわれる。
【0008】
また、上記時計用クロック回路57からのクロックに基づくタイミングで上記CPU51により時刻が演算される。この時CPU51はメインクロックで動作する。
【0009】
このように上記従来例では、上記電源Vcc2を、上記E2 PROM53, リセット回路54とともにイグニッションスイッチ50のオフ時に作動の必要のない他の回路に接続し、これらの回路への電源供給を上記オフ時に停止することで、消費電力を低減している。そして上記電源Vcc2はイグニッションスイッチ50のオフ時には停止されるため、上記E2 PROM53への走行距離データ等の書込みの必要から上記自己保持回路61が設けられている。
【0010】
【発明が解決しようとする課題】
ところが上記従来の回路構成では、イグニッションスイッチをオフからオンに操作すると、リセット回路54が起動し、CPU51を初期化することとなる。
【0011】
一般にCPUはリセットされると、その出力が「H」でも「L」でもないハイインピーダンスとなるため、プログラムにより上記出力を再度「H」又は「L」とする処理が必要となり、この処理が終了するまでの間は極一瞬ではあるが本来意図していない状態になってしまうという問題がある。
【0012】
また、イグニッションスイッチのオンのたびにリセットがかかり、該リセットにより時計用クロック回路の動作が中断されるため、時刻に遅れが生じ、時計精度が低下するという問題もある。
【0013】
さらにまた、従来装置は時計更新の為に、スタンバイ中も時計クロックによるタイマ割り込みで間欠的にメインクロックでCPUを動作させていたので、スタンバイ中の消費電流が大きいという問題がある。即ち、メインクロックは高速であるからそれ自体の消費電流が大きく、しかも止まっていたものを再起動させることからクロックが安定するまで待ち時間が必要であり、この点からも消費電流が大きい。
【0014】
一方、上記消費電流を低減するために、イグニッションスイッチのオフ時に停止する電源Vcc2をE2 PROMやリセット回路に供給して上記自己保持回路を設けた場合、この自己保持回路自体が電流を消費するという問題もある。
【0015】
本発明は、上記従来の問題に鑑みてなされたもので、消費電流を減少でき、また、時計精度を向上することができる車両用表示装置を提供することを課題としている。
【0016】
【課題を解決するための手段】
本発明は、走行速度をデジタル表示する電子メータと、該電子メータのLCD等の動作を制御するとともに時計更新処理を行う制御手段と、走行距離等のデータを記憶する記憶手段と、上記制御手段を初期化するリセット手段とを備えた車両用表示装置において、
バッテリ電圧を所定の定電圧にして出力する定電圧回路を設け、該定電圧回路の出力を上記制御手段,記憶手段,及びリセット手段の電源とし、
上記時刻表示用の時計用クロックを発生する時計用クロック回路を設け、上記制御手段は、メインスイッチをオフした待機状態における時計更新処理を上記時計用クロックにより行ない、
上記リセット手段にウォッチドッグタイマ機能を持たせ、時計更新よりも長い間タイマをクリアするパルスが入らない場合は上記制御手段を初期化するようにしたことを特徴としている。
【0018】
【発明の作用効果】
請求項1の発明に係る車両用表示装置によれば、制御手段及び記憶手段の電源として定電圧回路の出力を用いたので、上記従来装置では必要であったスイッチ素子の出力を安定させ、かつイグニッションスイッチのオフ時に走行距離等をE2PROMに記憶するまでの間Vcc2を保持するための自己保持回路を不要にでき、それだけ消費電流を低減できる効果がある。
【0019】
また、リセット手段の電源として、上記従来装置のスイッチ素子の出力ではなく、定電圧回路の出力を用いたので、メインスイッチのオンオフによりCPUにリセットがかかることをなくすことができ、そのためCPUの出力がハイインピーダンスとなることはない。
【0020】
さらにまた、スタンバイ中には制御手段により、時計用クロック回路からのクロックにより時計更新処理を行うようにしたので、メインクロックを使用する場合に比べて消費電流を減少することができる効果がある。即ち、時計用クロックは低速なためそれ自体の消費電流が小さく、しかも時計用クロックは常時動作しているので、止まっているものを再起動する場合のような待ち時間は不要であり、この点からも消費電流を小さくできる。
【0021】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に基づいて説明する。
図1, 図2は本発明の一実施形態による表示装置を説明するための図であり、図1は上記表示装置の回路構成を説明するための図、図2は上記装置の動作を説明するための図である。
【0022】
図に示すように、本実施形態の表示装置1は、メインスイッチとしてのイグニッションスイッチ2の操作信号に基づいて、該装置1の動作を制御するCPU(制御手段)3を備えている。
【0023】
上記CPU3には、走行速度が表示されるLCD4と、走行距離等の所定のデータが記憶される書き換え可能のE2 PROM(EEPROM, 記憶手段)5と、このCPU3を初期化するリセット回路(リセット手段)6と、LEDやアラームブザー等を制御する出力回路7と、このCPU3による制御処理のタイミングの基準となる高速の標準周波数(例えば数MHz)のクロック信号を発生するメインクロック回路8と、上記表示される時刻の基準となる低速の周波数(例えば32.768KHz)のクロック信号を発生する時計用クロック回路9とが接続されている
【0024】
また、12Vのバッテリ10から電源Vcc1に5Vの電圧を常時供給する定電圧回路11と、上記イグニッションスイッチ2のオン, オフを検出して上記CPU3に出力する入力検出回路(入力検出手段)12と、上記イグニッションスイッチ2のオフ時に、NOT回路13により反転された操作信号により電源Vcc2に所定の電圧を供給するスイッチ素子14とを備えている。なお、電源Vcc2を出力するスイッチ素子14を備えたスイッチ回路15は本発明では設けなくても良い。
【0025】
そして本実施形態装置1では、上記CPU3,E2 PROM5,及びリセット回路6には、何れにも同じ上記定電圧回路11の出力電源Vcc1が接続されている。
【0026】
本実施形態表示装置1では、上記イグニッションスイッチ2がオフからオンに操作されると、図2に示すように、上記メインクロック回路8, 時計用クロック回路9から共に作動クロックが発信され、上記メインクロック回路8からのクロックに基づいて上記CPU3により制御処理が行なわれて、上記LCD4に走行速度が表示される。
【0027】
また、上記イグニッションスイッチ2がオンからオフに操作されると、上記メインクロック回路8からのクロックが停止されて速度表示処理が停止し、スタンバイ状態となる。このスタンバイ状態における現在時刻の更新処理は、上記CPU3により、上記時計用クロック回路9からのクロックによるタイマ割り込みで、間欠的にメインクロックではなく時計クロックで行われる。
【0028】
このように、本実施形態の表示装置1では、上記CPU3の電源を定電圧回路11の出力Vcc1とするとともに、E2 PROM5の電源についても上記定電圧回路11の出力Vcc1としたので、スイッチ素子14の出力Vcc2を安定させる自己保持回路を不要にでき、それだけ消費電流を低減することができる。
【0029】
また、リセット回路6の電源についても定電圧回路11の出力Vcc1を用いるようにしたので、上記従来例のように、イグニッションスイッチ2のオンオフによりCPU3にリセットがかかることはなく、CPU3のリセットによる時刻の遅れを防止することができる。
【0030】
また、上記イグニッションスイッチ2のオフ時において、CPU3による時計更新処理を、時計用クロック回路9からの時計クロックにより行うようにしたので、メインクロック回路8からのメインクロックを使用する場合と比べて消費電流を減少することができる。
【0031】
即ち、メインクロックは高速であるからそれ自体の消費電流が大きく、しかも止まっていたものを再起動させることからクロックが安定するまで待ち時間が必要であり、この点からも消費電流が大きい。これに対し、時計用クロックは低速なためそれ自体の消費電流が小さく、しかも時計用クロックは常時動作しているので、止まっているものを再起動する場合のような待ち時間は不要であり、この点からも消費電流を小さくできる。なお、時計用クロックはプログラムの実行そのものの処理には時間がかかるが、処理内容自体が時計更新だけと極めて少ないので消費電流を抑えることができる。
【0032】
また、上記リセット回路6は、CPUの暴走を検出するウォッチドッグタイマ機能を備えており、時計更新よりも長い間、タイマをクリアするパルスが入らない場合はリセットするようになっている。なお、タイマをクリアするパルスは時計更新でCPUが作動したタイミングでCPUから出力するように構成するのが望ましい。この場合、ウォッチドッグタイマが作動してリセットがかかるまでに零点数秒〜数秒と長くかかるので、CPU内蔵のウォッチドッグタイマを短時間に設定し併用すると良い。
【図面の簡単な説明】
【図1】本発明の一実施形態による車両用表示装置を説明するためのブロック構成図である。
【図2】上記実施形態装置の動作を説明するための図である。
【図3】従来の車両用表示装置を説明するためのブロック構成図である。
【符号の説明】
1 表示装置
3 CPU(制御手段)
4 LCD
5 E2 PROM(記憶手段)
6 リセット回路(リセット手段)
9 時計用クロック回路
10 バッテリ
11 定電圧回路
Claims (1)
- 走行速度をデジタル表示する電子メータと、該電子メータのLCD等の動作を制御するとともに時計更新処理を行う制御手段と、走行距離等のデータを記憶する記憶手段と、上記制御手段を初期化するリセット手段とを備えた車両用表示装置において、
バッテリ電圧を所定の定電圧にして出力する定電圧回路を設け、該定電圧回路の出力を上記制御手段,記憶手段,及びリセット手段の電源とし、
上記時刻表示用の時計用クロックを発生する時計用クロック回路を設け、上記制御手段は、メインスイッチをオフした待機状態における時計更新処理を上記時計用クロックにより行ない、
上記リセット手段にウォッチドッグタイマ機能を持たせ、時計更新よりも長い間タイマをクリアするパルスが入らない場合は上記制御手段を初期化するようにしたことを特徴とする車両用表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06531598A JP4037953B2 (ja) | 1998-03-16 | 1998-03-16 | 車両用表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06531598A JP4037953B2 (ja) | 1998-03-16 | 1998-03-16 | 車両用表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11255047A JPH11255047A (ja) | 1999-09-21 |
JP4037953B2 true JP4037953B2 (ja) | 2008-01-23 |
Family
ID=13283364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06531598A Expired - Fee Related JP4037953B2 (ja) | 1998-03-16 | 1998-03-16 | 車両用表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4037953B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4817760B2 (ja) * | 2005-08-26 | 2011-11-16 | キヤノン株式会社 | 情報処理装置及びそのシステムクロック周波数の設定方法 |
JP4765943B2 (ja) * | 2007-01-12 | 2011-09-07 | トヨタ自動車株式会社 | 車両用表示装置 |
JP5319983B2 (ja) * | 2008-08-19 | 2013-10-16 | 矢崎総業株式会社 | 表示システム |
-
1998
- 1998-03-16 JP JP06531598A patent/JP4037953B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11255047A (ja) | 1999-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4175838B2 (ja) | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 | |
JP4803230B2 (ja) | 電子時計 | |
JP4037953B2 (ja) | 車両用表示装置 | |
KR0154556B1 (ko) | 유사 sram을 구비한 전자기기 | |
WO2021033677A1 (ja) | 車両用表示装置 | |
JPS61288217A (ja) | システムウエイクアツプ方式 | |
JPH10301661A (ja) | クロック供給装置 | |
JP2000172384A (ja) | 車載用コンピュータ及びその制御方法 | |
JP4353081B2 (ja) | 電子機器及びその制御方法 | |
JPS63228205A (ja) | 電源制御方式 | |
JP3903716B2 (ja) | マイクロコンピュータ | |
JP2002202830A (ja) | マイクロコンピュータ | |
JP2006350930A (ja) | 制御回路及び情報処理装置 | |
JP2001117546A (ja) | 表示装置 | |
JP2005186770A (ja) | 車載装置及びその電源制御方法 | |
JPH09213088A (ja) | エンジン制御装置 | |
JPH06149406A (ja) | Cpuクロック切換制御方式 | |
JP3165425B2 (ja) | 電子時計 | |
JP2003223430A (ja) | マイクロコンピュータ | |
JP2007071079A (ja) | 車両の電子制御装置 | |
JP2993023B2 (ja) | 電子機器 | |
JPH0355616A (ja) | 記憶装置内蔵電子機器 | |
JP2002091610A (ja) | 電子機器 | |
JPS5851632B2 (ja) | 電子計算機付腕時計 | |
JP2011095140A (ja) | 車載用電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071102 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |