JP2993023B2

JP2993023B2 - 電子機器

Info

Publication number: JP2993023B2
Application number: JP2002152A
Authority: JP
Inventors: 文彦吉井; 孝司森田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-01-09
Filing date: 1990-01-09
Publication date: 1999-12-20
Anticipated expiration: 2014-12-20
Also published as: JPH03206511A

Description

【発明の詳細な説明】 A.産業上の利用分野本発明は、電源として例えば電池からの電流によっ
て、プロセッサ等を動作させるポータブルな電子機器に
関するものである。

B.発明の概要本発明は、電源と、オシレータと、プロセッサ等を有
する電子機器のオン／オフ制御（ON/OFF制御）を行う
際、オフ時にはプロセッサからのオフ命令によってオシ
レータを停止させると共にプロセッサも停止させ、オン
時にはオン操作スイッチからのオン信号によってオシレ
ータを発振させると共にこの発振開始から所定時間経過
後にプロセッサをリセットするような制御を行うことに
より、機器のオフ時の省電力化を可能とし、電源立ち上
げ時の動作の確実性を向上させ、かつ、プロセッサの負
担も軽減できる電子機器を提供するものである。

C.従来の技術従来の、電源として例えば電池からの電流によって、
いわゆる中央処理装置（CPU）等のプロセッサを動作さ
せるポータブルな電子機器において、この電子機器の電
源をオン／オフ（ON/OFF）する方法としては、大別して
２つの方法がある。

その１つの方法は、システムがオフとされていても上
記CPUだけには常時電源を供給しておくようなものであ
る。すなわち、この方法が適用される電子機器では、あ
る一定期間毎に、オン操作が成されたか否かすなわち電
子機器の動作開始スイッチ（電源スイッチ）がオンされ
たか否かを上記CPUが確認（監視）していて、該オン操
作がなされたことを上記CPUが確認した時点で、他の部
分（例えば上記CPUによって制御される駆動部等）に電
源を入れてシステム全体が起動するような方法でオン／
オフ制御が行われる。また、もう１つの方法としては、
上記CPUの電源も含む全ての電源をオフとしておくよう
なものである。この方法の適用される電子機器では、オ
フ状態でオン操作が行われたならば、そのオン操作に応
じたオン信号を、ある時定数を有するコンデンサを介し
て上記CPUに送り、当該コンデンサにチャージする時間
（例えば所定のスレッシホールドレベルに達するまでの
時間）を利用して上記CPUをリセットする。そして、該C
PUが動作を始めた後に、他の部分の電源を入れてシステ
ム全体を起動させるような方法で制御が行われる。

D.発明が解決しようとする課題しかし、上述したような、システムがオフ時にも上記
CPUだけには電源を供給しておく機器では、常時上記CPU
を動作させているため、該CPU動作に必要なクロックを
発生させるオシレートも常時発振させておく必要があ
る。そのため、システムのオフ時にもこのオシレータ発
振のために上記電池の電流を消費してしまう。また、上
記CPUを常時動作させているため当該CPUへの負担が大き
い。更に、上述したCPUの電源も含む全ての電源をオフ
にする機器では、オフ時に上述の常時CPUを動作させて
おく機器のように電池の電流を消費することはないが、
上記コンデンサへのチャージ時間が温度特性等によって
バラツクため、上記CPUのリセット動作が確実に行えな
い虞れがある。すなわち、例えば上記CPUがリセットさ
れる前にシステムが起動してしまうと、システムが暴走
してしまう場合がある。

本発明は上述の課題に鑑みて成されたものであり、機
器のオフ時の省電力化を可能とし、CPUのリセット動作
の確実性を向上させると共に、CPUの負担も軽減できる
電子機器を提供することを目的とするものである。

E.課題を解決するための手段本発明の電子機器は、上述の目的を達成するために提
案されたものであり、電子機器を起動するときに操作さ
れるオン操作手段と、発振動作によりクロックを発生さ
せるオシレータと、各部に電源電流を供給する電源と、
上記電源から電流が供給され、上記クロックに基づいて
動作するプロセッサと、常時上記電源から電流の供給を
受ける制御回路とを備え、上記制御回路は、上記プロセ
ッサからのオフ命令によって上記オシレータを停止する
と共に上記プロセッサへの電源供給の停止を行う第１の
電源制御手段と、上記オン操作手段からのオン信号によ
って上記オシレータを発振させると共に上記オシレータ
から出力されるクロックを所定数カウントして得られる
所定時間経過後に上記プロセッサにリセット信号を送り
上記プロセッサをリセットする第２の電源制御手段とを
有してなるものである。

F.作用本発明によれば、オフ時にはオシレータとプロセッサ
への供給電流を停止させて電流消費をなくし、オン時に
は先ずオシレータを発振させて発振が安定した所定時間
経過後にプロセッサをリセットしてリセット動作を確実
にしている。

G.実施例以下、本発明を適用した実施例について図面を参照し
ながら説明する。

本発明実施例の電子機器は、電源として、例えば電池
からの電流によって、いわゆる中央処理装置（CPU）等
のプロセッサを動作させるポータブルな電子機器であっ
て、第１図に示すように、電子機器を起動するときに操
作されるオン操作スイッチ３と、発振動作によりクロッ
クを発生させるオシレータ10と、各部に例えば電池2aか
らの電源電流を供給する電源としての電源供給回路２
と、上記電源供給回路２から電流が供給され、上記クロ
ックに基づいて動作するプロセッサである中央処理装置
（CPU）１と、常時上記電源供給回路２から電流の供給
を受ける制御回路30とを備え、上記制御回路30は、上記
CPU1からのオフ命令によって上記オシレータ10を停止す
ると共に上記CPU1への電源供給の停止を行う第１の電源
制御手段として動作可能であり、また、上記オン操作ス
イッチ３からのオン信号によって上記オシレータ10を発
振させると共に上記オシレータ10から出力されるクロッ
クを所定数カウントして得られる所定時間経過後に上記
CPU1にリセット信号を送り上記CPU1をリセットする第２
の電源制御手段動作可能なものである。

すなわち、この第１図において、上記オシレータ10か
らは、上記CPU1を動作させるための所定の周波数のクロ
ックが出力されており、このクロックが上記CPU1に送ら
れている。また、該CPU1には、上記電源供給回路２から
の電流が供給されるようになっており、CPU1の動作時
（オン時）に当該電源供給回路２の電池2aから電流が供
給され、オフ時には電流供給が停止されるようになって
いる。上記CPU1、オシレータ10等のオン／オフ及び電源
供給回路２から供給される電流のオン／オフは、上記制
御回路30により制御されている。

ここで、本実施例の電子機器をオフとする時には、上
記CPU1からオフ命令が出力される。このオフ命令は上記
制御回路30に送られ、当該制御回路30はこのオフ命令に
基づいて、上記オシレータ10の発振を停止させる。同時
にこの制御回路30は、電源供給回路２の電池2aからの上
記CPU1への電流供給も停止させる。これにより、この電
子機器のオフ時には、上記オシレータ10の発振のための
電力と、CPU1の動作電流とが必要でなくなり、機器のオ
フ時には電池2aの電流消費がなく省電力化が可能とな
る。更に、上記CPU1は、機器のオン時には動作していな
いため負担が少ない。

また、本実施例の電子機器をオンする時には、上記オ
ン操作スイッチ３がオン操作される。当該オン操作スイ
ッチ３からのオン信号は、上記制御回路30に送られる。
当該制御回路30は、このオン信号に基づいて、先ず、上
記オシレータ10の発振を開始させると共に、上記電源供
給回路２の電池2aから上記CPU1へ電流が供給されるよう
にする。この時、上記CPU1には、上記発振を開始したオ
シレータ10からのクロックが供給され、電流も供給され
るようになるため、上記オン操作スイッチ３のオン操作
後のCPU1は、リセット信号が供給されれば動作を開始す
るような動作開始準備状態となる。ここで、上記オシレ
ータ10からのクロックは、上記制御回路30へも送られて
おり、当該制御回路30では、このクロックに基づいて、
当該オシレータ10の発振開始から所定時間経過後に上記
リセット信号を出力するようになっている。すなわち、
この場合の上記所定時間は、上記CPU1が動作するのに必
要な電流が供給されるようになるまでの時間であると共
に、上記オシレータ10の発振が安定して正確なクロック
が出力されるようになるまでの充分な時間である。した
がって、上記CPU1への上記リセット信号の供給が、この
所定時間経過後であれば、当該CPU1は確実に動作するこ
とができるようになる。

上述のようなことから、本実施例の電子機器では、機
器のオフ時の省電力化が可能となると共に、CPU1の負担
が軽減され、かつ、機器をオンする際にCPU1を確実に動
作させることが可能となる。

第２図に、第１図に示した本発明実施例の電子機器の
より具体的な構成を示す。

すなわち、第２図において、オシレータ10は、例え
ば、コンデンサ11,12と、水晶振動子13と、抵抗14と、N
ANDゲート15とを有して構成されている。また、第１図
で示した制御回路30は、第１の電源制御手段及び第２の
電源制御手段として動作する、第２図に示すような、フ
リップフロップ31,32,33と、ANDゲート34と、カウンタ3
5とで構成されている。更に、オン制御スイッチ３は、
一端が接地され、他端が抵抗４を介して定電圧源V_Bと接
続されている。

先ず、この第２図の電子機器がオン状態（CPU1が動作
している状態）からオフとされる場合について述べる。
該オン状態の時には、電源供給回路２の電池2aから上記
CPU1に電流が供給されている。また、上記NANDゲート15
の入力端子Ａは上記オシレータ10の水晶振動子13の一端
と接続され、入力端子Ｂには上記電源供給回路２からの
“H"が供給されている。したがって、当該NANDゲート15
の出力端子からは、オシレータ10のクロックが出力され
るようになる。このクロックは上記CPU1のクロック入力
端子に供給されるようになっていて、該CPU1は、このク
ロックに基づいて動作している。ここで、機器がオフと
される場合には、上記CPU1からオフ命令が出力される。
当該オフ命令は、例えば“L"から“H"となるような立ち
上がりを示す命令として出力される。このオフ命令は、
制御回路30を第１の電源制御手段として動作させるため
の命令となり、上記フリップフロップ31のクロック入力
端子に供給され、該フリップフロップ31では、この立ち
上がりでデータ入力端子Ｄの接地電位（“L"）を出力端
子Ｑから取り出す。ここで、このフリップフロップ31の
出力端子Ｑは、上記NANDゲート15の入力端子Ｂと接続さ
れているため、該NANDゲート15の入力端子Ｂは“L"とな
る。したがって、このNANDゲート15からは、クロックが
出力されなくなり、上記オシレータ10の発振が停止する
ことになる。また、上記フリップフロップ31の出力端子
Ｑは、上記電源供給回路２とも接続されており、この電
源供給回路２は、上記出力端子Ｑが“L"のとき、上記CP
U1への上記電池2aからの電流供給を停止させるようにな
っている。すなわち、該CPU1が止められる。したがっ
て、本実施例の電子機器がオフとされると、上記オシレ
ータ10の発振のための電力と、CPU1の動作のための電流
が必要でなくなり、かつ、オフ時の上記CPU1の負担も軽
くなる。

次に、この電子機器がオフ状態からオンされる場合に
は、上記オン操作スイッチ３がオン操作されることによ
るオン信号は、上記制御回路30を第２の電源制御手段と
して動作させる信号となり、このときの上記フリップフ
ロップ31のプロセッサ端子は一旦“L"となった後再び
“H"となる。このため、上記プリセット端子が“L"とな
った時、当該フリップフロップ31はプリセットされて出
力端子Ｑが“L"から“H"となる。したがって、上記電源
供給回路２はこの“H"で、上記電池2aからの電流を、上
記CPU1に供給するようになる。また、上記NANDゲート15
の入力端子Ｂも同時に“L"から“H"となるため、オシレ
ータ10が発振するようになって、該NANDゲート15の出力
端子からは、上記クロックの出力が開始されるようにな
る。このクロックは、上記CPU1に供給されることになる
と共に、フリップフロップ32,33とカウンタ35のクロッ
ク入力端子にもそれぞれ供給される。ここで、上記フリ
ップフロップ32の入力端子Ｄは上記フリップフロップ31
の出力端子Ｑと接続され、上記フリップフロップ33の入
力端子Ｄは上記フリップフロップ32の出力端子Ｑと接続
されている。また、上記フリップフロップ32,33の各出
力端子Ｑは、２入力ANDゲート34の２つの入力端子にさ
れぞれ接続されている。そのため、このANDゲート34の
出力は、上記NANDゲート15からクロックの出力が開始さ
れて該クロックのパルス数が２個（２以上）出力された
時に“H"となる。更に、上記ANDゲート34の出力端子
は、上記カウンタ35のリセット入力端子と接続されてい
る。当該カウンタ35は、リセット入力端子が“H"の時に
クロック入力端子のクロック数をカウントするものであ
り、所定のカウント数となったところで、出力端子から
前述した上記CPU1のリセット信号を出力するものであ
る。すなわち、この時の所定カウント数となるまでの時
間は、前述の所定時間となり、この所定時間経過後に上
記リセット信号が当該カウンタ35から出力されること
で、上記CPU1が確実に動作することができるようにな
る。

なお、本実施例（具体例）の電子機器では、各論理回
路すなわち各フリップフロップ，カウンタ,ANDゲート,N
ANDゲート等を、消費電流がμＡオーダーのＣ−MOSによ
って構成しており、システムのオフ時にはこの論理回路
のみを動作状態（動作待機状態）としているため、消費
電流は非常に少ないものとなっている。

上述した、本発明実施例（具体例）の電子機器は、例
えば、第３図に示すようなポータブルなディスク再生装
置に用いることができる。

この第３図のディスク再生装置は、例えば、携帯的な
（ポータブルな）電子辞書として用いられるものであ
り、この第３図の（ａ）は該ディスク再生装置40の左側
面図であり、同図（ｂ）は上面図である。

この第３図の（ａ），（ｂ）において、ディスク再生
装置40は、図示しない装置内部のディスクの再生系と、
上述の実施例（具体例）の電子機器と、内部に例えば広
辞苑，百科辞典等のデータが記録された上記ディスクと
してのCD−ROMが装着されるようになっている本体部44
と、表面にアルファベットキー41,カーソル移動キー42,
当該カーソルを移動することで選択項目を選択する選択
キー43等のキーと、裏面に上記装着されたCD−ROMを押
さえるチャッキング部46等が設けられているキー操作部
45と、表示手段であるLCD27が配された蓋部47とから成
っている。このディスク再生装置40は、上記蓋部47,LCD
27,キー操作部45及び本体部44が、順に支軸48により回
動自在に取り付けられており、使用時には、第２図の
（ｂ）に示すようにテーブル等の設置面と平行となるキ
ー操作部45に対し、LCD27及び蓋部47が起動し、表示画
面が見やすく操作し易い任意の角度となるよう調整可能
となっている。逆に、未使用時には、キー操作部45に対
してLCD27及び蓋部47が平行となるように折り畳めるよ
うになっており、この折り畳んだ状態のディスク再生装
置40は、略々正方形となり、楽に持ち運びができるよう
になっている。当該装置40で行われる信号処理を上記電
子機器のCPU1で全て処理するようになっている。このデ
ィスク再生装置40は、小型で低コストなポータブルディ
スク再生装置となっている。

〔発明の効果〕

本発明の電子機器においては、機器をオフする時には
プロセッサからのオフ命令によってオシレータを停止さ
せると共にプロセッサへの電流供給を停止させ、オン時
にはオン操作スイッチからのオン信号によってオシレー
タを発振させると共にこの発振開始から所定時間経過後
にプロセッサをリセットするようなオン／オフ制御を行
っているため、電子機器のオフ時の省電力化が可能とな
り、電源立ち上げの時のプロセッサ動作が確実となると
共に、プロセッサの負担も軽減することができる。

【図面の簡単な説明】

第１図は本発明実施例の電子機器の概略構成を示すブロ
ック回路図、第２図は実施例の具体的な構成を示す回路
図、第３図は実施例（具体例）の電子機器を適用するこ
とができるディスク再生装置の外観を示す図である。１……CPU ２……電源供給回路 2a……電池３……オン操作スイッチ 10……オシレータ 30……制御回路

Claims

(57)【特許請求の範囲】

【請求項１】電子機器を起動するときに操作されるオン
操作手段と、発振動作によりクロックを発生させるオシレータと、各部に電源電流を供給する電源と、上記電源から電流が供給され、上記クロックに基づいて
動作するプロセッサと、常時上記電源から電流の供給を受ける制御回路とを備
え、上記制御回路は、上記プロセッサからのオフ命令によっ
て上記オシレータを停止すると共に上記プロセッサへの
電源供給の停止を行う第１の電源制御手段と、上記オン
操作手段からのオン信号によって上記オシレータを発振
させると共に上記オシレータから出力されるクロックを
所定数カウントして得られる所定時間経過後に上記プロ
セッサにリセット信号を送り上記プロセッサをリセット
する第２の電源制御手段とを有することを特徴とする電子機器。