JPH08274605A

JPH08274605A - 電気装置再起動回路

Info

Publication number: JPH08274605A
Application number: JP7333591A
Authority: JP
Inventors: Thomas L Hopkins; エル．ホプキンストーマス; Giorgio Pedrazzini; ペドラジーニジョルジオ
Original assignee: SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics lnc USA
Priority date: 1994-12-23
Filing date: 1995-12-21
Publication date: 1996-10-18
Anticipated expiration: 2015-12-21
Also published as: JP3801247B2; US5770959A

Abstract

(57)【要約】【課題】再起動された電子装置が再起動後の任意の時
間において再起動させた原因を決定することを可能とす
る。【解決手段】電子装置（２０）用の再起動回路が、第
一スイッチ（２４）、第二スイッチ（３４）、第一及び
第二スイッチのうちの少なくとも一方が閉成位置にある
場合に電子装置の再起動動作を開始させるための活性化
装置（２６）、再起動動作後の任意の時間に電子装置に
よって読取ることが可能であり再起動動作の開始期間中
に第一スイッチ及び第二スイッチの位置をデジタル形態
で格納する格納装置（５０）を有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、大略、再起動回路
に関するものであって、更に詳細には、電子装置用の再
起動回路及び方法に関するものである。

【０００２】

【従来の技術】電力を必要とする装置、特にバッテリ駆
動型の装置、例えばポータブルコンピュータ、ポータブ
ル機器、カメラ、カルキュレータ、時計、ラジオ等はエ
ネルギを節約することが必要である。これらの電気的に
駆動される装置の多くは、ある期間の間使用されない場
合にはスリープモードに入ることによってエネルギを節
約する。このことは、電子装置内に格納されているプロ
グラムによって行なうことが可能である。電子装置は、
更に、電源への接続を取除くことによってシャットオフ
即ち遮断状態とすることが可能であり、それによって電
力が節約される。電子装置が今のところ活性状態即ち起
動されている状態にない場合にそれを再起動させること
の可能な多数の方法が存在している。例えば、電子装置
は論理レベル入力における変化によって再起動させるこ
とが可能である。一方、スイッチを押下げるか又はスイ
ッチの位置における変化等のその他の原因によって再起
動させることが可能である。電子装置を活性化即ち起動
させた状態にすることの可能な別の方法は、装置の電源
に直列しているスイッチを閉成させることによるもので
ある。各場合において、論理レベル入力を受取った後又
は電力が再度印加された場合に電子装置の再起動期間中
にスイッチの位置を知ることが有用である。図１は電子
装置２０をシャットダウン即ち遮断させ且つ再起動させ
る従来の回路を示している。この回路はバッテリ２２に
よって電力が供給され且つ直列的に接続されている第一
スイッチ２４とレギュレータ２６とを有している。図示
していない公知の回路を使用する第一スイッチ２４は、
イネーブルライン２７によって閉成される場合にレギュ
レータ２６をターンオンさせる。このスイッチ２４は、
更に、第一抵抗３０及び第一コンデンサ３２へ接続して
いる。この回路は第二スイッチ３４を有しており、それ
は第二抵抗３６及び第二コンデンサ３８へ接続してい
る。

【０００３】電子装置２０の再起動プロセス期間中に３
つの信号を使用することが可能である。第一信号ＳＩＧ
１が電子装置２０の端子４４へ印加される。第二信号Ｓ
ＩＧ２は、第二スイッチ３４が閉成される場合に状態を
変化させ且つ電子装置２０の端子４６へ印加される。第
三信号ＳＩＧ３は、第一スイッチ２４が閉成される場合
に状態を変化させ且つ電子装置２０の端子４８へ印加さ
れる。

【０００４】第一信号ＳＩＧ１は、第一スイッチ２４の
閉成か又はレギュレータのオン／オフ制御ライン２７の
いずれかによってレギュレータがターンオンされる場合
に状態を変化させる。レギュレータ２６からの電圧Ｖ_cc
は、第三抵抗４０及び第三コンデンサ４２と共にＲＣ時
定数を発生させ、それは電子装置２０を再起動させる論
理レベル入力として作用する。第一抵抗３０及び第一コ
ンデンサ３２の時定数は信号ＳＩＧ３を形成し、それは
第一スイッチ２４の閉成状態に関し端子４８を介して電
子装置２０によってアクセス可能な情報を維持するため
に使用される。更に、第二抵抗３６及び第二コンデンサ
３８の時定数は信号ＳＩＧ２を形成し、それは、第二ス
イッチ３４の閉成状態に関し端子４６を介して電子装置
２０によってアクセス可能な情報を維持するために使用
される。

【０００５】図１に示した回路の欠点は、少なくとも電
子装置２０が再起動アルゴリズムを実行するのに必要と
する期間の間夫々のスイッチの状態に関する情報を維持
するために第一コンデンサ３２及び第二コンデンサ３８
が充分に大きな容量を有するものでなければならないと
いう点である。何故ならば、電子装置２０は、それが機
能状態となった後においてのみ端子４６及び４８におけ
る入力を読むことが可能であるに過ぎないからである。
従って、エネルギを節約することが必要であり且つ小型
で軽量であることが必要なバッテリ駆動型の装置は、適
切なる再起動を行なうために大型のコンデンサを必要と
する場合がある。更に、電子装置２０は再起動動作期間
中にスイッチの状態に関する情報をいつ得ることが可能
であるかに関して例えばＲＣ回路等の外部回路の制限に
依存する。再起動動作の開始時においてスイッチの状態
を格納することは著しく重要な場合がある。何故なら
ば、スイッチは電子装置が完全に再起動するのに必要と
する時間よりも短い閉成期間を有することが多いからで
ある。従って、全体的に駆動された装置の電子装置２０
は、それがいつ重要な情報にアクセスすることが可能で
あるかに関し外部回路によって制限される。

【０００６】

【発明が解決しようとする課題】本発明は、上述した如
き従来技術の欠点を解消し、再起動された電子装置が再
起動後の任意の時間においてその活性化源を決定するこ
とを可能とすることを目的とする。本発明の別の目的と
するところは、著しく大きなコンデンサを使用すること
の必要性なしに再起動状態を格納することである。

【０００７】

【課題を解決するための手段】本発明の原理によれば、
電子装置用の再起動回路が提供される。本再起動回路
は、開放位置と閉成位置とを有する第一スイッチ及び開
放位置と閉成位置とを有する第二スイッチを包含してい
る。本回路は、更に、第一スイッチか又は第二スイッチ
のいずれかが閉成された場合に電子装置を再起動するた
めに必要な構成要素を包含している。本再起動回路は、
更に、電圧を発生し且つ再起動信号を供給するためのレ
ギュレータを包含することが可能である。該レギュレー
タは、第一スイッチ及び第二スイッチの少なくとも一方
が閉成位置とされた場合に、再起動信号を発生し且つ電
圧の発生を開始する。本発明は、更に、再起動動作後の
任意の時間に電子装置によって読取ることの可能なデジ
タル格納回路を包含している。該デジタル格納回路は、
再起動動作期間中に、第一スイッチ及び第二スイッチの
夫々の位置を表わすデジタル値を格納する。この情報は
その使用可能性に関する外部的拘束条件とは独立的に格
納され且つ保持され、電子装置によって任意の時間にア
クセスすることが可能である。従って、格納装置は非常
に迅速にデータを受取り且つ格納することが可能であ
り、後の時点においてそれが検知されるまでデータを保
持し、次いでデータをクリアさせることが可能である。
迅速な格納特徴は有益的な場合があり、特に第一スイッ
チ又は第二スイッチのいずれかが短い期間の間閉成され
るに過ぎないものである場合に特に有効である。

【０００８】

【発明の実施の形態】図２は本発明の第一実施例を示し
た回路図である。図１に示した従来の回路におけるもの
と同一の機能を有する同一の構成要素の多くのものが使
用されている。例えば、本回路は、第一及び第二スイッ
チ２４及び３４、第一及び第二抵抗３０及び３６、コン
デンサ３２及び３８を有している。レギュレータ２６は
端子４４，４６，４８を具備する電子装置２０へ電力を
供給する。この電子装置２０は、一群の回路を含む許容
可能な電子回路、アプリケーション論理又はマイクロプ
ロセサとすることが可能である。所望により小型のコン
デンサ３２及び３８を使用することが可能であるが、こ
のようなコンデンサ３２及び３８は本発明の幾つかの実
施例においては設けることは必要ではない。

【０００９】本発明は、点線で示したように例えばＣＭ
ＯＳ論理回路等のデジタル格納回路５０を有している。
好適実施例においては、回路５０は基本的に電力を消費
することのない低電力ＣＭＯＳ回路である。更に、回路
５０は、好適には、電子装置２０に対して外部的なもの
であり、常に例えばバッテリ２２へ接続されているライ
ン等の電源ラインへ接続されている。論理回路５０は、
レギュレータがオフである場合に電力を受取る。何故な
らば、それは電源ラインへ直接的に接続されているから
である。このことは、例え電子装置２０がスリープモー
ドにあるか又はレギュレータがオフである場合であって
も、回路５０が電力を受取ることを可能としている。回
路５０は低電力スタティックＣＭＯＳ回路であるので、
バッテリ２２に関する電力の消費は公称的にゼロであっ
て、それは例え閉成されているスイッチ２４へ接続され
ている場合であってもそうである。勿論、スイッチ２４
が開放状態であると、回路のいずれもが電力を受取るこ
とはない。何故ならば、スイッチ２４は電源接続用のマ
スタスイッチだからである。

【００１０】回路５０は、本回路が再起動される場合
に、スイッチ２４及び３４の状態を表わす値を格納す
る。このことは、回路の設計に従って、選択された論理
レベルにおいて保持される信号がデジタルコードの形態
とすることが可能である。デジタルコードとして状態を
格納することは、電子装置が再起動するのにかかる時間
とは無関係に且つ期間が制限された任意の外部信号とは
独立的に、任意の時間においてこの情報へアクセスする
ことを可能とする。更に、それは時間と共に変化したり
減衰したりすることのないデジタル値を格納する。その
値はメモリがクリアされるか又は格納回路が積極的にリ
セットされるまで変化することはない。格納回路５０と
してＣＭＯＳ論理回路を使用する場合には、それはスタ
ティック条件で動作し、従って電力消費は無視可能なも
のである。

【００１１】一実施例においては、デジタル論理回路５
０は、第一コンデンサ３２及び第一インピーダンス装置
３１へ結合されている第一ＣＭＯＳインバータ５２を有
しており、それは更にダイオード５４を介して第一スイ
ッチ２４へ結合されている。インバータ５２の出力端は
第一ＲＳフリップフロップ５６のセット端子Ｓ₁ へ結合
されている。第一フリップフロップ５６の出力端子Ｑ₁
は電子装置２０の端子４８へ結合されると共にＯＲゲー
ト５８の第一入力端子ｉｎ₁ へ結合されている。第一フ
リップフロップ５６は、更に、リセット端子Ｒ₁ を有し
ており、それは電子装置２０の端子６０へ接続されてい
る。第二インバータ６２は第二インピーダンス装置３
７、第二コンデンサ３８、第二スイッチ３４へ結合され
ている。インバータ６２の出力端は第二ＲＦフリップフ
ロップ６４のセット端子Ｓ₂ へ結合されている。第二フ
リップフロップ６４の出力端子Ｑ₂ は電子装置２０の端
子４６へ結合されると共にＯＲゲート５８の第二入力端
子ｉｎ₂ へ結合されている。第二フリップフロップ６４
のリセット端子Ｒ₂ は電子装置２０の端子６０へ結合さ
れている。ＯＲゲート５８の出力端子ｏｕｔ₁ は第三フ
リップフロップ６６のセット端子Ｓ₃ へ結合されてい
る。第三フリップフロップ６６の出力端子Ｑ₃ はレギュ
レータ２６へ結合されており、レギュレータ２６は電子
装置２０へ結合されている。本実施例はデジタル格納装
置として２個のＲＳフリップフロップを有しているが、
データを捕獲するために例えばレジスタ、カウンタ、バ
ッファ等の多くのその他の形態の格納装置を使用するこ
とが可能である。好適には、これらのものは動作が迅速
であり、低電力又はゼロ電力格納装置とする。これらの
多くは抵抗又はコンデンサを必要とすることなしにスイ
ッチヘ直接的に結合させることが可能である。

【００１２】ＣＭＯＳインバータ５２及び６２は、フリ
ップフロップ５６，６４，６６及びＡＮＤゲート５８と
共に、本回路の動作期間中に適宜の電源へ結合される
が、それは従来公知のものであるので図示していない。
スイッチ２４が開放状態となり、従ってバッテリから回
路全体に対して何等電力が供給されない場合には、幾つ
かの実施例に対してバッテリが唯一の電力供給源であ
る。従って、スイッチ２４を閉成状態とさせると、瞬間
的に電力が回路５２，５６，５８，６２，６６へ供給さ
れ、それらを所望の状態で動作を開始させる。

【００１３】図２における回路は以下の如くに動作す
る。電子装置２０の再起動がスイッチ２４を閉成させる
ことによって開始される場合には、第一スイッチ２４が
閉成状態とされるとすぐに、端子Ｑ₁ からの第一フリッ
プフロップ５６の出力信号ＳＩＧ３が高状態へ移行す
る。出力Ｑ₁ は高状態に留まり、フリップフロップ５６
がリセットされるまでデジタル１として格納される。そ
れは、Ｓ₁ における入力値が状態を変化させた場合であ
っても再度状態を変化させることはない。フリップフロ
ップ５６はクロック型フリップフロップではない。出力
信号ＳＩＧ３の高出力がＯＲゲート５８へ供給され、そ
れは出力Ｑ₃ を高状態とさせ、信号ＥＬＡＴＣＨを高状
態とさせる。信号ＥＬＡＴＣＨが高状態であると、レギ
ュレータ２６をイネーブル即ち動作可能状態とさせて、
再起動信号ＲＳＴを出力させ且つＶ_ccを電子装置２０へ
供給する。従って、バッテリ２２からの電力はＣＭＯＳ
回路５０へ印加され、且つ電子装置２０は、その後の時
点において、入力端４４におけるＱ₁ が高状態であるこ
とを検知し且つ所望に応じてこの情報を使用することが
可能である。この情報を使用した後に電子装置２０は信
号ＲＳＷを出力してフリップフロップ５６をリセットさ
せその出力を低状態へ移行させる。一方、再起動がスイ
ッチ３４を閉成することによって開始される場合には、
端子Ｑ₂ からの第二フリップフロップ６４の出力信号Ｓ
ＩＧ２が高状態へ移行する。

【００１４】スイッチ３４が閉成された時に既にスイッ
チ２４が閉成されていた場合には、フリップフロップ５
６は前の時点において電子装置２０によってリセットさ
れており、且つ出力Ｑ₁ は０即ち低論理レベルにある。
Ｑ₁ の出力が低状態であり且つＱ₂ が高状態であると、
本回路がスイッチ３４の閉成によって再起動されたもの
であり一方スイッチ２４は前の時点において閉成された
ものであることを表わす２ビットのデジタルコードが供
給される。この情報は所望に応じて使用するために電子
装置２０への入力として供給される。この情報がもはや
必要となくなった後に、電子装置２０はＲＳＷ上に信号
を出力してフリップフロップ５６をリセットさせる。

【００１５】端子Ｑ₁ 及びＱ₂ からの夫々の出力信号Ｓ
ＩＧ３及びＳＩＧ２は爾後の入力が本回路を活性化させ
ることが可能であるようにソフトウエアの制御下で端子
６０における電子装置２０からのリセット信号ＲＳＷに
よってそれらがリセットされるまで、それらの初期的状
態を維持する。このことは、通常、本装置がスリープモ
ードへ入る幾分前の時点において発生する。

【００１６】端子Ｑ₁ からの出力信号ＳＩＧ３か又は端
子Ｑ₂ からの出力信号ＳＩＧ２のいずれかが高状態へ移
行すると、このことはＯＲゲート５８の端子ｏｕｔ₁ か
らの出力信号ＳＴＲＴを高状態へ移行させ、そのことは
端子Ｑ₃ からの第三フリップフロップ６６の出力信号Ｅ
ＬＡＴＣＨを高状態へ移行させる。レギュレータ２６
が、端子Ｑ₃ からの信号ＥＬＡＴＣＨが高状態であると
判別すると、それは電子装置２０に対して電圧を発生
し、電子装置２０へ印加されるべき再起動信号ＲＳＴ及
び電圧Ｖ_ccを発生させる。このことは、電子装置２０に
おいて再起動即ち「ウェークアップ」動作を開始させ
る。

【００１７】第一フリップフロップ５６からの信号ＳＩ
Ｇ３か又は第二フリップフロップ６４からの信号ＳＩＧ
２のいずれかが高状態へ移行すると、ＯＲゲート５８か
らの出力信号ＳＴＲＴ及び第三フリップフロップ６６か
らの出力信号ＥＬＡＴＣＨが高状態へ移行するので、第
一スイッチ２４が閉成されるか又は第二スイッチ３４が
閉成されると、レギュレータ２６は電子装置２０をウェ
ークアップさせそれを再起動させる。本実施例において
は、第一スイッチ２４は電源へ結合されており、従って
それはスイッチ３４を有効なものとさせるためには閉成
位置になければならない。このことは全ての実施例に対
して成立する訳ではない。何故ならば、ある回路の場合
には、電力は別の第三スイッチを介して供給される場合
があり、且つスイッチ２４及び３４は両方とも互いに独
立的に再起動を起こさせ且つ２ビットのデジタルデータ
を電子装置２０へ供給するからである。

【００１８】第一フリップフロップ端子Ｑ₁ からの出力
信号ＳＩＧ３の状態及び端子Ｑ₂ における第二フリップ
フロップの出力信号ＳＩＧ２の状態は、再起動後の任意
の時刻において夫々端子４４及び４６において電子装置
２０によって読取ることが可能である。従って、電子装
置２０は再起動期間中にそれが希望する場合にはいつで
も第一スイッチ２４又は第二スイッチ３４の状態を自由
に検知することが可能であり、且つ電子装置２０はそれ
が実際的であると判別する限りその情報を維持すること
が可能である。その後に、電子装置２０はリセットスイ
ッチ信号ＲＳＷを送給してそのデータをクリアする。こ
のことは、電子装置が別の再起動信号を受取った場合
に、格納装置が新たなデータを受付けるための準備を行
なう。従って、電子装置２０がそれが実際的であるか又
は所望であると判別する限り、電子装置２０をリセット
した直前にどのスイッチが閉成されていたかの表示はア
クセス可能のままである。

【００１９】この構成によれば、電子装置２０の「ウェ
ークアップ」即ち起動の原因はスイッチ２４の閉成であ
るか又はスイッチ３４の閉成であるかを電子装置２０が
判別することを可能としている。更に、第一インピーダ
ンス装置３１とコンデンサ３２とからなるＲＣ回路に対
して必要な時定数及び第二インピーダンス装置３６及び
コンデンサ３８からなるＲＣ回路に対して必要な時定数
は、もはや、電子装置２０が再起動するのにかかる時間
全体にわたって継続する必要はない。その代わりに、こ
れらの時定数はフリップフロップ５６及び６４をセット
するのに充分に長い間持続することが必要であるに過ぎ
ない。このことは非常に短い時間とすることが可能であ
る。電子装置２０は第一及び第二ＲＣ回路３０，３２及
び３６，３８の時定数が入力情報を維持するのに充分長
いか否かを懸念することなしにその再起動ルーチンを実
行することが可能であるので、本実施例は従来技術にお
いて必要とされていたような過剰に大きな容量を必要と
することはない。このことは、エネルギ節約回路を使用
する装置をより小型なものとさせ且つ軽量なものとさせ
ることを可能としている。勿論、正しい構成要素を選択
することによって、回路５０はスイッチ２４及び３４の
正しい状態を非常に迅速に、ほぼ瞬間的に格納すること
を確保することが可能であり、従って第一及び第二ＲＣ
回路３０，３２及び３６，３８のＲＣ時定数は極めて短
いものとすることが可能であり、且つ適切なデータはフ
リップフロップ又はその他の許容可能な格納装置等の適
宜の装置内に格納される。

【００２０】例えば、しばらくの間外部信号が存在しな
いか、コンパートメントを開放させるか、又はバッテリ
を取除くこと等によって決定することが可能であるよう
に、ある所定の期間使用しなかった後に、電子装置２０
は許容可能な方法でシャットダウンすることが可能であ
り、即ち、端子６８から信号ＲＥＬＡＴＣＨを第三フリ
ップフロップ６６のリセット端子Ｒ₃ へ送給することに
よってスリープモードとなることが可能であり、そのこ
とは信号ＥＬＡＴＣＨを低状態とさせ且つレギュレータ
２６をシャットオフさせる。ある前の時間において、電
子装置２０は第一及び第二フリップフロップ５６，６４
をリセットしており、従って前述した如く端子６０から
リセットスイッチ信号ＲＳＷを送給することによって信
号ＳＩＧ３及びＳＩＧ２は低状態にある。

【００２１】図３は本発明の第二実施例の回路図であ
る。この回路は、第一スイッチ２４と第二スイッチ３４
と、バッテリ２２と、レギュレータ２６と、電子装置２
０を有するという点において前述した実施例と類似して
いる。第一実施例における如く、第一スイッチ２４はダ
イオード５４、第一インピーダンス装置３０、第一コン
デンサ３２、インバータ５２へ結合している。然しなが
ら、この実施例においては、第一スイッチは、更に、第
二スイッチ３４のように第二インバータ６２へも結合し
ている。第一スイッチ２４はインピーダンス装置７０を
介して第二インバータ６２へ結合しており、一方第二ス
イッチ３４はコンデンサ７２及びインピーダンス装置７
０よりも大きなインピーダンスを有するインピーダンス
装置７４を介して第二インバータ６２へ結合している。
別の実施例においては、コンデンサ７２の放電を容易と
させるためにインピーダンス装置７０を横断してダイオ
ードを接続させることが可能である。第二インバータ６
２の出力端子は活性化フリップフロップ７６の第一セッ
ト端子Ｓ_4,1 へ結合している。活性化フリップフロップ
７６は、更に、第一インバータ５２の出力端へ接続して
いる第二セット端子Ｓ_4,2 と、端子８０においてレギュ
レータ２６へ結合している出力端子Ｑ₄ と、端子８４に
おいて電子装置２０へ結合しているリセット端子Ｒ₄ を
有している。レギュレータ２６は電気的接続を介して電
子装置２０へリセット信号ＲＳＴ及び電圧Ｖ_ccを供給す
る。第一インバータ５２の出力端子は、更に、表示フリ
ップフロップ７８のリセット端子Ｒ₅ へ結合している。
出力端子Ｑ₅ は端子８２において電子装置２０へ結合し
ている。セット端子Ｓ₅ は更に電子装置２０へ結合して
いる。

【００２２】第一スイッチ２４が閉成されると、高ＥＬ
ＡＴＣＨ信号が活性化フリップフロップ７６の出力端子
Ｑ₄ から出力され、この信号はレギュレータ２６をして
電子装置２０を再起動させ且つそれへ電圧Ｖ_ccを供給
し、その際に電子装置２０をウェークアップさせる。第
一スイッチ２４の閉成動作は更に表示フリップフロップ
７８をリセットさせ、表示フリップフロップ７８の出力
端子Ｑ₅ からの出力信号ＳＩＧ５を低状態へ移行させ、
電子装置２０に対して第一スイッチ２４が以前は開放状
態にあったが現在閉成位置へ移動されたことを表示す
る。このデータ状態はそれが必要となくなるまでフリッ
プフロップ７８に格納され、必要とされなくなった場合
には、信号ＡＷＵが高状態へ移行しＱ₅ を高状態とさせ
る。ある後の時間において、本回路はスリープモードに
入り且つ今回はスイッチ３４によってウェークアップさ
れスイッチ２４は常時閉じたままの場合がある。第二ス
イッチ３４が閉成されると、そのことは活性化フリップ
フロップ７６の端子Ｑ₄ からの信号ＥＬＡＴＣＨを高状
態とさせ且つレギュレータ２６に対して電子装置２０を
リセットさせる支持を与える。出力Ｑ₅ は高状態であり
且つこのことは電子装置２０の端子８２におけるデータ
入力として供給される。

【００２３】表示フリップフロップ７８からの信号ＳＩ
Ｇ５を介して電子装置２０が再起動時におけるスイッチ
２４及び３４の位置を決定するためにデータを使用した
場合には、それはその端子８６から信号ＡＷＵを表示フ
リップフロップ７８のセット端子Ｓ₅へ送給し信号ＳＩ
Ｇ５を高状態とさせる。電子装置２０がそれ自身をシャ
ットダウン即ち遮断状態とすることを所望する場合に
は、それはＲＥＬＡＴＣＨ信号を活性化フリップフロッ
プ７６のリセット端子Ｒ₄ へ送給し端子Ｑ₄ からのＥＬ
ＡＴＣＨ信号を低状態とさせ且つ電子装置２０へのレギ
ュレータ２６からの電圧をシャットダウン即ち遮断状態
とさせることが可能である。

【００２４】上述した実施例では単に２つのスイッチの
状態に対して格納を行なうものであったが、本発明は、
例えばＲＳフリップフロップ等のその他の表示装置を設
けることによって電子装置２０によって検索されるべき
任意の数のスイッチの状態を格納装置内に格納するため
に使用することが可能である。これは、２つのスイッチ
のうちのどちらが電子装置を再起動させたかの単一ビッ
ト表示である。勿論、第一実施例の２ビットコードは、
４つのスイッチのうちのいずれが再起動させたかを容易
に決定することが可能であり、且つ本回路はより多くの
スイッチを設けるべく容易に構成することが可能であ
る。その他の実施例においては、例えば３，４，５，６
又はそれ以上のモード等の多数の再起動モードを検知し
且つ格納するために付加的なフリップフロップ又はその
他の格納装置を付加することが可能である。

【００２５】要素３１及び３７はインピーダンス装置と
して説明したが、それらは、抵抗、ＭＯＳトランジス
タ、ダイオード接続したＭＯＳトランジスタ、又はダイ
オード等の任意の適宜のインピーダンス装置とすること
が可能である。一方、要素３１，３７，７０はスイッチ
が閉成された後の選択した時間に対してインバータへの
入力に対する変化を防止する電流源又はその他の要素と
することが可能である。インバータ５２，６２は、好適
には、０の入力に対して出力が迅速に高状態に到達する
ことを確保するためのシュミットインバータ、シュミッ
トトリガ等の形態である。出力トリップ電圧は、コンデ
ンサ寸法、ＲＣ時定数、回路条件等に基づいて適切な電
圧レベルにおいて所望により各回路がトリップするため
にシュミットインバータ要素の設計によって設計するこ
とが可能である。シュミットインバータの設計は当該技
術分野において公知であり本明細書においての詳細な説
明は割愛する。

【００２６】好適には、例えばレベルシフタ、バッフ
ァ、又はその他の分離装置等の何等かの分離回路を格納
回路５０と電子装置２０との間に位置させる。デジタル
ＣＭＯＳ論理と電子装置への種々の入力との間に分離回
路を使用することは当該技術において公知であり且つ当
該技術において現在使用されており且つ当業者に公知の
任意の分離装置をこの分離のために使用することが可能
である。当業者にとって明らかな如く、電子装置２０の
動作条件に拘らずに、電子装置がそれ自身の動作ルーチ
ンの種々のものを介して進行中にＲＳフリップフロップ
の出力をロードダウンすることが可能でないことを確保
することが望ましい。例えばレベルシフタ、ＲＳフリッ
プフロップの出力端においてオープンコレクタを使用す
ること、分離バッファ又は当該技術において公知のその
他のもの等の任意の許容可能な分離回路を使用可能であ
り、このような多くの回路及びそれらをパワーリセット
回路とそれによって電力が供給される電子装置との間に
使用することは当該技術において公知であり本発明の一
部を構成するものではない。

【００２７】要するに、上述した実施例は例えばマイク
ロプロセサ等の電子装置によって必要とされる情報をそ
れが都合のいいようにアクセスすることを可能としてお
り且つ外部回路の値及び時定数によって決定されるもの
ではない。従って、固定された表示手段を使用するアプ
リケーション論理又はマイクロプロセサ等の任意の電子
装置が、外部的なパラメータによって決定されるセット
された期間に拘束される代わりに、それが選択する場合
にどのようにしてそれが再起動されたかに関するデータ
を得ることが可能である。

【００２８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。

【図面の簡単な説明】

【図１】従来の再起動回路を示した概略回路図。

【図２】本発明の第一実施例に基づく回路を示した概
略回路図。

【図３】本発明の第二実施例に基づく回路を示した概
略回路図。

【符号の説明】

２０電子装置２２バッテリ２４第一スイッチ２６レギュレータ３０第一抵抗３２第一コンデンサ３４第二スイッチ３６第二抵抗３８第二コンデンサ５０デジタル格納回路５６第一フリップフロップ５８ＯＲゲート６４第二フリップフロップ６６第三フリップフロップ

───────────────────────────────────────────────────── フロントページの続き (72)発明者トーマスエル．ホプキンスアメリカ合衆国，イリノイ 60060，マンデレイン，ウォーサムドライブ 783 (72)発明者ジョルジオペドラジーニイタリア国，ミラノ， 20010 コルナレド，ビアトロメオ１

Claims

【特許請求の範囲】

【請求項１】電子装置用の再起動回路において、開放位置と閉成位置との間でスイッチングする第一スイ
ッチング手段、開放位置と閉成位置との間でスイッチングする第二スイ
ッチング手段、前記第一及び第二スイッチング手段へ結合されており前
記第一スッチング手段及び第二スイッチング手段の少な
くとも一方が開放位置から閉成位置へスイッチする場合
に前記電子装置の再起動動作を開始させる活性化手段、前記第一及び第二スイッチング手段及び前記電子装置へ
結合されており前記再起動動作の開始期間中に前記第一
スイッチング手段及び第二スイッチング手段の位置をデ
ジタル形態で格納する格納手段、を有することを特徴と
する再起動回路。
【請求項２】請求項１において、前記第一スイッチン
グ手段及び第二スイッチング手段の少なくとも一方が前
記再起動動作を開始するための短い時間期間中にのみ閉
成位置に保持されることを特徴とする再起動回路。
【請求項３】請求項１において、前記格納手段が電力
を僅かに消費するか又は消費することのない低電力論理
ＣＭＯＳ回路を有することを特徴とする再起動回路。
【請求項４】請求項１において、更に、前記第一及び
第二スイッチング手段が開放状態にあることを表わす値
へ前記格納手段をリセットさせるリセット手段を有する
ことを特徴とする再起動回路。
【請求項５】請求項４において、前記格納手段が前記
リセット手段によってリセットされるまで再起動動作の
開始期間中に前記格納手段が継続して前記第一及び第二
スイッチング手段の位置を表示することを特徴とする再
起動回路。
【請求項６】再起動回路において、電子装置及び前記電子装置を再起動させる再起動回路を
有しており、前記再起動回路が、開放位置と閉成位置とを有する第一スイッチ、開放位置と閉成位置とを有する第二スイッチ、前記第一及び第二スイッチのうちの少なくとも一方が開
放位置から閉成位置へ移動された場合に前記電子装置を
再起動するために電圧を供給するレギュレータ、前記第一及び第二スイッチへ結合されておりスイッチン
グ動作期間中に前記第一及び第二スイッチの位置に基づ
いて選択された値を格納するデジタル論理回路、前記電子装置へ結合されており前記デジタル論理回路に
おける値を検知するセンサ、を有することを特徴とする
再起動回路。
【請求項７】請求項６において、前記デジタル論理回
路が電力を僅かに消費するか又は消費することのない低
電力論理ＣＭＯＳ回路を有することを特徴とする再起動
回路。
【請求項８】請求項６において、前記デジタル論理回
路が前記電子装置の外部に設けられていることを特徴と
する再起動回路。
【請求項９】請求項６において、前記デジタル論理回
路が継続して電源ラインへ接続されていることを特徴と
する再起動回路。
【請求項１０】請求項６において、更に、前記デジタ
ル論理回路及び前記電子装置へ結合されており前記電子
装置が前記デジタル論理回路の選択された値を前記第一
及び第二スイッチが開放位置にあることを表わす値へリ
セットさせることを可能とするリセット回路を有するこ
とを特徴とする再起動回路。
【請求項１１】請求項６において、前記デジタル論理
回路がフリップフロップを有しており、前記フリップフ
ロップは、前記電子装置の再起動期間中に前記第一及び
第二スイッチの一方の位置に基づいて選択された値の一
方を格納するために前記スイッチのうちの少なくとも一
方へ接続されているセット端子を有することを特徴とす
る再起動回路。
【請求項１２】請求項１１において、前記デジタル論
理回路は、更に、第二フリップフロップを有しており、
前記第二フリップフロップは前記第二スイッチへ結合し
た入力端子を有すると共に前記第二スイッチが閉成され
た場合に前記フリップフロップ内の選択された値のうち
の１つを格納するために前記電子装置へ結合されている
出力端を有することを特徴とする再起動回路。
【請求項１３】請求項１２において、前記第一及び第
二フリップフロップのうちの少なくとも一方が、セット
端子とリセット端子とを含む２つの入力端子を有してお
り、前記第二スイッチは前記セット端子へ結合されてお
り且つ前記電子装置からの信号は前記リセット端子へ供
給されることを特徴とする再起動回路。
【請求項１４】請求項１２において、前記デジタル論
理回路が第三フリップフロップを有しており、前記第三
フリップフロップは前記第一又は第二スイッチへ接続さ
れているセット端子を有すると共に前記レギュレータへ
結合されている出力端を有することを特徴とする再起動
回路。
【請求項１５】電子装置の再起動を制御する電子回路
において、バッテリ、セット端子と、リセット端子と、出力端子とを具備する
第一フリップフロップ、前記バッテリ及び前記第一フリップフロップへ結合され
ており開放位置と閉成位置とを有する第一スイッチ、セット端子とリセット端子と出力端子とを具備する第二
フリップフロップ、前記第二フリップフロップのセット端子へ結合されてお
り開放位置と閉成位置とを有する第二スイッチ、前記第一スイッチへ結合した第一入力端と前記第三フリ
ップフロップの出力端子へ結合した第二入力端とを具備
しており前記第一及び第二スイッチのうちの少なくとも
一方が閉成位置にある場合に電圧の発生を開始するレギ
ュレータ、前記レギュレータが電圧の発生を開始すると
前記第一及び第二スイッチの位置を検知するセンサ、を
有することを特徴とする電子回路。
【請求項１６】請求項１５において、前記第三フリッ
プフロップのリセット端子は前記電子装置の端子へ接続
しており、且つ前記レギュレータからの電圧は前記電子
装置の端子からの信号を前記第三フリップフロップのリ
セット端子へ印加することによって遮断されることを特
徴とする電子回路。
【請求項１７】請求項１５において、前記第一フリッ
プフロップの出力端子及び前記第二フリップフロップの
出力端子は前記電子装置へ接続されており、且つ前記第
一フリップフロップの出力端子及び前記第二フリップフ
ロップの出力端子からの出力を検知することによって前
記電子装置がリセットされる期間中に前記第一及び第二
スイッチの位置を前記電子装置が決定することが可能で
あることを特徴とする電子回路。
【請求項１８】請求項１５において、更に、時定数を有しており且つ前記第一フリップフロップのセ
ット端子へ結合されている第一抵抗及びコンデンサ、時定数を有しており且つ前記第二フリップフロップのセ
ット端子へ結合されている第二抵抗及びコンデンサ、を有しており、前記第一抵抗及びコンデンサ及び前記第
二抵抗及びコンデンサの両方の時定数は前記レギュレー
タが電圧の発生を開始するのに必要とされる時間と等し
いことが必要であるに過ぎないことを特徴とする電子回
路。
【請求項１９】請求項１５において、前記電子装置が
前記第一フリップフロップのリセット端子及び前記第二
フリップフロップのリセット端子へ接続されており、且
つ前記電子装置は、前記第一及び第二フリップフロップ
のセット端子へのその後の入力が前記電子回路を起動さ
せることが可能であるように、前記第一及び第二フリッ
プフロップの両方のリセット端子へ信号を印加させるこ
とによって前記第一及び第二フリップフロップの出力端
を低状態へリセットさせることが可能であることを特徴
とする電子回路。
【請求項２０】電子回路の再起動方法において、電子装置に結合されている複数個のスイッチのうちの少
なくとも１つを開放位置か閉成位置のいずれかに位置さ
せ、前記複数個のスイッチのうちの少なくとも１つが開放位
置から閉成位置へ移動された場合に前記電子装置の再起
動動作を開始させ、再起動動作の開始期間中に前記複数個のスイッチのうち
の各々の位置を表わす値をデジタルメモリ装置内に格納
する、上記各ステップを有することを特徴とする方法。
【請求項２１】請求項２０において、更に、電子装置
のコマンドによって前記デジタルメモリ装置内の値を前
記複数個のスイッチが開放位置にあることを表わす値へ
リセットさせるステップを有することを特徴とする方
法。