JPH04160422A - 低消費電力型情報処理装置 - Google Patents
低消費電力型情報処理装置Info
- Publication number
- JPH04160422A JPH04160422A JP2285311A JP28531190A JPH04160422A JP H04160422 A JPH04160422 A JP H04160422A JP 2285311 A JP2285311 A JP 2285311A JP 28531190 A JP28531190 A JP 28531190A JP H04160422 A JPH04160422 A JP H04160422A
- Authority
- JP
- Japan
- Prior art keywords
- main cpu
- cpu
- power consumption
- main
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000012937 correction Methods 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 claims description 35
- 230000010365 information processing Effects 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 abstract description 8
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101100075512 Oryza sativa subsp. japonica LSI2 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、現在広く普及しつつある携帯端末機やラップ
・トップパソコンなどの電池駆動型の情報処理装置に関
する。
・トップパソコンなどの電池駆動型の情報処理装置に関
する。
従来の技術
従来、この種の電池駆動型情報処理装置は、小型化のた
めに１つのＣＰＬＩでアプリケーション・プログラムの
実行から、キーボードの入力処理、通信処理、その他の
割り込み処理をすべて行なっていた。
めに１つのＣＰＬＩでアプリケーション・プログラムの
実行から、キーボードの入力処理、通信処理、その他の
割り込み処理をすべて行なっていた。
第２図は、このような従来の情報処理装置の構成を示し
ている。第２図において、１１はメインＣＰＵ、１２は
サブＣＰＵ、１３はゲートアレイ、１４は主記憶装置、
１５はキーボード、１６は通信回路、１７は表示装置、
１８はその他Ｉ／Ｆ１１９は電源制御回路、２０は主電
源、２１はバックアップ電源である。
ている。第２図において、１１はメインＣＰＵ、１２は
サブＣＰＵ、１３はゲートアレイ、１４は主記憶装置、
１５はキーボード、１６は通信回路、１７は表示装置、
１８はその他Ｉ／Ｆ１１９は電源制御回路、２０は主電
源、２１はバックアップ電源である。
前記従来例において、キーボード処理、通信処理などは
サブＣＰＵ１２で実行する構成をとっているものの、サ
ブＣＰＵ１２は、すべてメインＣＰＵ１ｌの制御によっ
て動作しており、ファイル検索、訂正などの主要な処理
では消費電力の大きいメインＣＰＵＩ １が動作する時
間が非常に大きな割合を占めていた。
サブＣＰＵ１２で実行する構成をとっているものの、サ
ブＣＰＵ１２は、すべてメインＣＰＵ１ｌの制御によっ
て動作しており、ファイル検索、訂正などの主要な処理
では消費電力の大きいメインＣＰＵＩ １が動作する時
間が非常に大きな割合を占めていた。
発明が解決しようとする課題
このように、前記従来の情報処理装置では、アブリケー
ション・プログラムを実行するためにはメインＣＰＵが
動作しなければならず、またすべての制御を消費電力の
大きなメインＣＰＵが動作して他のサブＣＰじゃ周辺回
路を制翻しなければならないので、装置全体の低消費電
力化が難しいという問題点があった。
ション・プログラムを実行するためにはメインＣＰＵが
動作しなければならず、またすべての制御を消費電力の
大きなメインＣＰＵが動作して他のサブＣＰじゃ周辺回
路を制翻しなければならないので、装置全体の低消費電
力化が難しいという問題点があった。
本発明は、このような従来の問題点を解決するものであ
り、装置の消費電力を大幅に抑えることが可能であり、
電池での長時間動作が可能な低消費電力型情報処理装置
を提供することを目的とする。
り、装置の消費電力を大幅に抑えることが可能であり、
電池での長時間動作が可能な低消費電力型情報処理装置
を提供することを目的とする。
課題を解決するための手段
本発明は、前記目的を達成するために、主要業務のアプ
リケーション・プログラムを格納する主記憶装置と、そ
のプログラムを実行するメインＣＰＵと、メインＣＰＵ
からのコマンドによりファイル検索、訂正、その他メイ
ンＣＰＵで頻繁に使用される命令をハードウェアで高速
に処理する専用ＬＳＩと、主要業務以外の処理を実行す
る低電圧駆動、低消費電力型のサブＣＰＵと、サブＣＰ
Ｕによって制御される周辺回路とを備えたものである。
リケーション・プログラムを格納する主記憶装置と、そ
のプログラムを実行するメインＣＰＵと、メインＣＰＵ
からのコマンドによりファイル検索、訂正、その他メイ
ンＣＰＵで頻繁に使用される命令をハードウェアで高速
に処理する専用ＬＳＩと、主要業務以外の処理を実行す
る低電圧駆動、低消費電力型のサブＣＰＵと、サブＣＰ
Ｕによって制御される周辺回路とを備えたものである。
作用
メインＣＰＵとサブＣＰＵの制御構成を従来とは逆にし
て、通常のキー人力待ちや通信など、高速処理を必要と
しない状態ではメインＣＰＵを停止させて低消費電力型
のサブＣＰＵで制御を行ない、アプリケーション・プロ
グラムでデータファイルの検索、修正などの高速処理が
必要になった時には、サブＣＰＵが高速のメインＣＰｔ
Ｊを起動して処理を行なう。また、メインＣＰＵは検索
、訂正等の定形処理やその他メインＣＰＵが頻繁に使用
する命令を使用する場合に、これらの処理を高速処理す
る専用ＬＳＩを起動してコマンドを渡し、処理が終了す
るまで停止する。処理が終了すると、専用ＬＳＩから再
度メインＣＰｔＪが起動され、後処理を行なってサブＣ
ＰＵにデータを渡す。さらにサブＣＰＵは、メインＣＰ
Ｕから受は取ったデータを表示処理や外部インターフェ
ースへ渡す。
て、通常のキー人力待ちや通信など、高速処理を必要と
しない状態ではメインＣＰＵを停止させて低消費電力型
のサブＣＰＵで制御を行ない、アプリケーション・プロ
グラムでデータファイルの検索、修正などの高速処理が
必要になった時には、サブＣＰＵが高速のメインＣＰｔ
Ｊを起動して処理を行なう。また、メインＣＰＵは検索
、訂正等の定形処理やその他メインＣＰＵが頻繁に使用
する命令を使用する場合に、これらの処理を高速処理す
る専用ＬＳＩを起動してコマンドを渡し、処理が終了す
るまで停止する。処理が終了すると、専用ＬＳＩから再
度メインＣＰｔＪが起動され、後処理を行なってサブＣ
ＰＵにデータを渡す。さらにサブＣＰＵは、メインＣＰ
Ｕから受は取ったデータを表示処理や外部インターフェ
ースへ渡す。
二のように、前記構成によれば、情報処理装置の動作モ
ードの大部分を占めるキー人力待ち状態やキー人力処理
、表示処理等の間を消費電力の大きなメインＣＰＵを停
止させることができるので、平均消費電力を大幅に低減
することができる。また、アプリケーション・プロクラ
ムを実行する上で頻繁に使用される処理を専用の処理Ｌ
ＳＩで高速処理するため、アプリケーション・プログラ
ム実行中の平均消費電力を低減することができる。
ードの大部分を占めるキー人力待ち状態やキー人力処理
、表示処理等の間を消費電力の大きなメインＣＰＵを停
止させることができるので、平均消費電力を大幅に低減
することができる。また、アプリケーション・プロクラ
ムを実行する上で頻繁に使用される処理を専用の処理Ｌ
ＳＩで高速処理するため、アプリケーション・プログラ
ム実行中の平均消費電力を低減することができる。
実施例
第１図は本発明の一実施例の構成を示しており、第２図
に示した従来例と同様の要素には同様な符号を付しであ
る。第１図において、１１は高速１６ビツトまたは３２
ビツトのメインＣＰＵであり、１２は低電圧駆動、低消
費電力型８ビツトまたは４ビツトの中速サブＣＰＵであ
る。１３はアドレスデコーダ等の制訂回路を内蔵したゲ
ートアレイであり、１４は主要業務のアプリケーション
・プログラムを格納する主記憶装置である。１５はキー
ボードであり、１６は通信回路であり、１７は表示装置
であり、１８はその他１／Ｆである。１９は電源制御回
路であり、２０は主電源であり、２１はバックアップ電
源である。モして２２は検索、修正や定形処理用の専用
ＬＳＩである。
に示した従来例と同様の要素には同様な符号を付しであ
る。第１図において、１１は高速１６ビツトまたは３２
ビツトのメインＣＰＵであり、１２は低電圧駆動、低消
費電力型８ビツトまたは４ビツトの中速サブＣＰＵであ
る。１３はアドレスデコーダ等の制訂回路を内蔵したゲ
ートアレイであり、１４は主要業務のアプリケーション
・プログラムを格納する主記憶装置である。１５はキー
ボードであり、１６は通信回路であり、１７は表示装置
であり、１８はその他１／Ｆである。１９は電源制御回
路であり、２０は主電源であり、２１はバックアップ電
源である。モして２２は検索、修正や定形処理用の専用
ＬＳＩである。
次に前記実施例の動作について説明する。主電源２０が
オフ時にもサブＣＰＵ１２には、バックアップ電源２１
から常時電源が供給されており、パワーダウンモードで
はキーボード１５からの入力を待機しており、電源オフ
時にはＯＮキーの検出を行なっている。ここでキーボー
ド１５のＯＮキーが押されると、サブＣＰＵ１２は主電
源２゜およびバックアップ電源２１の電圧検出を行ない
、装置全体が動作できる電圧があるかどうかのチエツク
を行ない、電源電圧が規定値以上の場合にのみ、電源制
御回路１９が主電源２０をオンする。この後、装置全体
のリセットを解除し、メインＣＰＵＩ １および周辺回
路１５．１６，１７゜１８．１９．２０の初期化を行な
い、次の動作にメインＣＰＵＩ １が必要かどうかの判
断をしたのち、メインＣＰＵＩＩが不要の場合は、メイ
ンＣＰＵ１ｌを停止モードにセットする。停止モードと
は、クロックの発振が停止しており、内部のレジスタや
フラグなどはバックアップされて、特定の操作によりす
ぐに動作状態に移れるモードであり、はとんど電力を消
費しない。その後、さらに必要に応じて、主記憶装置１
４の電源を制御して主電源２０からバックアップ電源２
１に切り替えて消費電力の少ないバックアップモードに
セットする。この状態でサブＣＰＵ１２自体も自分を低
消費電力モードにセットし、キー読み込み動作および電
源監視、通信回路監視などを行なう。この時、装置が消
費する電力は、サブＣＰｔＪ１２の消費する数１０〜数
１００μＡと表示装置１７が表示をリフレッシュするた
めに必要な１０ｍＡ程度の電流で済むことになる。ここ
でキーボード１５のいずれかのキーが押されると、サブ
ＣＰＵ１２はキーのコードを解読し、メインＣＰＵＩ
１が必要であると判断された場合にのみメインＣＰＵ１
１に対して起動をかけ、主記憶装置１４を動作状態にし
て、処理に必要な情報をメインＣＰＵＩ １に渡して処
理が終わるのを待つ。
オフ時にもサブＣＰＵ１２には、バックアップ電源２１
から常時電源が供給されており、パワーダウンモードで
はキーボード１５からの入力を待機しており、電源オフ
時にはＯＮキーの検出を行なっている。ここでキーボー
ド１５のＯＮキーが押されると、サブＣＰＵ１２は主電
源２゜およびバックアップ電源２１の電圧検出を行ない
、装置全体が動作できる電圧があるかどうかのチエツク
を行ない、電源電圧が規定値以上の場合にのみ、電源制
御回路１９が主電源２０をオンする。この後、装置全体
のリセットを解除し、メインＣＰＵＩ １および周辺回
路１５．１６，１７゜１８．１９．２０の初期化を行な
い、次の動作にメインＣＰＵＩ １が必要かどうかの判
断をしたのち、メインＣＰＵＩＩが不要の場合は、メイ
ンＣＰＵ１ｌを停止モードにセットする。停止モードと
は、クロックの発振が停止しており、内部のレジスタや
フラグなどはバックアップされて、特定の操作によりす
ぐに動作状態に移れるモードであり、はとんど電力を消
費しない。その後、さらに必要に応じて、主記憶装置１
４の電源を制御して主電源２０からバックアップ電源２
１に切り替えて消費電力の少ないバックアップモードに
セットする。この状態でサブＣＰＵ１２自体も自分を低
消費電力モードにセットし、キー読み込み動作および電
源監視、通信回路監視などを行なう。この時、装置が消
費する電力は、サブＣＰｔＪ１２の消費する数１０〜数
１００μＡと表示装置１７が表示をリフレッシュするた
めに必要な１０ｍＡ程度の電流で済むことになる。ここ
でキーボード１５のいずれかのキーが押されると、サブ
ＣＰＵ１２はキーのコードを解読し、メインＣＰＵＩ
１が必要であると判断された場合にのみメインＣＰＵ１
１に対して起動をかけ、主記憶装置１４を動作状態にし
て、処理に必要な情報をメインＣＰＵＩ １に渡して処
理が終わるのを待つ。
メインＣＰＵＩ １は、アプリケーション・プログラム
の内容に従い処理を行なうが、この時ファイル検索、修
正、その他頻繁に使用される命令（あらかじめハードウ
ェアにより指定される）があった場合は、これらの処理
を専用に実行する専用ＬＳＩ２２を起動し、処理に必要
なコマンドを専用ＬＳＩ２２に発行する。専用ＬＳＩ２
２は、マイクロプログラミング構造を持っており、３２
〜６４ビツトといった長いコマンドレジスタを内蔵して
、少ないクロック数で多量のデータを処理できるハード
ウェア構成になっており、たとえば１つのコマンドで文
字列の比較等を数クロックで実行することができ、従来
のようなメインＣＰＵの命令を使用して処理することに
比べて短時間で処理を終了することができる。メインＣ
ＰＵＩ １は専用ＬＳＩ２２から処理終了信号がくるま
での間、停止モードになる。
の内容に従い処理を行なうが、この時ファイル検索、修
正、その他頻繁に使用される命令（あらかじめハードウ
ェアにより指定される）があった場合は、これらの処理
を専用に実行する専用ＬＳＩ２２を起動し、処理に必要
なコマンドを専用ＬＳＩ２２に発行する。専用ＬＳＩ２
２は、マイクロプログラミング構造を持っており、３２
〜６４ビツトといった長いコマンドレジスタを内蔵して
、少ないクロック数で多量のデータを処理できるハード
ウェア構成になっており、たとえば１つのコマンドで文
字列の比較等を数クロックで実行することができ、従来
のようなメインＣＰＵの命令を使用して処理することに
比べて短時間で処理を終了することができる。メインＣ
ＰＵＩ １は専用ＬＳＩ２２から処理終了信号がくるま
での間、停止モードになる。
専用ＬＳＩ２２から処理終了コマンドがでるとと、メイ
ンＣＰＵ１ ｌは再度起動され、処理結果の後処理を行
ない、サブＣＰＵ１２に制御を戻す。
ンＣＰＵ１ ｌは再度起動され、処理結果の後処理を行
ない、サブＣＰＵ１２に制御を戻す。
サブＣＰＵ１２は処理終了のコマンドを受は取ると、再
びメインＣＰＵＩ １と主記憶装置１４を停止モードに
する。キーコードを解読して表示の切り替え等のメイン
ＣＰＵ１ ｌに関係しない動作の場合は、サブＣＰＵ１
２が単独で主記憶装置１４を動作状態にしてデータ等の
更新を行ない、またキー待ち状態に戻る。
びメインＣＰＵＩ １と主記憶装置１４を停止モードに
する。キーコードを解読して表示の切り替え等のメイン
ＣＰＵ１ ｌに関係しない動作の場合は、サブＣＰＵ１
２が単独で主記憶装置１４を動作状態にしてデータ等の
更新を行ない、またキー待ち状態に戻る。
このように、前記実施例によれば、低消費電力型のサブ
ＣＰＵ１２にメインＣＰｔＪ１１の制御権を持たせるこ
とにより、電源がオンしている時間の大部分をメインＣ
ＰＵＩ １を停止モードにしておけるため、大幅に消費
電力を削減することができるという効果を有する。また
、メインＣＰＵｌ１で処理時間がかかるデータ・ファイ
ルの検索、訂正、その他定形処理を、専用ＬＳＩ２２で
少ないクロック数で実行することにより、アプリケーシ
ョン・プログラム実行の平均電力を削減することができ
るという効果を有する。
ＣＰＵ１２にメインＣＰｔＪ１１の制御権を持たせるこ
とにより、電源がオンしている時間の大部分をメインＣ
ＰＵＩ １を停止モードにしておけるため、大幅に消費
電力を削減することができるという効果を有する。また
、メインＣＰＵｌ１で処理時間がかかるデータ・ファイ
ルの検索、訂正、その他定形処理を、専用ＬＳＩ２２で
少ないクロック数で実行することにより、アプリケーシ
ョン・プログラム実行の平均電力を削減することができ
るという効果を有する。
発明の効果
本発明は、前記実施例から明らかなように、電池駆動型
情報処理装置の動作モードの大部分を占めるキー人力待
ち状態やキー人力処理、表示処理等の間は、消費電力の
大きなメインＣＰＵおよび主記憶装置を停仕状態にする
ことができるので、またアプリケーション・プログラム
実行時のメインＣＰＵ動作時間を削減して、代りに専用
ＬＳＩを使用して少ないクロック数で高速処理すること
ができるので、装置全体の処理速度を犠牲にすることな
しに大幅な平均消費電力の低減を図ることができるとい
う効果を有する。
情報処理装置の動作モードの大部分を占めるキー人力待
ち状態やキー人力処理、表示処理等の間は、消費電力の
大きなメインＣＰＵおよび主記憶装置を停仕状態にする
ことができるので、またアプリケーション・プログラム
実行時のメインＣＰＵ動作時間を削減して、代りに専用
ＬＳＩを使用して少ないクロック数で高速処理すること
ができるので、装置全体の処理速度を犠牲にすることな
しに大幅な平均消費電力の低減を図ることができるとい
う効果を有する。
第１図は本発明の一実施例における低消費電力型情報処
理装置の概略ブロック図、第２図は従来の電池駆動型情
報処理装置の概略ブロック図である。 １１・・・メインＣＰＵ、１２・・・サブＣＰＵ、１３
・・・ゲートアレイ、１４・・主記憶装置、１５・・キ
ーボード、１６・・・通信回路、１７・・・表示装置、
１８・・・その他１／Ｆ、１９・・・電源側部回路、２
０・・・主電源、２１・・・バックアップ電源、２２・
・専用ＬＳ代理人の氏名 弁理士 蔵 合 正 薄銅
１図
理装置の概略ブロック図、第２図は従来の電池駆動型情
報処理装置の概略ブロック図である。 １１・・・メインＣＰＵ、１２・・・サブＣＰＵ、１３
・・・ゲートアレイ、１４・・主記憶装置、１５・・キ
ーボード、１６・・・通信回路、１７・・・表示装置、
１８・・・その他１／Ｆ、１９・・・電源側部回路、２
０・・・主電源、２１・・・バックアップ電源、２２・
・専用ＬＳ代理人の氏名 弁理士 蔵 合 正 薄銅
１図
Claims (1)
- 主要業務のアプリケーション・プログラムを格納する主
記憶装置と、そのプログラムを実行するメインＣＰＵと
、前記メインＣＰＵからのコマンドによりファイル検索
、訂正、その他メインＣＰＵで頻繁に使用される命令を
ハードウェアで高速に処理する専用ＬＳＩと、主要業務
以外の処理を実行する低電圧駆動、低消費電力型のサブ
ＣＰＵと、前記サブＣＰＵによって制御される周辺回路
とを備えた低消費電力型情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2285311A JPH04160422A (ja) | 1990-10-23 | 1990-10-23 | 低消費電力型情報処理装置 |
| US07/738,610 US5220671A (en) | 1990-08-13 | 1991-07-31 | Low-power consuming information processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2285311A JPH04160422A (ja) | 1990-10-23 | 1990-10-23 | 低消費電力型情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04160422A true JPH04160422A (ja) | 1992-06-03 |
Family
ID=17689887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2285311A Pending JPH04160422A (ja) | 1990-08-13 | 1990-10-23 | 低消費電力型情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04160422A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07319590A (ja) * | 1993-04-21 | 1995-12-08 | Samsung Electron Co Ltd | 携帯用情報処理機器の電源供給装置およびその駆動方法 |
| JP2011014135A (ja) * | 2009-06-30 | 2011-01-20 | Intel Corp | 電力消費を低減する方法及び装置 |
| JP2011013775A (ja) * | 2009-06-30 | 2011-01-20 | Canon Inc | 情報処理装置、情報処理装置の制御方法及びプログラム |
| US9177151B2 (en) | 2012-06-27 | 2015-11-03 | Kabushiki Kaisha Toshiba | Operating speed control of a processor at the time of authentication before an operating system is started |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293742A (ja) * | 1988-05-21 | 1989-11-27 | Fujitsu Ltd | 移動電話端末 |
-
1990
- 1990-10-23 JP JP2285311A patent/JPH04160422A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293742A (ja) * | 1988-05-21 | 1989-11-27 | Fujitsu Ltd | 移動電話端末 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07319590A (ja) * | 1993-04-21 | 1995-12-08 | Samsung Electron Co Ltd | 携帯用情報処理機器の電源供給装置およびその駆動方法 |
| JP2011014135A (ja) * | 2009-06-30 | 2011-01-20 | Intel Corp | 電力消費を低減する方法及び装置 |
| JP2011013775A (ja) * | 2009-06-30 | 2011-01-20 | Canon Inc | 情報処理装置、情報処理装置の制御方法及びプログラム |
| US9177151B2 (en) | 2012-06-27 | 2015-11-03 | Kabushiki Kaisha Toshiba | Operating speed control of a processor at the time of authentication before an operating system is started |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5220671A (en) | Low-power consuming information processing apparatus | |
| US5241680A (en) | Low-power, standby mode computer | |
| US5925129A (en) | Desktop computer system having compressed suspend to hardfile | |
| AU716678B2 (en) | Desktop computer system having multi-level power management | |
| US5163153A (en) | Low-power, standby mode computer | |
| US5392438A (en) | Computer system with control unit for controlling power supply to storage unit | |
| US8140872B1 (en) | Restoring processor context in response to processor power-up | |
| US5513359A (en) | Desktop computer having a single-switch suspend/resume function | |
| JP2779813B2 (ja) | コンピューター | |
| US9189248B2 (en) | Specialized boot path for speeding up resume from sleep state | |
| US20090172439A1 (en) | System and method for fast platform hibernate and resume | |
| US20030070065A1 (en) | Suspending to nonvolatile storage | |
| JPH04333119A (ja) | 情報処理装置 | |
| KR20040033066A (ko) | Ｃｐｕ 파워 다운 방법 및 그 장치 | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| JPH04160422A (ja) | 低消費電力型情報処理装置 | |
| JPH08274605A (ja) | 電気装置再起動回路 | |
| JPH0651858A (ja) | プログラム中断再開方式 | |
| JPH10240391A (ja) | 携帯型ドキュメント表示／処理装置及び同装置に適用されるパワー管理制御方法 | |
| JPH0496856A (ja) | 情報処理装置 | |
| JPH0728570A (ja) | マイクロプロセッサの省電力制御装置 | |
| KR20010085133A (ko) | 메모리 전원 제어방법 | |
| JPH01251120A (ja) | 情報処理装置 | |
| JPH08320745A (ja) | 情報処理装置のスリープ方法 | |
| JP2001318744A (ja) | 情報処理装置およびそのデータセーブ制御方法 |