JP2003015787A - 非活動状態時の電力低減のために、走査に基づいて状態を保存及び復元する方法及びシステム - Google Patents

Abstract

(57)【要約】 【課題】非活動状態時における電力の低減。 【解決手段】非活動状態時に電力を低減するための、走
査に基づく状態の保存及び復元の方法とシステム。集積回路
(130)は非活動状態時電力低減マネーシ゛ャ(160)、通常の回路
要素、及び走査回路要素(150)を有する。スリーフ゜信号を受
信すると、走査回路要素(150)を用いることにより、通
常の回路要素の状態がアクセスされる。次に、この状態が、
メモリ(270)に記憶される。電源が、通常の回路要素から切
り離される。ウェイクアッフ゜時には、通常の回路要素が電源(2
00)に再接続される。走査回路要素(150)を用いることに
より、回路状態がメモリ(270)からアクセスされ、通常の回路要
素に戻される。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、一般に、電力管理
に関し、とりわけ、非活動状態時の電力低減のために、
走査に基づいて状態を保存し、状態を復元する方法とシ
ステムに関する。 【０００２】 【従来の技術】バッテリ駆動の装置は、バッテリを再充
電しなければならなくなるか、さもなければ枯渇したバ
ッテリを新しいバッテリに交換しなければならなくなる
までに、バッテリの電力を節約して、装置の動作期間を
延長するため、ある種の電力管理を一般に行う。 【０００３】例えば、相補型金属酸化膜半導体（ＣＭＯ
Ｓ）回路を含むバッテリ駆動の装置は、ＣＭＯＳ集積回
路（一般に、「チップ」とも呼ばれる）に供給されるシ
ステムクロック信号を停止することにより、非活動期間
中、バッテリの消耗を低減することができる。クロック
を停止することにより、チップの状態を失うことなく、
電力消費が低減される。状態は、クロックが再開される
場合に、チップの現行プロセス及び動作の再開に必要と
される、クロック停止時における単なる現在の情報であ
る。 【０００４】活動が再開すると（例えば、ユーザが入力
信号の供給を開始すると）、チップの動作は、クロック
を開始するだけで、再開する。伝統的に、約１μｍのゲ
ート長を特徴とするＣＭＯＳ製造プロセスの場合、クロ
ックが停止されると、漏れによる電流消費（すなわち、
漏洩電流）は極めて少ない（例えば約１ナノアンペ
ア）。この少ない漏洩電流は、バッテリ電源を利用する
多くの携帯用途において許容できる。 【０００５】回路密度を高める必要のあるより複雑な回
路が出現し、処理速度を増すことが必要になるにつれ
て、ゲート長をサブミクロンレベルに短縮しようという
のが、半導体メーカにおける趨勢である。例えば、０．
２５μｍのＣＭＯＳプロセスと０．１８μｍのＣＭＯＳ
プロセスによって、回路密度が高まり、処理速度が増す
ことになる。 【０００６】あいにく、高速化と回路の高密度化に関す
るトレードオフの１つは、これらのプロセスでは、一般
に、ゲート長が１μｍを超えるプロセスに比べて、クロ
ックの停止時に、約１０マイクロアンペアのかなり多い
漏洩電流が生じるということである。 【０００７】ユーザが、１日中、装置を非活動状態にし
ておく状況について考察してみることにする。ユーザが
装置に戻ると、漏洩電流が多いため、装置は完全に電源
が枯渇している。バッテリの消耗は、装置が非活動期間
中に全く利用されなくても、また、装置が非活動期間中
にスリープモードであったとしても生じることになる。
こうした状況がユーザにとって許容できないのは明らか
である。 【０００８】従って、これらサブミクロンプロセスで製
造される回路の場合、ただ単にクロックを停止するだけ
ではもはや十分ではない。代わりに、電力を節約するた
めに、電源からチップを完全に切り離さなければならな
い。チップが電源から完全に切り離される場合、漏洩電
流はなくなり、それによって電力が節約される。しか
し、電源を切り離す前に、電源が切断されても状態情報
を記憶することが可能な記憶装置に、チップの状態情報
を最初に保存することが重要である。状態情報を保存す
る理由の１つは、ユーザの期待を満たすことにある。ユ
ーザは、装置に戻ると、最後に装置を利用した時に存在
したのと同じアプリケーション及びデータファイルの存
在を見いだすものと期待する。これに関して、非活動期
間が終了すると、装置は、状態情報を利用して、非活動
期間前の装置の状態を自動的に復元するのが望ましい。 【０００９】さもなければ、ユーザは、装置を非活動期
間前に存在した状態に手動で復元しなければならなくな
る。例えば、ユーザは、１）装置を手動でパワーアップ
し、２）装置のハードウェア及びソフトウェアが再ブー
トするのを待ち、３）開かれていたアプリケーションを
思い出し、４）手動でこれらの各アプリケーションを開
き、５）開かれていたデータファイルを思い出し、６）
各データファイルを手動で開かなければならない。明ら
かに、この手動の方法は、退屈で、時間を浪費し、非効
率的であり、一般に、大部分のユーザにとって許容でき
ない。 【００１０】状態情報を保存し、復元するための従来技
術による手法の１つは、下記のステップを実施する特殊
なソフトウェアの利用が必要である。まず、オペレーテ
ィングシステムによって、特殊ソフトウェアが実行さ
れ、状態情報がメモリに保存される。非活動期間が後続
する。次に、活動が再開すると、装置が初めてパワーア
ップされるかのように、ハードウェアの再ブート及びソ
フトウェアの再ブートが実施される。最後に、オペレー
ティングシステムによって、特殊ソフトウェア命令が実
行され、前に保存された状態情報が装置のチップに戻さ
れる。 【００１１】明らかに、このソフトウェアベースの手法
は、退屈で、時間を浪費するものであり、ユーザが最後
にそのままにしておいた装置の状態へのスピーディな、
ほぼ瞬時の復帰というユーザの期待を満たすことができ
ない可能性がある。この手法によれば、応答時間が、完
全なオフ状態からオンになる装置の応答とほぼ同じぐら
い遅くなる。 【００１２】従って、オペレーティングシステムによる
特殊なソフトウェア命令の実行を必要とすることなく、
状態情報を迅速に、かつ効率よく保存する機構を設ける
ことが望ましい。さらに、ハードウェアの再ブート、ソ
フトウェアの再ブート、及びオペレーティングシステム
による特殊ソフトウェア命令の実行を必要とすることな
く、状態情報を迅速かつ効率よく装置のチップに戻す機
構を設けることが望ましい。 【００１３】 【発明が解決しようとする課題】上記に基づき、前述の
欠点を克服する、非活動状態時の電力を低減するために
状態保存及び復元の方法及びシステムが依然として必要
とされている。 【００１４】 【課題を解決するための手段】本発明の一実施形態によ
れば、非活動状態時の電力低減のために、本発明の走査
に基づく状態の保存及び復元の機構を備えた回路が提供
される。この回路は、走査回路要素、定電力を受電する
定電力領域、及び遮断可能な電力を受電する切換電力領
域を備えている。非活動状態時電力低減マネージャは、
スリープ信号を受信し、それに応答して、通常モードク
ロックを停止するためにクロック停止信号をアサート
し、走査に基づく状態の保存を実施して、電源パッドか
ら切換電力領域を切り離すために用いられる電力制御信
号をアサートするために、定電力領域に配置されてい
る。 【００１５】また、非活動状態時電力低減マネージャ
は、ウェイクアップ信号も受信し、それに応答して、切
換電力領域を電源パッドに接続するために用いられる電
力制御信号をディアサートし、走査に基づく状態の復元
を実施し、通常モードクロックを再開するためにクロッ
ク停止信号をディアサートする。 【００１６】この回路は、非活動状態時電力低減マネー
ジャに結合されて、電力制御信号を受信し、それに応答
して、切換電力領域から選択的に電力を除去する集積化
電源スイッチを含むことができる。 【００１７】回路は、状態情報を記憶するためのメモリ
（例えば、揮発性または不揮発性メモリ）も含むことが
できる。非活動状態時電力低減マネージャは、メモリに
アドレス信号及びメモリ制御信号を供給し、メモリから
状態情報を読み取り、メモリに状態情報を書き込むメモ
リ操作を管理する。 【００１８】本発明の一実施形態によれば、非活動状態
時における電力低減のための、走査に基づく状態の保存
及び復元システムが提供される。非活動状態のある集積
回路には、通常の回路要素と走査回路要素が含まれる。
スリープ信号を受信すると、走査回路要素を用いること
により、通常の回路要素の状態がアクセスされる。次
に、この状態が、メモリに記憶される。電源が、通常の
回路要素から切り離される。ウェイクアップ時には、通
常の回路要素が電源に再接続される。走査回路要素を用
いることにより、回路状態がメモリからアクセスされ、
通常の回路要素に戻される。 【００１９】本発明の一実施形態によれば、走査回路要
素及び切換電力部分を備えた回路に関する非活動状態時
電力低減方法が提供される。まず、スリープ信号を受信
する。このスリープ信号に応答して、通常モードクロッ
クが、停止させられる。次に、走査回路要素を用いて、
状態保存が実施される。回路の切換電力部分が電源から
切り離される。ウェイクアップ信号を受信する。このウ
ェイクアップ信号に応答して、回路の切換電力部分が、
電源に再接続される。次に、走査回路要素を用いて、状
態復元が実施される。通常モードクロックが再開され
る。 【００２０】 【発明の実施の形態】本発明は、一例として示され、制
限のために示されるわけではない。添付の図面におい
て、同じ参照番号は、同様の要素を指す。 【００２１】非活動状態時電力低減のための、走査に基
づく状態の保存及び復元の方法及びシステムについて述
べることにする。以下の記述においては、説明の目的
で、本発明の完全な理解を提供するために、多くの特定
の詳細が記載される。しかし、当業者には明らかなよう
に、本発明は、これらの特定の詳細がなくとも、実施可
能である。他の例の場合、本発明が不必要に曖昧になる
のを回避するため、良く知られた構造及び装置はブロッ
ク図の形態で示されている。 【００２２】本発明の一態様では、テスト回路要素（例
えば、走査回路要素）を使用して回路の記憶素子からの
状態情報にアクセスし、テスト回路要素を使用して回路
の記憶素子に状態情報を戻す。このようにして、回路の
一部から電源を切り離し、状態情報を失うことなく、非
活動期間中の電力消費を低減することができる。 【００２３】本発明の走査に基づく状態の保存及び復元
の機構によれば、チップのパワーダウン前に、集積回路
（今後は「チップ」とも呼ばれる）の状態を迅速にメモ
リに記憶し、次に、チップの再ブートを伴わずに、迅速
にチップに戻すことが可能になる。チップの状態は、チ
ップ内の記憶素子の単なる２進数値（例えば、１または
０）にすぎない。記憶素子は、例えば、フリップフロッ
プまたはレジスタとすることが可能である。 【００２４】チップのパワーダウン（例えば、パワーダ
ウンモードへの移行）前に、チップの制御が、本発明の
非活動状態時電力低減機構に渡される。非活動状態時電
力低減機構は、走査に基づく状態の保存及び走査に基づ
く状態の復元を実施する。好適には、非活動状態時電力
低減機構は、パワーダウン中に電力が除去されないチッ
プの小セクションに設けられる。 【００２５】システム停止が要求されると、非活動状態
時電力低減機構は、状態保存操作及び状態復元操作が実
施される状態保存モードで起動される。次に、非活動状
態時電力低減機構は、チップに対する通常モードクロッ
クを停止して、チップを節電モードにする。非活動状態
時電力低減機構は、走査制御線を制御して、チップの記
憶素子（例えば、レジスタまたはフリップフロップ）の
値をスキャンアウトする。次に、この状態情報はメモリ
に記憶される。 【００２６】走査に基づく状態の保存操作の実施後に、
非活動状態時電力低減機構によって、チップから電力が
除去される。状態復元操作中、非活動状態時電力低減機
構は、チップに対する電力を回復する。次に、状態情報
が走査されて、チップの記憶素子に戻される。 【００２７】典型的な携帯用装置１００ 図１は、本発明の非活動状態時電力低減マネージャ（In
active State Power Reduction Manager：ＩＳＰＲＭ）
１６０を実施することが可能な例示的な携帯用装置１０
０を示したブロック図である。携帯用装置１００には、
１つ以上のバッテリ（例えば、バッテリ１２０）を備え
たバッテリパック１１０のような電源が含まれる。 【００２８】携帯用装置１００には、集積回路１３０
（例えば、特定用途向け集積回路）も含まれる。回路１
３０は、一般に、論理設計を実現するように構成された
数千のトランジスタを備えている。回路１３０は電力管
理を必要とする。例えば、回路１３０は、サブミクロン
プロセスによって製造され得る。係る製造プロセスが使
用される場合、チップ１３０内の各トランジスタは、通
常モードクロックの停止期間中でさえ、電力損失につな
がる大きな漏洩電流を生じる可能性がある。 【００２９】回路１３０には、集積回路１３０により処
理されているいくつかの情報を記憶する記憶素子１４０
も含まれる。記憶素子１４０は、例えば、フリップフロ
ップまたはレジスタとすることが可能である。回路１３
０は、さらに詳細に後述される走査回路要素１５０も有
する。 【００３０】ＩＳＰＲＭ１６０回路１３０には、非活動
期間中、回路１３０の電力管理を行う非活動状態時電力
低減マネージャ（ＩＳＰＲＭ）１６０も含まれる。非活
動状態時電力低減マネージャ（ＩＳＰＲＭ）１６０は、
スリープ信号２４２及びウェイクアップ信号１９０を受
信する。ＩＳＰＲＡＭ１６０は、スリープ信号２４２に
応答して、通常モードクロックを停止し、走査に基づく
状態の保存を実施し、チップ１３０の大部分から電力を
除去する。非活動状態時電力低減マネージャ（ＩＳＰＲ
Ｍ）１６０は、電力２００から回路１３０の大部分を切
り離すことによって、回路１３０のその部分におけるト
ランジスタを介した漏洩電流を低減または排除し、その
結果、非活動期間中、電力が節約される。ＩＳＰＲＭ１
６０は、ウェイクアップ信号１９０に応答して、チップ
１３０に対する電力を回復し、走査に基づく状態の復元
を実施し、次に、通常モードクロックを再開する。 【００３１】本発明のＩＳＰＲＭ１６０は、クロック停
止信号２６２、電力制御信号２６４、走査制御信号２６
６、及び状態保存モード信号２６８のような信号を利用
して、上述の機能を実施する。これらの信号について
は、さらに詳細に後述する。 【００３２】前述のように、本発明の非活動状態時電力
低減マネージャ（ＩＳＰＲＭ）１６０は、走査に基づく
状態保存及び状態復元を実施する。とりわけ、本発明の
非活動状態時電力低減マネージャ（ＩＳＰＲＭ）１６０
は、走査回路要素１５０を使用して、状態情報の記憶素
子１４０に対する読み書きを行い、状態情報を失うこと
なく、回路１３０から電源を切り離すことができるよう
にする。 【００３３】節電モード中、ＩＳＰＲＭ１６０は、走査
回路要素１５０を使用することにより、回路１３０の状
態（例えば、記憶素子１４０に記憶されている状態情
報）にアクセスし、さらに詳細に後述されるメモリに対
して状態情報を書き込む。回路１３０の記憶素子１４０
の状態情報にアクセスする、またはそこからの状態情報
を検索するために走査回路要素１５０を使用することに
ついては、本明細書において、走査に基づく状態保存操
作（scan-based state save operation）と呼ばれる。 【００３４】同様に、節電モード中、ＩＳＰＲＭ１６０
は、走査回路要素１５０を利用することにより、メモリ
から状態情報（例えば、前に記憶された状態情報）を読
み取り、回路１３０の記憶素子１４０に状態情報を戻
す。走査回路要素１５０を使用して、回路１３０の記憶
素子１４０に状態情報を戻すことについては、本明細書
において、走査に基づく状態復元操作（scan-based sta
te restore operation）と呼ばれる。 【００３５】図２に関連してさらに詳細に後述するよう
に、非活動状態時電力低減マネージャ１６０は、独立有
限ステートマシンとしてハードウェアで実施され得る。
さらに、非活動状態時電力低減マネージャ（ＩＳＰＲ
Ｍ）１６０は、単一集積回路で、またはチップセットと
して実施され得る。さらに、図７に関連してさらに詳細
に後述するように、本発明の非活動状態時電力低減機構
は、ボードレベルで実施され得る。 【００３６】回路１３０は、外部走査信号（例えば、デ
ータ及び制御信号）、ＩＳＰＲＭ１６０からの走査信号
（例えば、状態情報１８０及び走査制御信号２６６）、
及び状態保存モード信号２６８を受信するための選択ユ
ニット１７４を有する。選択ユニット１７４は、状態保
存モード信号２６８に基づき、外部走査信号、またはＩ
ＳＰＲＭ１６０によって生じる走査信号を出力として選
択的に供給する。 【００３７】チップ１３０には、電力を節約するため
に、ＩＳＰＲＭ１６０がチップ１３０からの電力２００
を除去するのに利用可能な電源スイッチ１７０が含まれ
る。例えば、本発明のＩＳＰＲＭ１６０は、電源スイッ
チ１７０に、非活動期間中、電源パッド２８４から回路
１３０を切り離させる、電力制御信号２６４をアサート
することが可能である。 【００３８】走査回路要素１５０ 走査回路要素１５０は、一般に、当業者によく知られて
おり、普通、集積回路の機能性のテスト（例えば、製造
テスト）において利用される。本発明の一態様では、走
査回路要素１５０を利用して、状態情報のアクセス及び
復元を行い、電力低減及び節約を可能にする（すなわ
ち、状態情報を失うことなく、チップのパワーダウンを
可能にする）。 【００３９】走査回路要素１５０は、記憶素子１４０
（例えば、複数のレジスタ）の内容をシフトアウトする
ために利用される１つ以上の走査連鎖を含むことが可能
である。例えば、チップ１３０の記憶素子１４０は、代
替の回路要素を利用して、１つ以上の走査連鎖をなすよ
うに配線され得る。 【００４０】走査回路要素１５０は、テストを受けるレ
ジスタのそれぞれの前に配置されるマルチプレクサ（不
図示）を含むことが可能である。これらのマルチプレク
サは、スキャンイン信号または通常動作信号を選択し
て、レジスタに入力するために用いられる。通常動作
中、マルチプレクサは、レジスタへの入力に通常動作信
号を選択する。集積回路（例えば、プロセッサ）は、１
つ以上のシステムクロックに従って動作する。 【００４１】テストモードにおいて、マルチプレクサ
は、レジスタへの入力にスキャンイン信号を選択する。
テストクロック（例えば、走査クロック）に従って、一
度に１ビットずつデータをシフトインすることによっ
て、テストデータをレジスタに順次走査して読み込むこ
とができる。例えば、第１のテストビットは、第１のマ
ルチプレクサを介して第１のレジスタにシフトインさ
れ、第２のマルチプレクサを介して、第１のレジスタか
ら第２のレジスタにシフトインされる。このプロセス
は、レジスタのそれぞれにテストデータが納められるま
で、各テストビット毎に繰り返される。レジスタが、適
正に所望の状態に構成されると、１クロックサイクルを
実行するコマンドが発行され、レジスタの内容をシフト
アウトして、予測データと比較することができる。通
常、この手順を利用して、デバイスが正しく製作された
か否かが判定される。走査回路要素１５０の動作及び構
成は、当業者にとって良く知られており、本明細書では
これ以上の説明を控えることにする。 【００４２】集積回路１３０ 図２には、本発明の一実施形態による図１の回路１３０
がさらに詳細に例示されている。回路１３０には、切換
電力領域（ＳＰＡ）２１４と定電力領域（ＣＰＡ）２１
８が含まれる。切換電力領域（ＳＰＡ）２１４は、遮断
可能な電力供給を受け、定電力領域（ＣＰＡ）２１８
は、定電力供給を受ける。例えば、定電力領域２１８の
トランジスタは、電源パッド２８４への直接接続を介し
て一定した電力供給を受けることが可能である。 【００４３】切換電力領域２１４のトランジスタは、電
源スイッチ１７０がオフになると、電源（例えば、電源
パッド２８４）から切り離される。同様に、切換電力領
域２１４のトランジスタは、電源スイッチ１７０がオン
になると、電源（例えば、電源パッド２８４）に接続さ
れる。電源スイッチ１７０は、ＩＳＰＲＦＳＭ２６０に
よって供給される電力制御信号２６４によって制御され
る。この実施形態の場合、電源スイッチ１７０は、パワ
ー電界効果トランジスタ（ＦＥＴ）によって実施され
る。電源スイッチ１７０は、オンチップとする（すなわ
ち、チップ１３０と一体化される）こともできるし、あ
るいはオフチップとする（すなわち、チップ１３０の外
部に設ける）ことも可能である。 【００４４】メモリ２７０に記憶されている状態情報を
記憶素子１４０に戻すために、第１の経路２３２が設け
られている。記憶素子１４０の状態情報をメモリ２７０
へ保存するために、第２の経路２３４が設けられてい
る。 【００４５】回路１３０の記憶素子１４０にテストデー
タを書き込むために、複数の外部スキャンインパッド２
２２が設けられている。回路１３０の記憶素子１４０か
らデータを読み取るために、複数の外部スキャンアウト
パッド２２４が設けられている。走査テストのスキャン
イン及びスキャンアウトを管理するために、複数の走査
制御信号パッド２２６が設けられている。走査制御信号
は、走査クロック信号及びテストモード信号を含むこと
ができる。これらの走査関連パッド２２２、２２４、２
２６は、典型的な走査に基づく回路テストに利用され
る。図７に関連してさらに詳細に後述するように、これ
らの走査パッドを利用して、本発明の走査に基づく状態
の保存及び復元の操作をボードレベルで実施することが
可能であり、この場合、本発明の電力低減マネージャ
は、チップ１３０の外部にある。 【００４６】回路１３０には、状態情報の記憶に用いら
れるメモリ２７０も含まれる。メモリ２７０は、チップ
１３０と一体化されることもできるし、またはチップ１
３０の外部にあることも可能であるという点に留意され
たい。メモリ２７０は、揮発性メモリまたは不揮発性メ
モリとすることが可能である。メモリ２７０が定電力領
域２１８内に配置される場合、メモリ２７０は揮発性メ
モリ（例えば、ランダムアクセスメモリ（ＲＡＭ））と
することが可能である。しかし、メモリ２７０が切換電
力領域（ＳＰＡ）２１４内に配置される場合には、メモ
リ２７０は、メモリ２７０が電源から切り離される非活
動期間中、それに記憶された情報が保持されるように、
不揮発性メモリ（例えば、ＥＥＰＲＯＭ）であることが
望ましい。 【００４７】回路１３０には、外部スキャンインパッド
２２２からの信号、または第１の経路２３２からの信号
（例えば、状態情報）を出力として選択的に供給するた
めの複数のマルチプレクサ２２３も含まれる。状態情報
は、メモリ２７０から検索され得る。回路１３０には、
外部走査制御パッド２２６から供給される制御信号、ま
たはＩＳＰＲＦＳＭ２６０によって供給される走査制御
信号を出力として選択的に供給するための複数のマルチ
プレクサ２２７も含まれる。 【００４８】マルチプレクサ２２３、２２７は、デバイ
スが状態保存モード（すなわち、節電モード）にある場
合、ＩＳＰＲＦＳＭ２６０によってアサートされる状態
保存モード信号２６８によって制御される。状態保存モ
ード信号２６８がアサートされると、マルチプレクサ２
２７は、ＩＳＰＲＦＳＭ２６０によって供給される走査
制御信号を選択し、マルチプレクサ２２３は、メモリ２
７０によって供給されるデータを選択する。このように
して、前に記憶された状態情報が、ＩＳＰＲＦＳＭ２６
０の制御下において記憶素子１４０に戻される。さら
に、外部スキャンインパッド２２２からのデータ及び走
査制御パッド２２６からの走査制御信号が、本発明のＩ
ＳＰＲＦＳＭ２６０によって実施される走査に基づく状
態の保存操作及び走査に基づく状態の復元操作に影響を
及ぼすのが阻止される。 【００４９】ＩＳＰＲＦＳＭ２６０ アサートされたスリープ信号を受信すると、ＩＳＰＲＦ
ＳＭ２６０は、通常モードクロック（例えば、システム
クロック）を停止するためにクロック停止信号２６２を
アサートする。スリープ信号２４２が、プロセッサまた
はマイクロコントローラによって、あるいは人間がトリ
ガすることによって提供され得る点に留意されたい。例
えば、マイクロコントローラは、タイマを使用して非活
動期間をトラッキングすることが可能である。非活動期
間が所定の時間量（例えば、５分）を超えると、マイク
ロコントローラは、電力消費を低減するために本発明の
ＩＳＰＲＦＳＭ２６０によって用いられるスリープ信号
をアサートすることができる。 【００５０】次に、ＩＳＰＲＦＳＭ２６０は、状態保存
モード信号２６８をアサートして、走査制御信号２６６
を利用し、第２の経路２３４を介して、記憶素子１４０
の状態をスキャンアウトし、メモリ２７０に状態情報を
記憶する。ＩＳＰＲＦＳＭ２６０は、当業者には良く知
られている、メモリアドレス及び制御信号２６９（例え
ば、アドレス信号、読み取り／書き込み信号、列アドレ
スストローブ、行アドレスストローブ等）を利用して、
メモリ２７０に対して状態情報を書き込むために書き込
み操作を制御及び管理する。次に、ＩＳＰＲＦＳＭ２６
０は、電力制御信号２６４をアサートし、電源スイッチ
１７０をターンオフして、ＳＰＡ２１４が電源パッド２
８４から切り離されるようにする。 【００５１】電源は、ウェイクアップ信号１９０を受信
するまで、オフのままである。ウェイクアップ信号１９
０は、例えば、関連したパッドによって供給される外部
ウェイクアップ信号２４４または内部ウェイクアップ信
号２４６とすることができる。ＩＳＰＲＦＳＭ２６０
は、ウェイクアップ信号に応答して、走査制御信号２６
６を利用し、第１の経路２３２を介して、メモリ２７０
に記憶されている状態情報を記憶素子１４０にスキャン
インする。 【００５２】この例については、ウェイクアップ信号１
９０を有するものとして説明してきたが、代替の実施形
態では、ウェイクアップ信号を用いない。この代替の実
施形態の場合、チップ１３０は、スリープ信号２４２が
ディアサートされた時にウェイクアップされる。例え
ば、スリープ信号２４２は、人間によるトリガによって
ディアサートされ得る（例えば、ユーザがボタンをアク
ティブな状態にするか、またはスクリーンに触れる場
合）。代案として、リアルタイムシステムクロックにア
クセスするアプリケーションは、ユーザによりプログラ
ムされ得る所定の時間に回路をウェイクアップすること
ができる。所定の予定時間に達すると、アプリケーショ
ンが割り込みをアサートして、スリープ信号２４２をデ
ィアサートすることができる。 【００５３】非活動状態時電力低減処理 図３は、本発明の一実施形態に従って非活動状態時電力
低減マネージャによって実施されるステップを例示した
フローチャートである。ステップ３１０では、パワーダ
ウン信号（例えば、スリープ信号２４２）が受信され
る。ステップ３１４では、通常モードクロック（例え
ば、システムクロック）が停止される。通常モードクロ
ックは、クロック停止信号２６２をアサートすることに
よって停止され得る。ステップ３２０では、走査回路要
素１５０を用いることにより、状態保存が実施される
（今後は、走査に基づく状態の保存とも呼ばれる）。例
えば、走査制御信号２６６及び状態保存モード信号２６
８を利用し、経路２３４を介して、全ての記憶素子の値
をメモリ２７０にスキャンアウトすることができる。こ
のステップには、アドレス信号及び他のメモリ制御信号
２６９を供給して、メモリ２７０に状態情報を書き込む
書き込み操作を管理するサブステップも含むことができ
る。 【００５４】ステップ３３０では、切換電力領域２１４
が、電源から切り離される。このステップは、電源スイ
ッチ１７０をターンオフにして、ＳＰＡ２１４を電源パ
ッド２８４から切り離すために、電力制御信号２６４を
アサートすることによって実施され得る。 【００５５】ステップ３４０では、パワーアップ信号
（例えば、ウェイクアップ信号１９０）が受信される。
ステップ３５０では、切換電力領域２１４が電源に再接
続される。このステップは、電源スイッチ１７０をター
ンオンにして、ＳＰＡ２１４を電源パッド２８４に再接
続するために、電力制御信号２６４をディアサートする
ことによって実施され得る。 【００５６】ステップ３６０では、状態復元が、走査回
路要素１５０を用いることにより実施される（今後は、
走査に基づく状態の復元とも呼ばれる）。例えば、走査
制御信号を利用し、経路２３２を介して、メモリ２７０
からの値を記憶素子１４０にスキャンインすることがで
きる。このステップには、アドレス信号及び他のメモリ
制御信号２６９を供給して、メモリ２７０から状態情報
を読み取る読み取り操作を管理するサブステップも含む
ことができる。 【００５７】ステップ３７０では、通常モードクロック
が、例えば、クロック停止信号２６２をディアサートす
ることによって再開される。 【００５８】従って、本発明の非活動状態時電力低減マ
ネージャは、複雑なハードウェア及びソフトウェアの相
互作用またはシステム再ブートを必要とせずに、走査に
基づく状態の保存及び走査に基づく状態の復元を提供す
る。集積回路の全状態は、記憶素子毎に最大で１ビット
（例えば、フリップフロップ毎に１ビット）の記憶域を
用いて保存され得る。当業者には良く知られているデー
タ圧縮アルゴリズムを用いて、状態保存に必要とされる
メモリ要件をさらに緩和することも可能であるという点
に留意されたい。 【００５９】ＩＳＰＲＦＳＭ２６０の状態図 図４は、本発明の一実施形態に従って、非活動状態時電
力低減有限ステートマシン（ＩＳＰＲＦＳＭ）２６０に
よって実施されるステップを例示した状態図である。状
態Ａにおいて、ＩＳＰＲＦＳＭ２６０は、スリープ信号
２４２がアサートされるのを待つ。ＩＳＰＲＦＳＭ２６
０は、スリープ信号２４２がアサートされる（すなわ
ち、ＳＬＥＥＰ＝＝１）まで、状態Ａにおいて、アイド
ル状態のままである。スリープ信号２４２がアサートさ
れると、ＩＳＰＲＦＳＭ２６０は状態Ｂに移行する。状
態ＢにおいてＩＳＰＲＦＳＭ２６０は、通常モード回路
要素（すなわち、走査に無関係な回路）を駆動するシス
テムクロック（例えば、通常モードクロック）を停止す
る。システムクロックは、例えば、クロック停止信号２
６２をアサートすることによって停止され得る。通常モ
ードクロック（例えば、システムクロック）が停止され
ると、ＩＳＰＲＦＳＭ２６０は、状態Ｃに移行する。状
態Ｃにおいて、状態保存モードがアサートされる。 【００６０】状態Ｄでは、ＩＳＰＲＦＳＭ２６０は、走
査に基づく状態の保存を実施する。走査回路要素１５０
を使用することにより、記憶素子１４０からメモリ２７
０へのアンロード状態情報（すなわち、状態Ｄ）に関連
した処理ステップについては、図５に関連してさらに詳
細に後述する。走査に基づく状態の保存が完了すると
（すなわち、ＤＯＮＥ＝＝１）、ＩＳＰＲＦＳＭ２６０
は、状態Ｅに移行する。そうではなく、走査に基づく状
態の保存が完了していない（すなわち、ＤＯＮＥ＝＝
０）という場合には、ＩＳＰＲＦＳＭ２６０は、走査に
基づく状態の保存操作が完了するまでＤ状態に留まる。 【００６１】状態Ｅでは、切換電力領域２１４への電力
が切断または遮断される。例えば、電力制御信号（ＰＣ
Ｓ）２６４を利用して、電源スイッチ１７０をターンオ
フすることによって、電源パッド２８４からＳＰＡ２１
４を切り離すことが可能である。 【００６２】状態Ｆでは、ＩＳＰＲＦＳＭ２６０は、ウ
ェイクアップ信号１９０（例えば、外部ウェイクアップ
信号２４４または内部ウェイクアップ信号２４６）を待
つ。ＷＡＫＥＵＰ＝＝０の場合、ＩＳＰＲＦＳＭ２６０
は状態Ｆに留まる。そうではなく、ＷＡＫＥＵＰ＝＝１
の場合には、ＩＳＰＲＦＳＭ２６０は、状態Ｇに移行す
る。 【００６３】状態Ｇでは、切換電力領域２１４への電力
がもとに戻される。例えば、電力制御信号（ＰＣＳ）２
６４を利用して、電源スイッチ１７０をターンオンする
ことによって、ＳＰＡ２１４を電源パッド２８４に再接
続することができる。 【００６４】状態Ｈでは、ＩＳＰＲＦＳＭ２６０は、走
査に基づく状態の復元を実施する。走査に基づく状態の
復元が完了すると（すなわち、ＤＯＮＥ＝＝１）、ＩＳ
ＰＲＦＳＭ２６０は状態Ｊに移行する。そうではなく、
走査に基づく状態の復元が完了していない場合（すなわ
ち、ＤＯＮＥ＝＝０の場合）には、ＩＳＰＲＦＳＭ２６
０は、走査に基づく状態の復元操作が完了するまで状態
Ｈに留まる。 【００６５】走査回路要素１５０を使用することによ
り、メモリ２７０から記憶素子１４０への状態情報のロ
ード（すなわち、状態Ｈ）に関連した処理ステップにつ
いては、図６に関連してさらに詳細に後述する。 【００６６】状態Ｊでは、状態保存モードがディアサー
トされる。状態Ｋでは、通常モードクロック（例えば、
システムクロック）が再開される。ＩＳＰＲＦＳＭ２６
０は、状態Ａに移行し、スリープ信号２４２を待つ。 【００６７】記憶素子からメモリへのアンロード 図５は、本発明の一実施形態に従って、図４の状態Ｄを
さらに詳細に例示した状態図である。状態Ｄ＿１では、
メモリ２７０のアドレスカウンタがクリアされ、メモリ
制御信号２６９を利用して、メモリ２７０に情報が書き
込まれる。状態Ｄ＿２では、走査回路要素１５０を使用
することにより、メモリ２７０に状態情報が書き込まれ
る。状態Ｄ＿３では、ＩＳＰＲＦＳＭ２６０が、走査ク
ロック（テストクロックとも呼ばれる）の第１フェーズ
（例えば、フェーズ１）を処理する。このステップにお
いて、ＩＳＰＲＦＳＭ２６０は、スキャンインポートか
らのデータによって、各走査連鎖の各フリップフロップ
（ＦＦ）（すなわち、この設計における全ＦＦ）につい
て、ＦＦのマスタ部分が更新されるようにすることが可
能になる。 【００６８】状態Ｄ＿４では、ＩＳＰＲＦＳＭ２６０
は、走査クロックの第２フェーズ（例えば、フェーズ
２）を処理する。このステップでは、ＩＳＰＲＦＳＭ２
６０は、各ＦＦのマスタ部分からスレーブ部分にデータ
を移動させる。このデータは、ＦＦのＱポートに現れる
ので、後続の書き込み操作において、データがメモリ２
７０へ書き込まれる準備が整う。例えば、後続の書き込
み操作は、状態Ｄ＿５において、状態保存操作が完了し
ていないと判定された後、ステートマシンが状態Ｄ＿２
に戻ると、実施可能になる。状態Ｄ＿４では、アドレス
カウンタもインクリメントされる。 【００６９】状態Ｄ＿５では、ＩＳＰＲＦＳＭ２６０
が、アドレスカウンタをチェックし、ＦＦの全データが
ＲＡＭに記憶された場合に、アドレスカウンタが到達よ
うにチップ設計者によって、あらかじめ決められた値で
あるか確認する。 【００７０】走査連鎖におけるデータがメモリ２７０に
記憶されると、内部信号ＤＯＮＥをアサートすることが
できる。ＤＯＮＥ信号がアサートされなければ、処理は
状態Ｄ＿２に留まる。ＤＯＮＥ信号がアサートされる
と、処理は状態Ｅに進む。 【００７１】電源がＳＰＡ２１４から切り離されている
間（例えば、状態Ｅ、Ｆ、及びＧの間）、ＳＰＡ２１４
のトランジスタには、漏洩電流が生じないので、電力が
節約される。 【００７２】メモリから記憶素子へのロード 図６は、本発明の一実施形態に従って、図４の状態Ｈを
さらに詳細に例示した状態図である。状態Ｈ＿１では、
メモリ２７０のアドレスカウンタがクリアされ、メモリ
２７０への情報の読み取りに利用されるメモリ信号がア
サートされる。状態Ｈ＿２では、メモリ２７０から状態
情報が読み取られる。 【００７３】状態Ｈ＿３、Ｈ＿４、及びＨ＿５では、Ｄ
＿３〜Ｄ＿５と同じ機能が実施されるが、メモリ２７０
から記憶素子１４０（例えば、フリップフロップ（Ｆ
Ｆ））に状態情報を移動する効果がある。状態Ｈ＿３で
は、ＩＳＰＲＦＳＭ２６０は、走査クロックの第１フェ
ーズ（例えば、フェーズ１）を処理する。状態Ｈ＿４で
は、ＩＳＰＲＦＳＭ２６０は、走査クロックの第２フェ
ーズ（例えば、フェーズ２）を処理する。状態Ｈ＿４で
は、アドレスカウンタもインクリメントされる。 【００７４】状態Ｈ＿５では、ＩＳＰＲＦＳＭ２６０
は、状態復元の進行をチェックする。状態Ｄ＿５では、
ＩＳＰＲＦＳＭ２６０は、アドレスカウンタをチェック
し、全データがメモリ２７０から読み取られ、記憶素子
１４０に書き込まれた場合に、アドレスカウンタが到達
するようにチップ設計者によって、あらかじめ決められ
た値であるか確認する。 【００７５】走査連鎖のデータがメモリ２７０に記憶さ
れると、内部信号ＤＯＮＥをアサートすることができ
る。ＤＯＮＥ信号がアサートされない場合、処理は状態
Ｄ２に留まる。ＤＯＮＥ信号がアサートされる場合、処
理は状態Ｅに進む。 【００７６】留意すべきは、本発明の非活動状態時電力
低減機構は、状態情報を保存及び／または状態情報を復
元、並びに複雑な集積回路を再起動するために、従来技
術の手法により必要とされた時間量を低減する。 【００７７】本発明の非活動状態時電力低減機構が状態
保存または状態復元を実施するのに必要とする時間は、
下記の方程式によって概算され得る： Ｔ＝ＦＦ／（scan＿chains＊frequency） ここで、ＦＦは、フリップフロップの総数、scan＿chai
nsは、フリップフロップが編成される走査連鎖の数（走
査連鎖は、全て、同じ長さにされる）、frequencyは、
走査中に、走査連鎖が刻時される周波数である。１６の
走査連鎖をなすように編成され、３２ｋＨｚの周波数で
走査される、２５，０００のフリップフロップを備えた
典型的な集積回路設計について考察してみることにす
る。この方程式を利用すると、本発明の非活動状態時電
力低減機構は、係る集積回路において状態保存または状
態復元を実施するのに約５０ｍｓを必要とする。 【００７８】電力低減機構の回路基板実施例 図７には、非活動状態時電力低減機構を備えたシステム
７００が例示されている。本発明の非活動状態時電力低
減機構は、任意のボードレベルシステム（例えば、シス
テム７００）で実施され得る。システム７００は、例え
ば、複数のコンポーネント７１０を備えた回路基板とす
ることができる。 【００７９】システム７００には、定電力領域（ＣＰ
Ａ）７０４と切換電力領域（ＳＰＡ）７０８が含まれ
る。定電力領域７０４には、非活動期間中の電力を節約
するための非活動状態時電力低減マネージャ（ＩＳＰＲ
Ｍ）７２０、及びメモリ７７０が含まれる。ＩＳＰＲＭ
７２０は、走査回路要素を用いて、状態保存及び状態復
元を実施する。メモリ７７０が不揮発性メモリの場合、
メモリ７７０は、切換電力領域７０８に配置され得る点
に留意されたい。 【００８０】切換電力領域７０８には、複数のコンポー
ネント７１０（例えば、特定用途向け集積回路（ＡＳＩ
Ｃ））が含まれる。各コンポーネント７１０は、内部走
査回路要素を備えており、走査されることができる。例
えば、各コンポーネントは、状態情報にアクセスできる
テスト及びアクセスポート（ＴＡＰ）７１４を含むこと
ができる。ＴＡＰ７１４は、一般に、当業者に知られて
いる、例えば、直列入力信号、直列出力信号、テストク
ロック、及びテストモード選択信号を含むことができる
複数の信号に適応する。 【００８１】テスト及びアクセスポート（ＴＡＰ）７１
４は、例えば、ＩＥＥＥ１１４９．１ Standard Test A
ccess Port and Boundary Scan Architectureまたは他
の走査アーキテクチャに準拠することが可能である。走
査によってコンポーネント７１０の内部走査連鎖に対す
るアクセスが行える限りにおいて、任意の形態の走査
（例えば、ＪＴＡＧ）を利用できる点に留意されたい。 【００８２】ＩＳＰＲＭ７２０は、コンポーネント７１
０を選択的に節電モードにする。例えば、ＩＳＰＲＭ７
２０は、節電モード信号７２２をアサートして、コンポ
ーネント７１０を節電モードにすることができる。節電
モードにある場合、ＩＳＰＲＭ７２０は、スキャンイン
経路７４０、走査制御経路７４４、及びスキャンアウト
経路７４８を利用して、各コンポーネント７１０から状
態情報を検索し、各コンポーネント７１０に状態情報を
戻す。 【００８３】例えば、切換電力領域７０８から電力を除
去する前に、各コンポーネント７１０からの状態情報を
検索し、メモリ７７０に記憶することが可能である。同
様に、電力を切換電力領域７０８に戻す前に、メモリ７
７０に記憶された状態情報をコンポーネント７１０のレ
ジスタに書き込む（すなわち、復元する）ことが可能で
ある。 【００８４】システム７００には、例えば、パワー電界
効果トランジスタ（ＦＥＴ）とすることができる、電源
スイッチ７５０も含まれる。ＩＳＰＲＭ７２０は、電源
スイッチ制御信号７２４を選択的にアサートして、電源
スイッチ７５０を制御する。電源スイッチ７５０がオン
になると、切換電力領域７０８のコンポーネント７１０
は電力を供給される。電源スイッチ７５０がオフになる
と、切換電力領域７０８のコンポーネント７１０は電源
から切り離され、その結果、非活動状態の間（例えば、
非活動期間）、基板の電力消費が低減される。 【００８５】以上の説明において、本発明はその特定の
実施形態に関して説明された。しかしながら、本発明の
より広い範囲から逸脱することなく、さまざまな修正及
び変更を加えることが可能であるのは明白である。従っ
て、明細書及び図面は、制限の意味ではなく、例示を意
味するものとみなされるべきである。 【００８６】例えば、本発明は、集積回路またはチップ
セットに用いられる電力低減機構に関して説明された。
しかし、本発明は、多数の異なる領域において、多種多
様な用途に適用可能であるという点を理解されるべきで
ある。本発明の電力低減機構は、電力の節約が所望され
るか、または必要とされる場合にはいつでも有用であ
る。例えば、携帯用装置またはバッテリ駆動の装置にお
ける回路（例えば、モバイル用途に用いられるマイクロ
プロセッサチップ）は、ユーザにとって、装置、または
実行していたアプリケーション、または開いていたファ
イルが中断されなかったかのように思えるように、非活
動期間中、通常回路から電源を切り離すことを可能に
し、ウェイクアップ時に、回路の状態をすばやく復元す
る機構によって恩恵を受ける。 【００８７】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施形態を示す。 １．走査回路要素（150）を有する回路であって、 ａ）定電力を受電する定電力領域（218）と、 ｂ）遮断可能な電力を受電する切換電力領域（214）
と、及び ｃ）前記定電力領域（218）に配置されて、スリープ信
号（242）を受信し、それに応答して、通常モードクロ
ックを停止させるためにクロック停止信号（262）をア
サートし、走査に基づく状態の保存を実施して、前記切
換電力領域（214）を電源パッド（284）から切り離すた
めに用いられる電力制御信号（264）をアサートし、ま
た、ウェイクアップ信号（130）を受信し、それに応答
して、前記切換電力領域（214）を前記電源パッド（28
4）に接続するために用いられる電力制御信号（264）を
ディアサートし、走査に基づく状態の復元を実施して、
前記クロック停止信号（262）をディアサートし、前記
通常モードクロックを再開する、非活動状態時電力低減
マネージャ（160）とからなる、回路。 ２．ｄ）前記非活動状態時電力低減マネージャに結合さ
れて、前記電力制御信号（264）を受信し、それに応答
して、前記切換電力領域（214）から電力を選択的に除
去する電源スイッチ（170）をさらに含む、上記１に記
載の回路。 ３．前記電源スイッチ（170）が、電源に結合された第
１の電極、前記切換電力領域に結合された第２の電極、
及び前記電力制御信号を受信するための第３の電極を有
する電界効果トランジスタ（ＦＥＴ）である、上記２に
記載の回路。 ４．前記非活動状態時電力低減マネージャが、複数の走
査制御信号（266）を発生して、前記走査に基づく状態
の保存及び前記走査に基づく状態の復元を実施し、前記
走査制御信号が、走査クロック信号を含む、上記１に記
載の回路。 ５．前記非活動状態時電力低減マネージャが、前記走査
回路要素（150）を用いて、状態情報を保存し、状態情
報を復元する、上記１に記載の回路。 ６．前記ウェイクアップ信号が、内部ウェイクアップ信
号（246）と外部ウェイクアップ信号（244）の一方であ
る、上記１に記載の回路。 ７．前記ウェイクアップ信号が、人間によるトリガ、ア
プリケーション、及びタイマの１つによって供給され
る、上記１に記載の回路。 ８．ｅ）前記状態情報を記憶するためのメモリ（270）
をさらに含み、非活動状態時電力低減マネージャ（16
0）が、前記メモリにアドレス信号及びメモリ制御信号
を供給し、前記メモリから状態情報を読み取り、前記メ
モリに状態情報を書き込むメモリ操作を管理する、上記
１に記載の回路。 ９．前記メモリ（270）が、揮発性メモリ及び不揮発性
メモリの一方である、上記８に記載の回路。 １０．前記揮発性メモリがランダムアクセスメモリであ
る、上記９に記載の回路。 【００８８】 【発明の効果】本発明により、オペレーティングシステ
ムによる特殊なソフトウェア命令の実行を必要とするこ
となく、状態情報を迅速かつ効率よく保存する機構が提
供される。さらに、ハードウェアの再ブート、ソフトウ
ェアの再ブート、及びオペレーティングシステムによる
特殊ソフトウェア命令の実行を必要とすることなく、状
態情報を迅速かつ効率よく装置のチップに戻す機構も提
供される。

【図面の簡単な説明】 【図１】走査に基づく状態の保存及び走査に基づく状態
の復元を用いる、本発明の非活動状態時電力低減マネー
ジャの実施が可能な、例示的な携帯用装置を例示したブ
ロック図である。 【図２】本発明の一実施形態による図１の回路をさらに
詳細に例示した図である。 【図３】本発明の一実施形態に従って、非活動状態時電
力低減マネージャによって実施される処理ステップを例
示したフローチャートである。 【図４】本発明の一実施形態に従って、図２の非活動状
態時電力低減有限ステートマシンによって実施されるス
テップを例示した状態図である。 【図５】本発明の一実施形態に従って、図４の状態Ｄを
さらに詳細に例示した状態図である。 【図６】本発明の一実施形態に従って、図４の状態Ｈを
さらに詳細に例示した状態図である。 【図７】本発明の一実施形態に従って、非活動状態時電
力低減機構のシステムレベルの実施例を例示した図であ
る。 【符号の説明】 150 走査回路要素 160 非活動状態時電力低減マネージャ 170 電源スイッチ 214 切換電力領域 218 定電力領域 270 メモリ 284 電源パッド

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポール・リチャード・ウッズ アメリカ合衆国オレゴン州97330，コーバ リス，ノースウエスト・タイラー・プレイ ス・3781 (72)発明者 ジァイ・ディーン・マクドガル アメリカ合衆国オレゴン州97330，コーバ リス，ノースウエスト・ゴールデンロッ ド・プレイス・3335 Ｆターム(参考） 5B011 DA06 DB20 DC06 EA04 EA05 LL08 LL13 5C026 EA06

Claims (1)

1. 【特許請求の範囲】 【請求項１】走査回路要素（150）を有する回路であっ
   て、 ａ）定電力を受電する定電力領域（218）と、 ｂ）遮断可能な電力を受電する切換電力領域（214）
   と、及び ｃ）前記定電力領域（218）に配置されて、スリープ信
   号（242）を受信し、それに応答して、通常モードクロ
   ックを停止させるためにクロック停止信号（262）をア
   サートし、走査に基づく状態の保存を実施して、前記切
   換電力領域（214）を電源パッド（284）から切り離すた
   めに用いられる電力制御信号（264）をアサートし、ま
   た、ウェイクアップ信号（130）を受信し、それに応答
   して、前記切換電力領域（214）を前記電源パッド（28
   4）に接続するために用いられる電力制御信号（264）を
   ディアサートし、走査に基づく状態の復元を実施して、
   前記クロック停止信号（262）をディアサートし、前記
   通常モードクロックを再開する、非活動状態時電力低減
   マネージャ（160）とからなる、回路。