JPH08248911A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH08248911A JPH08248911A JP7457295A JP7457295A JPH08248911A JP H08248911 A JPH08248911 A JP H08248911A JP 7457295 A JP7457295 A JP 7457295A JP 7457295 A JP7457295 A JP 7457295A JP H08248911 A JPH08248911 A JP H08248911A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- circuit
- control signal
- output control
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 表示制御装置の側が表示出力制御信号を形成
して供給する機能を有していない場合にも電源の立ち上
がり時や立ち下がり時に液晶表示パネルに対して直流電
圧が印加されて液晶が劣化するのを防止できるような液
晶表示制御技術を提供する。 【構成】 表示制御装置１３と液晶駆動回路１２と液晶
表示パネルとからなる液晶表示システムにおいて、表示
制御装置１３から液晶駆動回路１２に供給されるラッチ
パルス（クロック信号）ＣＬ１のような液晶駆動回路１
２に必ず必要とされる他の制御信号を利用して、表示出
力制御信号（ＤＩＳＰ）と同様に変化する信号を形成す
る回路１５を設けるようにした。
して供給する機能を有していない場合にも電源の立ち上
がり時や立ち下がり時に液晶表示パネルに対して直流電
圧が印加されて液晶が劣化するのを防止できるような液
晶表示制御技術を提供する。 【構成】 表示制御装置１３と液晶駆動回路１２と液晶
表示パネルとからなる液晶表示システムにおいて、表示
制御装置１３から液晶駆動回路１２に供給されるラッチ
パルス（クロック信号）ＣＬ１のような液晶駆動回路１
２に必ず必要とされる他の制御信号を利用して、表示出
力制御信号（ＤＩＳＰ）と同様に変化する信号を形成す
る回路１５を設けるようにした。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置の制御技
術に関し、特に、液晶駆動回路に対する表示出力制御に
適用して有効な技術に関する。
術に関し、特に、液晶駆動回路に対する表示出力制御に
適用して有効な技術に関する。
【０００２】
【従来の技術】近年、例えば、ワードプロセッサやパー
ソナルコンピュータ等に代表される情報処理装置におい
ては、高性能・高機能化と共に小型化が進み、本体の小
型・軽量化のために、表示装置についても軽量、かつ、
薄型ものが望まれている。
ソナルコンピュータ等に代表される情報処理装置におい
ては、高性能・高機能化と共に小型化が進み、本体の小
型・軽量化のために、表示装置についても軽量、かつ、
薄型ものが望まれている。
【０００３】液晶表示装置は、ＣＲＴ表示装置に比較し
て軽量、薄型で、低消費電力であることから携帯用電子
機器の表示装置として頻繁に利用されている。
て軽量、薄型で、低消費電力であることから携帯用電子
機器の表示装置として頻繁に利用されている。
【０００４】ところで、液晶表示装置においては、電源
の立ち上がり時や立ち下がり時等、回路が不安定な期間
は液晶表示パネルに対して正常な駆動波形（交流波形）
が印加されないで直流電圧が印加されてしまい、液晶が
劣化する原因となるという不具合がある。そこで、回路
が不安定な期間は、表示制御装置から液晶駆動回路に対
して表示駆動波形を出力させないように制御する表示出
力制御信号を供給して上記不具合を回避するようにした
技術が提案されている。
の立ち上がり時や立ち下がり時等、回路が不安定な期間
は液晶表示パネルに対して正常な駆動波形（交流波形）
が印加されないで直流電圧が印加されてしまい、液晶が
劣化する原因となるという不具合がある。そこで、回路
が不安定な期間は、表示制御装置から液晶駆動回路に対
して表示駆動波形を出力させないように制御する表示出
力制御信号を供給して上記不具合を回避するようにした
技術が提案されている。
【０００５】すなわち、表示制御装置の側では電源の立
ち上がり時や立ち下がり時等、回路が不安定な期間は液
晶表示パネルの駆動をオフとし、回路が安定な期間のみ
液晶表示パネルの駆動をオンとさせる表示出力制御信号
を形成して出力し、液晶駆動回路の側ではこの表示出力
制御信号がアクティブになっている期間のみ表示駆動波
形を出力するように、それぞれの回路が構成される。
ち上がり時や立ち下がり時等、回路が不安定な期間は液
晶表示パネルの駆動をオフとし、回路が安定な期間のみ
液晶表示パネルの駆動をオンとさせる表示出力制御信号
を形成して出力し、液晶駆動回路の側ではこの表示出力
制御信号がアクティブになっている期間のみ表示駆動波
形を出力するように、それぞれの回路が構成される。
【０００６】なお、表示制御装置から液晶駆動回路に対
して表示出力制御信号を供給するようにした液晶表示装
置の例としては、例えば図３に示すように、液晶表示パ
ネル１１と液晶駆動回路１２と表示制御装置としてのＣ
ＰＵ（中央処理装置）１３と電流制御回路１４とからな
る液晶表示システム１０において、ＣＰＵ１３から出力
されるＤＩＳＰ信号を利用して電源のオン、オフ時にの
みブリーダ抵抗に電流が流れるように切換回路を制御し
て低消費電力化を図ったものであり、上記ＤＩＳＰ信号
が本明細書中における表示出力制御信号に相当する。
して表示出力制御信号を供給するようにした液晶表示装
置の例としては、例えば図３に示すように、液晶表示パ
ネル１１と液晶駆動回路１２と表示制御装置としてのＣ
ＰＵ（中央処理装置）１３と電流制御回路１４とからな
る液晶表示システム１０において、ＣＰＵ１３から出力
されるＤＩＳＰ信号を利用して電源のオン、オフ時にの
みブリーダ抵抗に電流が流れるように切換回路を制御し
て低消費電力化を図ったものであり、上記ＤＩＳＰ信号
が本明細書中における表示出力制御信号に相当する。
【０００７】
【発明が解決しようとする課題】しかしながら、液晶表
示システムにあっては、一般に液晶表示装置と液晶駆動
回路と表示制御装置等を組み合わせてシステムを構成す
ることが多いため、装置の組合せによっては液晶駆動回
路が表示出力制御信号を受けてそれがアクティブになっ
ている期間のみ表示駆動波形を出力するように構成され
ていたとしても、表示制御装置の側が表示出力制御信号
（ＤＩＳＰ信号）を形成して供給する機能を有していな
い場合がある。
示システムにあっては、一般に液晶表示装置と液晶駆動
回路と表示制御装置等を組み合わせてシステムを構成す
ることが多いため、装置の組合せによっては液晶駆動回
路が表示出力制御信号を受けてそれがアクティブになっ
ている期間のみ表示駆動波形を出力するように構成され
ていたとしても、表示制御装置の側が表示出力制御信号
（ＤＩＳＰ信号）を形成して供給する機能を有していな
い場合がある。
【０００８】そのような場合には、一般に、図４に示す
ように液晶駆動回路１２の表示出力制御信号入力端子Ｐ
DISPをプルアップ抵抗Ｒｐを介して電源線（ロジック電
圧）に接続しておくことが行なわれる。しかしながら、
このような対策では、入力端子ＰDISPに入力される信号
ＤＩＳＰ’は、図５に示すように、電源電圧ＶDDの立ち
上がりに同期して変化するようになる。
ように液晶駆動回路１２の表示出力制御信号入力端子Ｐ
DISPをプルアップ抵抗Ｒｐを介して電源線（ロジック電
圧）に接続しておくことが行なわれる。しかしながら、
このような対策では、入力端子ＰDISPに入力される信号
ＤＩＳＰ’は、図５に示すように、電源電圧ＶDDの立ち
上がりに同期して変化するようになる。
【０００９】そのため、それに応じてＬＣＤ駆動信号も
出力されてしまうため、電源の立ち上がり後他の制御信
号が有効となるまでの期間Ｔ１や制御信号が無効となっ
た後電源が立ち下がるまでの期間Ｔ２中は、液晶表示パ
ネルに対して直流電圧が印加されてしまい、液晶が劣化
するおそれがあるという問題点があることが明らかにな
った。
出力されてしまうため、電源の立ち上がり後他の制御信
号が有効となるまでの期間Ｔ１や制御信号が無効となっ
た後電源が立ち下がるまでの期間Ｔ２中は、液晶表示パ
ネルに対して直流電圧が印加されてしまい、液晶が劣化
するおそれがあるという問題点があることが明らかにな
った。
【００１０】本発明は、上記のような問題点に着目して
なされたもので、その目的とするところは、表示制御装
置の側が表示出力制御信号を形成して供給する機能を有
していない場合にも電源の立ち上がり時や立ち下がり時
に液晶表示パネルに対して直流電圧が印加されて液晶が
劣化するのを防止できるような液晶表示制御技術を提供
することにある。
なされたもので、その目的とするところは、表示制御装
置の側が表示出力制御信号を形成して供給する機能を有
していない場合にも電源の立ち上がり時や立ち下がり時
に液晶表示パネルに対して直流電圧が印加されて液晶が
劣化するのを防止できるような液晶表示制御技術を提供
することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、例えばいわゆるラッチパルス（クロック
信号）のような液晶駆動回路に必ず必要とされる他の制
御信号を利用して、表示出力制御信号と同様に変化する
信号を形成する回路を設けるようにしたものである。
に、本発明は、例えばいわゆるラッチパルス（クロック
信号）のような液晶駆動回路に必ず必要とされる他の制
御信号を利用して、表示出力制御信号と同様に変化する
信号を形成する回路を設けるようにしたものである。
【００１２】望ましくは、上記制御信号は一定周期を有
するパルス信号を用い、上記表示出力制御信号形成回路
は、上記液晶駆動回路に供給される電源電圧の立ち上が
りを検出するＣＲ時定数回路と、該ＣＲ時定数回路を構
成するコンデンサの充電電位によりオン、オフされて上
記表示出力制御信号を形成する第１のトランジスタと、
上記コンデンサの充電電荷を放電するための第２のトラ
ンジスタとにより構成し、該第２トランジスタのベース
に、上記制御信号が入力されるように構成する。
するパルス信号を用い、上記表示出力制御信号形成回路
は、上記液晶駆動回路に供給される電源電圧の立ち上が
りを検出するＣＲ時定数回路と、該ＣＲ時定数回路を構
成するコンデンサの充電電位によりオン、オフされて上
記表示出力制御信号を形成する第１のトランジスタと、
上記コンデンサの充電電荷を放電するための第２のトラ
ンジスタとにより構成し、該第２トランジスタのベース
に、上記制御信号が入力されるように構成する。
【００１３】
【作用】本発明によれば、表示出力制御信号を受けてそ
れがアクティブになっている期間のみ表示駆動波形を出
力するように構成された液晶駆動回路と表示出力制御信
号を形成して供給する機能を有していない表示制御装置
とを組み合わせてシステムを構成する場合にも、表示制
御装置から液晶駆動回路に供給される他の制御信号を用
いて表示出力制御信号に相当する信号を形成して液晶駆
動回路に与えることができるため、電源の立ち上がりや
立ち下がり時等、回路が不安定な期間に液晶表示パネル
に対して直流電圧が印加されて液晶が劣化するのを防止
することができる。
れがアクティブになっている期間のみ表示駆動波形を出
力するように構成された液晶駆動回路と表示出力制御信
号を形成して供給する機能を有していない表示制御装置
とを組み合わせてシステムを構成する場合にも、表示制
御装置から液晶駆動回路に供給される他の制御信号を用
いて表示出力制御信号に相当する信号を形成して液晶駆
動回路に与えることができるため、電源の立ち上がりや
立ち下がり時等、回路が不安定な期間に液晶表示パネル
に対して直流電圧が印加されて液晶が劣化するのを防止
することができる。
【００１４】
【実施例】以下、本発明を実施例に基づいて説明する。
図１は本発明に係る液晶駆動制御回路の一実施例を示す
図である。
図１は本発明に係る液晶駆動制御回路の一実施例を示す
図である。
【００１５】図１において、１２は液晶駆動回路、１３
は表示制御装置としてのＣＰＵ、１５は表示出力制御信
号形成回路である。
は表示制御装置としてのＣＰＵ、１５は表示出力制御信
号形成回路である。
【００１６】この実施例の表示出力制御信号形成回路１
５は、液晶駆動回路１２にロジック電圧ＶDDを供給する
電源線ＬD と液晶駆動回路１２の表示出力制御信号入力
端子ＰDISPとの間に接続されたＰＮＰトランジスタＴｒ
２と、該トランジスタＴｒ２のベースと接地点との間に
接続された抵抗Ｒ１およびコンデンサＣ１と、該コンデ
ンサＣ１と並列に接続されたＮＰＮトランジスタＴｒ１
と、上記トランジスタＴｒ２のエミッタ・ベース間に接
続された抵抗Ｒ２および端子ＰDISPと接地点との間に接
続された抵抗Ｒ３とにより構成されている。そして、上
記トランジスタＴｒ１のベースに、ＣＰＵ１３から液晶
駆動回路１２に供給されるラッチパルスＣＬ１が入力さ
れるように構成されている。
５は、液晶駆動回路１２にロジック電圧ＶDDを供給する
電源線ＬD と液晶駆動回路１２の表示出力制御信号入力
端子ＰDISPとの間に接続されたＰＮＰトランジスタＴｒ
２と、該トランジスタＴｒ２のベースと接地点との間に
接続された抵抗Ｒ１およびコンデンサＣ１と、該コンデ
ンサＣ１と並列に接続されたＮＰＮトランジスタＴｒ１
と、上記トランジスタＴｒ２のエミッタ・ベース間に接
続された抵抗Ｒ２および端子ＰDISPと接地点との間に接
続された抵抗Ｒ３とにより構成されている。そして、上
記トランジスタＴｒ１のベースに、ＣＰＵ１３から液晶
駆動回路１２に供給されるラッチパルスＣＬ１が入力さ
れるように構成されている。
【００１７】上記ラッチパルスＣＬ１は、液晶駆動回路
１２内に設けられているラッチ回路に表示データ等をラ
ッチするタイミングを与えるために供給される制御信号
の１つであり、図２に示すように、電源電圧ＶDDが立ち
上がってから回路が安定するまでのリセット期間Ｔ３を
経過したときにＣＰＵ１３から供給される。
１２内に設けられているラッチ回路に表示データ等をラ
ッチするタイミングを与えるために供給される制御信号
の１つであり、図２に示すように、電源電圧ＶDDが立ち
上がってから回路が安定するまでのリセット期間Ｔ３を
経過したときにＣＰＵ１３から供給される。
【００１８】次に、上記表示出力制御信号形成回路１５
の動作について説明する。電源電圧ＶDDが立ち上がる
と、抵抗Ｒ２，Ｒ１を介してコンデンサＣ１に向かって
電流が流れる。このときまだラッチパルスＣＬ１は供給
されずしばらくロウレベルを維持するため、トランジス
タＴｒ１はオフ状態にあり上記コンデンサＣ１が電源電
圧ＶDDまで充電され、回路内のノードａの電位は図２
（Ｃ）のようにハイレベルになる。
の動作について説明する。電源電圧ＶDDが立ち上がる
と、抵抗Ｒ２，Ｒ１を介してコンデンサＣ１に向かって
電流が流れる。このときまだラッチパルスＣＬ１は供給
されずしばらくロウレベルを維持するため、トランジス
タＴｒ１はオフ状態にあり上記コンデンサＣ１が電源電
圧ＶDDまで充電され、回路内のノードａの電位は図２
（Ｃ）のようにハイレベルになる。
【００１９】そして、リセット期間Ｔ３が経過して図２
（Ｂ）に示すような波形のラッチパルスＣＬ１がトラン
ジスタＴｒ１のベースに入って来ると、トランジスタＴ
ｒ１がパルスのハイレベル期間だけオンしてコンデンサ
Ｃ１の充電電荷が放電される。これによって、ノードａ
の電位が直ちにロウレベルに変化し、トランジスタＴｒ
２がオン状態にされ、抵抗Ｒ３を介して接地点に向かっ
て電流が流れてトランジスタＴｒ２のコレクタ電位が上
昇する。
（Ｂ）に示すような波形のラッチパルスＣＬ１がトラン
ジスタＴｒ１のベースに入って来ると、トランジスタＴ
ｒ１がパルスのハイレベル期間だけオンしてコンデンサ
Ｃ１の充電電荷が放電される。これによって、ノードａ
の電位が直ちにロウレベルに変化し、トランジスタＴｒ
２がオン状態にされ、抵抗Ｒ３を介して接地点に向かっ
て電流が流れてトランジスタＴｒ２のコレクタ電位が上
昇する。
【００２０】上記トランジスタＴｒ２のコレクタ電位が
液晶駆動回路１２の表示出力制御信号入力端子ＰDISPに
入力されているため、液晶駆動回路１２から見たＤＩＳ
Ｐ信号は図２（Ｄ）のように、ラッチパルスＣＬ１の最
初の立ち上がり（ｔ１）に同期して立ちハイレベルに変
化する信号となる。
液晶駆動回路１２の表示出力制御信号入力端子ＰDISPに
入力されているため、液晶駆動回路１２から見たＤＩＳ
Ｐ信号は図２（Ｄ）のように、ラッチパルスＣＬ１の最
初の立ち上がり（ｔ１）に同期して立ちハイレベルに変
化する信号となる。
【００２１】一方、ラッチパルスＣＬ１がロウレベルに
変化する（ｔ２）と、トランジスタＴｒ１がオフするた
め抵抗Ｒ２，Ｒ１を介してコンデンサＣ１に電流が流れ
込み、ノードａの電位が徐々に高くなる。そして、ラッ
チパルスＣＬ１が再びハイレベルに変化するとトランジ
スタＴｒ１がオンしてノードａの電位が急激に降下す
る。このとき、ラッチパルスＣＬ１のロウレベル期間中
にノードａの電位が、トランジスタＴｒ２をオフさせる
ような電位まで上昇しないように、コンデンサＣ１と抵
抗Ｒ１，Ｒ２の時定数が設定されている。
変化する（ｔ２）と、トランジスタＴｒ１がオフするた
め抵抗Ｒ２，Ｒ１を介してコンデンサＣ１に電流が流れ
込み、ノードａの電位が徐々に高くなる。そして、ラッ
チパルスＣＬ１が再びハイレベルに変化するとトランジ
スタＴｒ１がオンしてノードａの電位が急激に降下す
る。このとき、ラッチパルスＣＬ１のロウレベル期間中
にノードａの電位が、トランジスタＴｒ２をオフさせる
ような電位まで上昇しないように、コンデンサＣ１と抵
抗Ｒ１，Ｒ２の時定数が設定されている。
【００２２】そのため、トランジスタＴｒ２はラッチパ
ルスＣＬ１が入力されている間はずっとオン状態を維持
することになる。そして、ラッチパルスＣＬ１が入力さ
れなくなると、ノードａの電位がトランジスタＴｒ２を
オフさせる電位以上に上昇するため、その時点（ｔ３）
でトランジスタＴｒ２がオフして、図２（Ｄ）のように
ＤＩＳＰ信号がロウレベルに変化することとなる。
ルスＣＬ１が入力されている間はずっとオン状態を維持
することになる。そして、ラッチパルスＣＬ１が入力さ
れなくなると、ノードａの電位がトランジスタＴｒ２を
オフさせる電位以上に上昇するため、その時点（ｔ３）
でトランジスタＴｒ２がオフして、図２（Ｄ）のように
ＤＩＳＰ信号がロウレベルに変化することとなる。
【００２３】この実施例の液晶駆動回路１２は、上記Ｄ
ＩＳＰ信号がアクティブ（実施例ではハイレベル）の期
間だけ液晶駆動信号を出力するように構成されているた
め、電源の立ち上がりや立ち下がり時等、回路が不安定
な期間（Ｔ３，Ｔ４）に液晶表示パネルに対して直流電
圧が印加されるのを防止することができる。
ＩＳＰ信号がアクティブ（実施例ではハイレベル）の期
間だけ液晶駆動信号を出力するように構成されているた
め、電源の立ち上がりや立ち下がり時等、回路が不安定
な期間（Ｔ３，Ｔ４）に液晶表示パネルに対して直流電
圧が印加されるのを防止することができる。
【００２４】なお、上記実施例においては、液晶駆動回
路１２の動作を制御するためのＤＩＳＰ信号を、ＣＰＵ
より出力されるラッチパルスＣＬ１を用いて形成するよ
うにしたが、ラッチパルス以外のクロックを用いてＤＩ
ＳＰ信号を形成するようにしても良い。その場合、クロ
ックの周波数に応じて表示出力制御信号形成回路１５内
のコンデンサＣ１と抵抗Ｒ１，Ｒ２の時定数を決定して
やればよい。
路１２の動作を制御するためのＤＩＳＰ信号を、ＣＰＵ
より出力されるラッチパルスＣＬ１を用いて形成するよ
うにしたが、ラッチパルス以外のクロックを用いてＤＩ
ＳＰ信号を形成するようにしても良い。その場合、クロ
ックの周波数に応じて表示出力制御信号形成回路１５内
のコンデンサＣ１と抵抗Ｒ１，Ｒ２の時定数を決定して
やればよい。
【００２５】また、クロック以外の制御信号を利用して
ＤＩＳＰ信号を形成することも可能である。さらに、上
記実施例では、表示出力制御信号形成回路を液晶駆動回
路の外付け回路として構成した場合について説明した
が、この発明はそれに限定されるものでなく、例えば表
示出力制御信号形成回路を表示制御装置または液晶駆動
回路に内蔵させることも可能である。
ＤＩＳＰ信号を形成することも可能である。さらに、上
記実施例では、表示出力制御信号形成回路を液晶駆動回
路の外付け回路として構成した場合について説明した
が、この発明はそれに限定されるものでなく、例えば表
示出力制御信号形成回路を表示制御装置または液晶駆動
回路に内蔵させることも可能である。
【００２６】
【発明の効果】請求項１記載の液晶表示装置によれば、
電源の立ち上がりや立ち下がり時等、回路が不安定な期
間に液晶表示パネルに対して直流電圧が印加されて液晶
が劣化するのを防止することができるという効果があ
る。また、表示出力制御信号（ＤＩＳＰ信号）を出力す
る機能を持たない表示制御装置と、ＤＩＳＰ信号により
液晶駆動信号の出力を制御する機能を有する液晶駆動回
路とを組み合わせて液晶表示システムを構成することが
でき、システムの柔軟性が高くなるという効果がある。
電源の立ち上がりや立ち下がり時等、回路が不安定な期
間に液晶表示パネルに対して直流電圧が印加されて液晶
が劣化するのを防止することができるという効果があ
る。また、表示出力制御信号（ＤＩＳＰ信号）を出力す
る機能を持たない表示制御装置と、ＤＩＳＰ信号により
液晶駆動信号の出力を制御する機能を有する液晶駆動回
路とを組み合わせて液晶表示システムを構成することが
でき、システムの柔軟性が高くなるという効果がある。
【００２７】請求項２記載の液晶表示装置によれば、簡
単な回路を付加するだけで回路不安定期間は液晶表示パ
ネルの駆動をオフとし、回路安定期間中は上記液晶表示
パネルの駆動をオンとさせる表示出力制御信号を形成す
ることができるという効果がある。請求項３記載の液晶
表示装置によれば、既存の信号および電源電圧を用い
て、回路不安定期間は液晶表示パネルの駆動をオフと
し、回路安定期間中は上記液晶表示パネルの駆動をオン
とさせる表示出力制御信号を形成する回路を動作させる
ことができるという効果がある。
単な回路を付加するだけで回路不安定期間は液晶表示パ
ネルの駆動をオフとし、回路安定期間中は上記液晶表示
パネルの駆動をオンとさせる表示出力制御信号を形成す
ることができるという効果がある。請求項３記載の液晶
表示装置によれば、既存の信号および電源電圧を用い
て、回路不安定期間は液晶表示パネルの駆動をオフと
し、回路安定期間中は上記液晶表示パネルの駆動をオン
とさせる表示出力制御信号を形成する回路を動作させる
ことができるという効果がある。
【図１】本発明の表示出力制御信号形成回路の一実施例
およびそれを適用した液晶表示装置の構成例を示す回路
図。
およびそれを適用した液晶表示装置の構成例を示す回路
図。
【図２】図１の実施例における各種信号の波形を示す波
形図。
形図。
【図３】従来の一般的な表示出力制御信号の形成の仕方
を示す構成図。
を示す構成図。
【図４】従来の液晶表示装置の概略構成図。
【図５】図３の構成におけるＤＩＳＰ信号のタイミング
を示す波形図。
を示す波形図。
１０ 液晶表示装置 １１ 液晶表示パネル １２ 液晶駆動回路 １３ ＣＰＵ（表示制御装置） １４ 電流制御回路 １５ 表示出力制御信号形成回路 ＶDD 電源電圧（ロジック電圧） ＰDISP 表示出力制御信号入力端子 Ｃ１ コンデンサ Ｔｒ１ ＮＰＮトランジスタ（第２のトランジスタ） Ｔｒ２ ＰＮＰトランジスタ（第１のトランジスタ） Ｒ１〜Ｒ３ 抵抗
Claims (3)
- 【請求項１】液晶を駆動する信号を出力する液晶駆動回
路に供給される制御信号に基づいて、電源の立ち上がり
および立ち下がり時の回路不安定期間は上記液晶の駆動
をオフとし、回路安定期間中は上記液晶の駆動をオンと
させる表示出力制御信号を形成する表示出力制御信号形
成回路を備えてなることを特徴とする液晶表示装置。 - 【請求項２】上記制御信号は一定周期を有するパルス信
号であり、上記表示出力制御信号形成回路は、上記液晶
駆動回路に供給される電源電圧の立ち上がりを検出する
ＣＲ時定数回路と、該ＣＲ時定数回路を構成するコンデ
ンサの充電電位によりオン、オフされて上記表示出力制
御信号を形成する第１のトランジスタと、上記コンデン
サの充電電荷を放電するための第２のトランジスタとに
より構成され、該第２トランジスタのベースに、上記制
御信号が入力されるように構成されていることを特徴と
する請求項１記載の液晶表示装置。 - 【請求項３】上記制御信号は一定周期を有するラッチパ
ルスであり、上記表示出力制御信号形成回路は、電源線
と上記液晶駆動回路の表示出力制御信号入力端子との間
に接続されたＰＮＰトランジスタと、該トランジスタの
ベースと接地点との間に接続された第１の抵抗およびコ
ンデンサと、該コンデンサと並列に接続されたＮＰＮト
ランジスタと、上記トランジスタのエミッタ・ベース間
に接続された第２の抵抗および上記入力端子と接地点と
の間に接続された第３の抵抗とにより構成され、上記Ｎ
ＰＮトランジスタのベースに、上記制御信号が入力され
るように構成されていることを特徴とする請求項１記載
の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7457295A JPH08248911A (ja) | 1995-03-06 | 1995-03-06 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7457295A JPH08248911A (ja) | 1995-03-06 | 1995-03-06 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08248911A true JPH08248911A (ja) | 1996-09-27 |
Family
ID=13551055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7457295A Pending JPH08248911A (ja) | 1995-03-06 | 1995-03-06 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08248911A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100432247B1 (ko) * | 1997-06-13 | 2005-09-06 | 현대 이미지퀘스트(주) | 부전압 출력 제어 장치 |
| US7839370B2 (en) | 2004-10-28 | 2010-11-23 | Nec Electronics Corporation | Apparatus and method for driving display panels for reducing power consumption of grayscale voltage generator |
| US8169398B2 (en) | 2007-09-11 | 2012-05-01 | Ricoh Company, Limited | Liquid crystal display control circuit, operation panel, and image forming apparatus |
-
1995
- 1995-03-06 JP JP7457295A patent/JPH08248911A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100432247B1 (ko) * | 1997-06-13 | 2005-09-06 | 현대 이미지퀘스트(주) | 부전압 출력 제어 장치 |
| US7839370B2 (en) | 2004-10-28 | 2010-11-23 | Nec Electronics Corporation | Apparatus and method for driving display panels for reducing power consumption of grayscale voltage generator |
| US8169398B2 (en) | 2007-09-11 | 2012-05-01 | Ricoh Company, Limited | Liquid crystal display control circuit, operation panel, and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2902434B2 (ja) | 半導体集積回路内の電圧変換回路 | |
| JP2003219633A (ja) | 昇圧回路 | |
| JP2000137247A (ja) | アクティブマトリックス液晶表示装置 | |
| JP2000194335A (ja) | フラット表示装置制御方法 | |
| US20110012882A1 (en) | Source driver and display device having the same | |
| JP2004302159A (ja) | 液晶表示装置 | |
| US5777611A (en) | Apparatus for controlling power sequence of an LCD module | |
| JPH08248911A (ja) | 液晶表示装置 | |
| JPS63228205A (ja) | 電源制御方式 | |
| JPH0981289A (ja) | データ伝送方式及びデータ伝送回路 | |
| JP3108293B2 (ja) | 液晶駆動回路 | |
| JP3171963B2 (ja) | 半導体集積回路 | |
| KR100421486B1 (ko) | 게이트 하이전압 발생장치 | |
| JP2005084559A (ja) | パワーオンリセット回路 | |
| JP3166770B2 (ja) | フラット表示装置及び表示体駆動装置 | |
| JP4794756B2 (ja) | 表示駆動装置 | |
| JP2004334093A (ja) | 表示装置 | |
| JPH099174A (ja) | スイッチング型の電源装置 | |
| US7496331B2 (en) | Oscillation device and oscillation method | |
| JPH1083157A (ja) | 表示駆動装置 | |
| KR20070013417A (ko) | 리셋 회로 및 이를 갖는 액정표시장치 및 그 구동방법 | |
| JPH08272337A (ja) | 表示制御回路 | |
| JPH1152916A (ja) | 液晶表示装置の駆動電源回路 | |
| JP2003332891A (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置および半導体記憶装置、および該オシレータ回路の制御方法 | |
| KR20080062132A (ko) | 시프트 레지스터 및 그 구동방법 |