JPS60184134U - メモリバツクアツプ装置 - Google Patents
メモリバツクアツプ装置Info
- Publication number
- JPS60184134U JPS60184134U JP7108784U JP7108784U JPS60184134U JP S60184134 U JPS60184134 U JP S60184134U JP 7108784 U JP7108784 U JP 7108784U JP 7108784 U JP7108784 U JP 7108784U JP S60184134 U JPS60184134 U JP S60184134U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- backup device
- generates
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図はこの考案の一実施例を示すブロック図、第２図
は従来技術を示すブロック図である。 １・・・直流電源、１０・・・停電検出回路、１１・・
・論理回路、１２・・・カウンタ、１３・・・フリップ
フロップ。
は従来技術を示すブロック図である。 １・・・直流電源、１０・・・停電検出回路、１１・・
・論理回路、１２・・・カウンタ、１３・・・フリップ
フロップ。
Claims (1)
- 発振回路で発生した高周波信号を分周回路で低周波信号
に変換し、この低周波信号を時計計時カウンタでカウン
トし、このカウントされたクロック信号をデータメモリ
に与えているメモリバックアップ装置において、交流電
源に接続され通電時信号と停電時信号あ二値信号を発生
する停電検出′ 回路と、該停電時信号と該分周回路の
出力信号によりカウント信号を発生する論理回路と、該
カウント信号によりカウント開始し、該通電時信号によ
りリセットされ、かつ、オーバーフローによりリセット
信号を発生するカウンタと、該通電時信号により該発振
回路を発振させるとともに該リセット信号により該発振
回路を停止させるフリップフロップとを設けたことを特
徴とするメモリバックアップ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7108784U JPS60184134U (ja) | 1984-05-17 | 1984-05-17 | メモリバツクアツプ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7108784U JPS60184134U (ja) | 1984-05-17 | 1984-05-17 | メモリバツクアツプ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60184134U true JPS60184134U (ja) | 1985-12-06 |
| JPH0313782Y2 JPH0313782Y2 (ja) | 1991-03-28 |
Family
ID=30608266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7108784U Granted JPS60184134U (ja) | 1984-05-17 | 1984-05-17 | メモリバツクアツプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60184134U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5971525A (ja) * | 1982-10-18 | 1984-04-23 | Nec Corp | 状態制御装置 |
-
1984
- 1984-05-17 JP JP7108784U patent/JPS60184134U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5971525A (ja) * | 1982-10-18 | 1984-04-23 | Nec Corp | 状態制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0313782Y2 (ja) | 1991-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60184134U (ja) | メモリバツクアツプ装置 | |
| JPS5815285U (ja) | 火災感知器 | |
| JPS6053086U (ja) | 電子報時時計 | |
| JPS60176179U (ja) | パルス周期判別回路 | |
| JPS59187791U (ja) | 時計回路 | |
| JPS5927638U (ja) | 分周回路 | |
| JPS60158233U (ja) | リセツト回路 | |
| JPS60192039U (ja) | デ−タ記憶装置 | |
| JPS5928863U (ja) | 磁気デイスク装置のレデイ回路 | |
| JPS6074336U (ja) | パルス発生装置 | |
| JPS58171536U (ja) | 自動電源投入機構 | |
| JPS5828533U (ja) | 瞬時停電検知回路 | |
| JPS59131086U (ja) | 自動車用のデイアラ−ム付電子時計 | |
| JPS59164335U (ja) | パルス発生装置 | |
| JPS6057227U (ja) | パワ−オン・リセット回路 | |
| JPS6034628U (ja) | 初期設定回路 | |
| JPS60124135U (ja) | 零ボルト信号発生回路 | |
| JPS58129744U (ja) | 優先回路を有するｔフリツプフロツプ回路 | |
| JPS58129197U (ja) | 電子時計 | |
| JPS5937642U (ja) | 待機信号発生装置 | |
| JPS60126831U (ja) | マイクロコンピユ−タのリセツト回路 | |
| JPS60170834U (ja) | マイクロコンピユ−タ用リセツト回路 | |
| JPS586435U (ja) | 多重位相発生回路 | |
| JPS59122629U (ja) | デジタル回路の押釦入力装置 | |
| JPS6020660U (ja) | 計時装置 |