JPH0628233A - 情報機器 - Google Patents
情報機器Info
- Publication number
- JPH0628233A JPH0628233A JP5123962A JP12396293A JPH0628233A JP H0628233 A JPH0628233 A JP H0628233A JP 5123962 A JP5123962 A JP 5123962A JP 12396293 A JP12396293 A JP 12396293A JP H0628233 A JPH0628233 A JP H0628233A
- Authority
- JP
- Japan
- Prior art keywords
- program
- rom
- power source
- slave
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】
【目的】電源が低下した後の再開処理において、プログ
ラムの実行を効率的に行う。 【構成】電源の低下がスレーブＣＰＵ１５から通知され
るとメインＣＰＵ１は、プログラムの実行を中断しても
支障のないように、実行の再開に必要な情報をダイナミ
ックＲＡＭ７に格納する。そして、たとえばマイクロカ
セットのリードを行っていれば、１ブロックの途中で処
理を中断しないで、ブロックの終わりまで完全に読み出
した後、処理を中断する。
ラムの実行を効率的に行う。 【構成】電源の低下がスレーブＣＰＵ１５から通知され
るとメインＣＰＵ１は、プログラムの実行を中断しても
支障のないように、実行の再開に必要な情報をダイナミ
ックＲＡＭ７に格納する。そして、たとえばマイクロカ
セットのリードを行っていれば、１ブロックの途中で処
理を中断しないで、ブロックの終わりまで完全に読み出
した後、処理を中断する。
Description
【０００１】
【産業上の利用分野】本発明は、情報機器に関し、さら
に詳しくは、電源投下後の再開処理を効率的に行う情報
機器に関する。
に詳しくは、電源投下後の再開処理を効率的に行う情報
機器に関する。
【０００２】
【従来の技術】従来の情報機器は、いったん電源電圧が
低下し始めると、その後の再開処理は再びプログラムを
一番初めから実行せねばならなく、効率が非常に悪かっ
た。
低下し始めると、その後の再開処理は再びプログラムを
一番初めから実行せねばならなく、効率が非常に悪かっ
た。
【０００３】
【発明が解決しようとする課題】本発明は、上記の欠点
を除去し、いったん電源が低下した後の再開処理におい
て、プログラムの実行を効率的に行う情報機器を提供す
ることを目的とする。
を除去し、いったん電源が低下した後の再開処理におい
て、プログラムの実行を効率的に行う情報機器を提供す
ることを目的とする。
【０００４】
【課題を解決するための手段】本発明は、装置全体を制
御するメインＣＰＵと、基本的なプログラムを格納する
ためのＲＯＭと、業務用プログラムが記憶されたＲＯＭ
を収納するためのＲＯＭカプセルと、前記ＲＯＭに格納
された基本プログラムの作業領域であり、又、ユーザー
が使用できる領域であるＲＡＭと、電源部を制御するス
レーブＣＰＵとから構成される事を特徴とする。
御するメインＣＰＵと、基本的なプログラムを格納する
ためのＲＯＭと、業務用プログラムが記憶されたＲＯＭ
を収納するためのＲＯＭカプセルと、前記ＲＯＭに格納
された基本プログラムの作業領域であり、又、ユーザー
が使用できる領域であるＲＡＭと、電源部を制御するス
レーブＣＰＵとから構成される事を特徴とする。
【０００５】
【作用】本発明では、電源の低下を検知すると、前もっ
てメインＣＰＵ１が必要な処理をとる。
てメインＣＰＵ１が必要な処理をとる。
【０００６】
【実施例】図１は、本発明の一実施例の概略ブロック図
である。メインＣＰＵ１は、演算及びシステム全体の制
御を行うものである。又、スレーブＣＰＵインターフェ
ース１４によってメインＣＰＵ１とつながるスレーブＣ
ＰＵ５は、キーボード１７及び電源１６を制御するもの
である。又、ＲＯＭ２には、業務プログラムに起動をか
けるプログラムなどのシステムの基本プログラム及びオ
ペレーテイングシステムが格納されている。また、ＲＯ
Ｍカプセル３及び４には、業務プログラムを格納するＲ
ＯＭが収納される。５はＬＣＤユニットであり、ＬＣＤ
コントローラ６によって制御される。又、８はダイナミ
ックＲＡＭコントローラで、ダイナミックＲＡＭ７を制
御するものである。更に、非同期シリアルコントローラ
９は、切替回路１９を通して周辺機器と接続するための
ものである。又、１８はカートリッジインターフェース
１０を通じて本体と接続するカートリッジオプション
で、たとえば、ＲＡＭカートリッジ、ＲＯＭカートリッ
ジ、マイクロカセットドライブ等が考えられる。又、１
１はボーレートジェネレータ、１２はタイマーである。
更に、インタラプトコントローラ１３は外部よりの割込
を制御するものである。
である。メインＣＰＵ１は、演算及びシステム全体の制
御を行うものである。又、スレーブＣＰＵインターフェ
ース１４によってメインＣＰＵ１とつながるスレーブＣ
ＰＵ５は、キーボード１７及び電源１６を制御するもの
である。又、ＲＯＭ２には、業務プログラムに起動をか
けるプログラムなどのシステムの基本プログラム及びオ
ペレーテイングシステムが格納されている。また、ＲＯ
Ｍカプセル３及び４には、業務プログラムを格納するＲ
ＯＭが収納される。５はＬＣＤユニットであり、ＬＣＤ
コントローラ６によって制御される。又、８はダイナミ
ックＲＡＭコントローラで、ダイナミックＲＡＭ７を制
御するものである。更に、非同期シリアルコントローラ
９は、切替回路１９を通して周辺機器と接続するための
ものである。又、１８はカートリッジインターフェース
１０を通じて本体と接続するカートリッジオプション
で、たとえば、ＲＡＭカートリッジ、ＲＯＭカートリッ
ジ、マイクロカセットドライブ等が考えられる。又、１
１はボーレートジェネレータ、１２はタイマーである。
更に、インタラプトコントローラ１３は外部よりの割込
を制御するものである。
【０００７】図２は、図１のＲＯＭ２とダイナミックＲ
ＡＭ７の関係を更に詳細に示す図である。ここでは、図
示されるようにＲＯＭ２とダイナミックＲＡＭ７０は同
一のアドレスが割り当てられており、内部で切り換えて
使用されている。
ＡＭ７の関係を更に詳細に示す図である。ここでは、図
示されるようにＲＯＭ２とダイナミックＲＡＭ７０は同
一のアドレスが割り当てられており、内部で切り換えて
使用されている。
【０００８】次に、図１の実施例の基本ソフトウェア構
造を、図３のブロック図を用いて説明する。
造を、図３のブロック図を用いて説明する。
【０００９】図３において、上の方ほど高いソフトウェ
アレベル（人間に近いレベル）になり、下の方ほど低い
ソフトウェアレベル（機械に近いレベル）になる。
アレベル（人間に近いレベル）になり、下の方ほど低い
ソフトウェアレベル（機械に近いレベル）になる。
【００１０】まず、コンソール・コマンド・プロセッサ
（以下、ＣＣＰと略す。）２２は、コンソール（図示せ
ず）から入力されるコマンドを受け付け、対応するアプ
リケーションプログラム２１をロード、実行するプログ
ラムである。次にベーシック・ディスク・オペレーティ
ングシステム（以下、ＢＤＯＳと略す。）２３は、ＲＡ
Ｍディスク及びフロッピディスクのファイルを管理する
プログラムである。又、ベーシック・インプット・アウ
トプットシステム（以下、ＢＩＯＳと略す。）２５は、
標準デバイス３０のハードウェアとオペレーティング
システムとの入出力インターフェイスプログラムであ
る。さらに、マイクロカセット・テープ・オペレーティ
ングシステム（以下、ＭＴＯＳと略す。）２４は、マイ
クロカセットテープ（図示せず）のファイルを管理する
プログラムである。さらに、マイクロカセット・インプ
ット・アウトプットシステム２６は、マイクロカセット
３１のハードウェアとオペレーティングシステムとの入
出力インターフェイスプログラムである。又、拡張ＢＩ
ＯＳ２７は、拡張デバイス３２のハードウェアとオペレ
ーティングシステムとの入出力インターフェイスプログ
ラムである。
（以下、ＣＣＰと略す。）２２は、コンソール（図示せ
ず）から入力されるコマンドを受け付け、対応するアプ
リケーションプログラム２１をロード、実行するプログ
ラムである。次にベーシック・ディスク・オペレーティ
ングシステム（以下、ＢＤＯＳと略す。）２３は、ＲＡ
Ｍディスク及びフロッピディスクのファイルを管理する
プログラムである。又、ベーシック・インプット・アウ
トプットシステム（以下、ＢＩＯＳと略す。）２５は、
標準デバイス３０のハードウェアとオペレーティング
システムとの入出力インターフェイスプログラムであ
る。さらに、マイクロカセット・テープ・オペレーティ
ングシステム（以下、ＭＴＯＳと略す。）２４は、マイ
クロカセットテープ（図示せず）のファイルを管理する
プログラムである。さらに、マイクロカセット・インプ
ット・アウトプットシステム２６は、マイクロカセット
３１のハードウェアとオペレーティングシステムとの入
出力インターフェイスプログラムである。又、拡張ＢＩ
ＯＳ２７は、拡張デバイス３２のハードウェアとオペレ
ーティングシステムとの入出力インターフェイスプログ
ラムである。
【００１１】次に、本発明の図１の実施例の動作を説明
する。まず、ＲＯＭカプセル３あるいは４に、使用した
い業務内容についての業務プログラムが記憶されたＲＯ
Ｍを格納すると、その業務プログラムは、ＲＯＭ２にあ
る起動プログラムによって起動がかけられる。その後、
その業務プログラムがメインＣＰＵ１によって実行さ
れ、処理が進んでいく。そこで、今、電源１６の電圧が
徐々に低下してきた場合を考える。この時、この電圧の
低下はスレーブＣＰＵ１５によって検知される。そして
スレーブＣＰＵ１５は、電源電圧の低下を検知すると、
スレーブＣＰＵインターフェイス１４を通してメインＣ
ＰＵ１に割り込みをかけ、メインＣＰＵ１にパワーフェ
イルを知らせる。
する。まず、ＲＯＭカプセル３あるいは４に、使用した
い業務内容についての業務プログラムが記憶されたＲＯ
Ｍを格納すると、その業務プログラムは、ＲＯＭ２にあ
る起動プログラムによって起動がかけられる。その後、
その業務プログラムがメインＣＰＵ１によって実行さ
れ、処理が進んでいく。そこで、今、電源１６の電圧が
徐々に低下してきた場合を考える。この時、この電圧の
低下はスレーブＣＰＵ１５によって検知される。そして
スレーブＣＰＵ１５は、電源電圧の低下を検知すると、
スレーブＣＰＵインターフェイス１４を通してメインＣ
ＰＵ１に割り込みをかけ、メインＣＰＵ１にパワーフェ
イルを知らせる。
【００１２】これにより、メインＣＰＵ１は ただちに
プログラムの実行を中断し、もしたとえば、マイクロカ
セット（図示せず）がリード／ライト中であればその１
ブロック分の処理を終了した後、パワーフェイルの表示
を行う。その後、一定時間以内に電源スイッチ（図示せ
ず）がオフされない場合には、スレーブＣＰＵ１５が強
制的に電源を落とす。
プログラムの実行を中断し、もしたとえば、マイクロカ
セット（図示せず）がリード／ライト中であればその１
ブロック分の処理を終了した後、パワーフェイルの表示
を行う。その後、一定時間以内に電源スイッチ（図示せ
ず）がオフされない場合には、スレーブＣＰＵ１５が強
制的に電源を落とす。
【００１３】又、プログラムの実行の中断について、更
に詳細に説明すると、以下のようになる。電源の低下が
スレーブＣＰＵ１５から通知されるとメインＣＰＵ１
は、プログラムの実行を中断しても支障のないように、
実行の再開に必要な情報をダイナミックＲＡＭ７に格納
する。そして、たとえばマイクロカセットのリードを行
っていれば、１ブロックの途中で処理を中断しないで、
ブロックの終わりまで完全に読み出した後、処理を中断
する。つまり、メインＣＰＵ１はスレーブＣＰＵ１５か
ら電源の低下が報告されると、プログラムの実行の再開
に必要な情報を退避させた後、きりのいいところで処理
を中断させるのである。又、図１の実施例では、ＲＯＭ
２及びダイナミックＲＡＭ７は、それぞれ単数個である
が、増設して複数個のＲＯＭ、ダイナミックＲＡＭとし
て構成してもよい。又、メインＣＰＵ１、スレーブＣＰ
Ｕ１５は、それぞれ４ビットマイクロプロセッサでも、
８ビットマイクロプロセッサでも、１６ビットマイクロ
プロセッサでもどれでもよい。
に詳細に説明すると、以下のようになる。電源の低下が
スレーブＣＰＵ１５から通知されるとメインＣＰＵ１
は、プログラムの実行を中断しても支障のないように、
実行の再開に必要な情報をダイナミックＲＡＭ７に格納
する。そして、たとえばマイクロカセットのリードを行
っていれば、１ブロックの途中で処理を中断しないで、
ブロックの終わりまで完全に読み出した後、処理を中断
する。つまり、メインＣＰＵ１はスレーブＣＰＵ１５か
ら電源の低下が報告されると、プログラムの実行の再開
に必要な情報を退避させた後、きりのいいところで処理
を中断させるのである。又、図１の実施例では、ＲＯＭ
２及びダイナミックＲＡＭ７は、それぞれ単数個である
が、増設して複数個のＲＯＭ、ダイナミックＲＡＭとし
て構成してもよい。又、メインＣＰＵ１、スレーブＣＰ
Ｕ１５は、それぞれ４ビットマイクロプロセッサでも、
８ビットマイクロプロセッサでも、１６ビットマイクロ
プロセッサでもどれでもよい。
【００１４】又、ＲＯＭカプセル３及び４に格納された
ＲＯＭに記憶された業務プログラムは、そのままそこで
実行されててもよいし、又、ダイナミックＲＡＭにロー
ドされてから実行されてもよい。
ＲＯＭに記憶された業務プログラムは、そのままそこで
実行されててもよいし、又、ダイナミックＲＡＭにロー
ドされてから実行されてもよい。
【００１５】又、ＲＯＭカプセル３及び４に格納された
ＲＯＭに記憶された業務プログラムをダイナミックＲＡ
Ｍ７上に転送してから実行すると、ＲＯＭカプセル３及
び４に格納するＲＯＭには、最初だけ電源を供給してや
ればよいので、電力の節約になる。又、ＲＯＭカプセル
３及び４に格納されるＲＯＭが電力の消費の少ないもの
である場合には、ダイナミックＲＡＭ７に転送しなくて
も、ＲＯＭ上でそのまま実行させた方が、電力の消費が
少なくなるので、そのような場合は、ＲＯＭカプセル３
及び４のＲＯＭで業務プログラムを実行してもよい。
ＲＯＭに記憶された業務プログラムをダイナミックＲＡ
Ｍ７上に転送してから実行すると、ＲＯＭカプセル３及
び４に格納するＲＯＭには、最初だけ電源を供給してや
ればよいので、電力の節約になる。又、ＲＯＭカプセル
３及び４に格納されるＲＯＭが電力の消費の少ないもの
である場合には、ダイナミックＲＡＭ７に転送しなくて
も、ＲＯＭ上でそのまま実行させた方が、電力の消費が
少なくなるので、そのような場合は、ＲＯＭカプセル３
及び４のＲＯＭで業務プログラムを実行してもよい。
【００１６】
【発明の効果】本発明は、以上説明した様に電源の低下
を検知すると、前もってメインＣＰＵ１が必要な処理を
とれる。したがって、電源が復帰した時、プログラムの
実行を最初からでなく、電源が低下する前の段階のとこ
ろから続けて実行ができ、 プログラムの実行を効率的
に行えるという効果を有する。
を検知すると、前もってメインＣＰＵ１が必要な処理を
とれる。したがって、電源が復帰した時、プログラムの
実行を最初からでなく、電源が低下する前の段階のとこ
ろから続けて実行ができ、 プログラムの実行を効率的
に行えるという効果を有する。
【図１】本発明の一実施例のブロック図である。
【図２】図１のＲＯＭ２とダイナミックＲＡＭ７の関係
を示す図である。
を示す図である。
【図３】本発明の基本ソフトウェアの構成を説明するた
めの図である。
めの図である。
１：メインＣＰＵ ２：ＲＯＭ ３，４：ＲＯＭカプセル ７：ダイナミックＲＡＭ １４：スレーブＣＰＵ
Claims (1)
- 【請求項１】装置全体を制御するメインＣＰＵと、基本
的なプログラムを格納するためのＲＯＭと、業務用プロ
グラムが記憶されたＲＯＭを収納するためのＲＯＭカプ
セルと、前記ＲＯＭに格納された基本プログラムの作業
領域であり、又、ユーザーが使用できる領域であるＲＡ
Ｍと、電源部を制御するスレーブＣＰＵとから構成され
る事を特徴とする情報機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5123962A JPH0628233A (ja) | 1993-05-26 | 1993-05-26 | 情報機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5123962A JPH0628233A (ja) | 1993-05-26 | 1993-05-26 | 情報機器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59089628A Division JPS60233724A (ja) | 1984-05-04 | 1984-05-04 | 情報機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0628233A true JPH0628233A (ja) | 1994-02-04 |
Family
ID=14873645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5123962A Pending JPH0628233A (ja) | 1993-05-26 | 1993-05-26 | 情報機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628233A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135398A (en) * | 1979-04-10 | 1980-10-22 | Canon Inc | Electronic equipment |
| JPS58149525A (ja) * | 1982-03-02 | 1983-09-05 | Nec Corp | 自動電源制御装置 |
| JPS5971525A (ja) * | 1982-10-18 | 1984-04-23 | Nec Corp | 状態制御装置 |
-
1993
- 1993-05-26 JP JP5123962A patent/JPH0628233A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135398A (en) * | 1979-04-10 | 1980-10-22 | Canon Inc | Electronic equipment |
| JPS58149525A (ja) * | 1982-03-02 | 1983-09-05 | Nec Corp | 自動電源制御装置 |
| JPS5971525A (ja) * | 1982-10-18 | 1984-04-23 | Nec Corp | 状態制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2998737B2 (ja) | 周辺機器用電源制御装置 | |
| US5903765A (en) | Power management system for a computer | |
| US6327653B1 (en) | Technique for easily changing operating systems of a digital computer system using at least two pushbuttons | |
| USRE41547E1 (en) | Apparatus and a method for avoiding the accidental termination of computer power | |
| KR930008258B1 (ko) | 기억장치의 전원 공급을 제어하는 제어장치를 구비한 컴퓨터 시스템 | |
| EP0230351B1 (en) | Information processing system | |
| JP3106401B2 (ja) | 情報処理システム | |
| JP2002215597A (ja) | マルチプロセッサ装置 | |
| JPH04333119A (ja) | 情報処理装置 | |
| US20020038328A1 (en) | Information processing system and resume processing method used in the system | |
| JPH11202988A (ja) | システム消費電力制御方法 | |
| JP3102455B2 (ja) | 情報処理システム | |
| JPH0628233A (ja) | 情報機器 | |
| JP2000172386A (ja) | コンピュータシステムおよびメモリ電源管理方法 | |
| JPH10240367A (ja) | コンピュータシステムおよびそのサスペンド制御方法 | |
| JPS60233724A (ja) | 情報機器 | |
| JPH11338640A (ja) | コンピュータシステムおよびデータ転送制御方法 | |
| JPH064417A (ja) | メモリのバッテリバックアップ制御方式 | |
| JPH0628067A (ja) | 情報機器 | |
| JPH0594237A (ja) | 電源制御装置 | |
| KR100292155B1 (ko) | 작업환경전환이용이한디지탈컴퓨터시스템과그사용방법 | |
| JPH09138720A (ja) | 表示制御装置 | |
| JPH08202633A (ja) | データ処理装置 | |
| JPS63184123A (ja) | 情報処理装置 | |
| JPH05197461A (ja) | 電池駆動型コンピュータ |