JPH11202988A - システム消費電力制御方法 - Google Patents
システム消費電力制御方法Info
- Publication number
- JPH11202988A JPH11202988A JP10005046A JP504698A JPH11202988A JP H11202988 A JPH11202988 A JP H11202988A JP 10005046 A JP10005046 A JP 10005046A JP 504698 A JP504698 A JP 504698A JP H11202988 A JPH11202988 A JP H11202988A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- cpus
- power consumption
- control method
- stopped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】
【課題】 複数のＣＰＵから成るマルチプロセッサシス
テムにおける消費電力の低減。 【解決手段】 マルチプロセッサシステムにおいて多く
の処理能力を必要としない場合に、１つ又は複数のＣＰ
Ｕ１０１〜１０６を停止又はサスペンドする事により、
必要とするシステムの処理能力を低下させることなく、
システム全体の消費電力を削減するもの。このためシス
テムに具備されている各ＣＰＵ１０１〜１０６毎に停止
又はサスペンドする回路１１３〜１１８を設け、マルチ
タスクオペレーティングシステムが各ＣＰＵの利用量を
監視し、利用量が少ないＣＰＵに対して停止又はサスペ
ンドさせるもの。従ってシステム全体で必要とする処理
能力を満たしたうえでシステム全体の消費電力を削減す
る事が出来る。
テムにおける消費電力の低減。 【解決手段】 マルチプロセッサシステムにおいて多く
の処理能力を必要としない場合に、１つ又は複数のＣＰ
Ｕ１０１〜１０６を停止又はサスペンドする事により、
必要とするシステムの処理能力を低下させることなく、
システム全体の消費電力を削減するもの。このためシス
テムに具備されている各ＣＰＵ１０１〜１０６毎に停止
又はサスペンドする回路１１３〜１１８を設け、マルチ
タスクオペレーティングシステムが各ＣＰＵの利用量を
監視し、利用量が少ないＣＰＵに対して停止又はサスペ
ンドさせるもの。従ってシステム全体で必要とする処理
能力を満たしたうえでシステム全体の消費電力を削減す
る事が出来る。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のＣＰＵを備
えるマルチプロセッサシステムにおけるシステム消費電
力制御方法に係り、特に多くの処理能力を必要としない
時に、動作するＣＰＵの数を減らす事により、システム
全体の消費電力を削減することができるシステム消費電
力制御方法に関する。
えるマルチプロセッサシステムにおけるシステム消費電
力制御方法に係り、特に多くの処理能力を必要としない
時に、動作するＣＰＵの数を減らす事により、システム
全体の消費電力を削減することができるシステム消費電
力制御方法に関する。
【０００２】
【従来の技術】近年のコンピュータシステムでは、複数
のＣＰＵを接続し、該複数のＣＰＵを並列動作等を行う
ことにより処理能力を向上したマルチプロセッサ構成の
システムが採用されている。このマルチプロセッサシス
テムは、複数台のＣＰＵを駆動するために消費電力が大
きく、該消費電力の低減化が望まれている。
のＣＰＵを接続し、該複数のＣＰＵを並列動作等を行う
ことにより処理能力を向上したマルチプロセッサ構成の
システムが採用されている。このマルチプロセッサシス
テムは、複数台のＣＰＵを駆動するために消費電力が大
きく、該消費電力の低減化が望まれている。
【０００３】このため従来技術による電力制御方法とし
ては、例えば特開平５−５３６８０号公報に記載されて
いる如く、消費電力が供給されるクロック周波数に比例
するＣＰＵを備えるコンピュータシステムにおいて、シ
ステムバスのビジー状態及びプロセッサ割込信号等によ
りＣＰＵの駆動状態を監視し、ＣＰＵの駆動状態が低い
場合にＣＰＵに供給するクロック周波数を低下してシス
テムの低消費電力化を図るものが提案されている。
ては、例えば特開平５−５３６８０号公報に記載されて
いる如く、消費電力が供給されるクロック周波数に比例
するＣＰＵを備えるコンピュータシステムにおいて、シ
ステムバスのビジー状態及びプロセッサ割込信号等によ
りＣＰＵの駆動状態を監視し、ＣＰＵの駆動状態が低い
場合にＣＰＵに供給するクロック周波数を低下してシス
テムの低消費電力化を図るものが提案されている。
【０００４】尚、前記システムの低消費電力に関する技
術が記載された文献としては、例えば、特開平８−１９
０５３５号公報及び特開平７−３２５７８８号公報が挙
げられる。
術が記載された文献としては、例えば、特開平８−１９
０５３５号公報及び特開平７−３２５７８８号公報が挙
げられる。
【０００５】
【発明が解決しようとする課題】前述の従来技術は、Ｃ
ＰＵの駆動状態が低い場合にＣＰＵに供給する全てのク
ロック周波数を低減して全体の低消費電力化を図るた
め、一部に高い処理能力を必要とするＣＰＵが割り当て
られていたとしてもシステム全体の処理能力を退化させ
てしまうと言う不具合があった。また、前記公報記載の
技術は、マルチプロセッサを構成する要素プロセッサ個
々の負荷等に応じて動作速度を変化させることにより低
消費電力化を図るものであるが、該要素プロセッサの消
費電力にしか着目せず、現実に問題となる各要素プロセ
ッサが担当するプログラムやデータの処理については考
慮しておらず、現実のマルチプロセッサ適用が困難であ
ると言う不具合があった。
ＰＵの駆動状態が低い場合にＣＰＵに供給する全てのク
ロック周波数を低減して全体の低消費電力化を図るた
め、一部に高い処理能力を必要とするＣＰＵが割り当て
られていたとしてもシステム全体の処理能力を退化させ
てしまうと言う不具合があった。また、前記公報記載の
技術は、マルチプロセッサを構成する要素プロセッサ個
々の負荷等に応じて動作速度を変化させることにより低
消費電力化を図るものであるが、該要素プロセッサの消
費電力にしか着目せず、現実に問題となる各要素プロセ
ッサが担当するプログラムやデータの処理については考
慮しておらず、現実のマルチプロセッサ適用が困難であ
ると言う不具合があった。
【０００６】本発明の目的は、前述の従来技術による不
具合を除去することであり、必要とするシステムの処理
能力を低下することなく、システム全体の小電力を低減
することができるシステム消費電力制御方法を提供する
ことである。
具合を除去することであり、必要とするシステムの処理
能力を低下することなく、システム全体の小電力を低減
することができるシステム消費電力制御方法を提供する
ことである。
【０００７】
【課題を解決するための手段】前記目的を達成するため
本発明は、複数のＣＰＵを備えるマルチプロセッサシス
テムにおけるシステム消費電力制御方法であって、前記
複数のＣＰＵの個々、またはグループ毎に省電力制御を
行い、省電力単位で前記複数のＣＰＵの利用量が所定値
よりも低下した場合、任意のＣＰＵを停止又はサスペン
ド状態にすることを第１の特徴とする。
本発明は、複数のＣＰＵを備えるマルチプロセッサシス
テムにおけるシステム消費電力制御方法であって、前記
複数のＣＰＵの個々、またはグループ毎に省電力制御を
行い、省電力単位で前記複数のＣＰＵの利用量が所定値
よりも低下した場合、任意のＣＰＵを停止又はサスペン
ド状態にすることを第１の特徴とする。
【０００８】また本発明は、個々に電力供給制御が行な
われ、且つキャッシュメモリを内蔵する複数のＣＰＵ
と、該複数のＣＰＵを制御するシステム制御装置と、該
システム制御装置に接続されたメインメモリとを備える
マルチプロセッサシステムにおけるシステム消費電力制
御方法であって、前記複数のＣＰＵの利用量が所定値よ
りも低下した場合、任意のＣＰＵのキャッシュメモリの
内容を前記メインメモリ又は他のＣＰＵのキャッシュメ
モリに待避させ、該キャッシュメモリの内容を待避した
ＣＰＵを停止又はサスペンド状態にすることを第２の特
徴とする。
われ、且つキャッシュメモリを内蔵する複数のＣＰＵ
と、該複数のＣＰＵを制御するシステム制御装置と、該
システム制御装置に接続されたメインメモリとを備える
マルチプロセッサシステムにおけるシステム消費電力制
御方法であって、前記複数のＣＰＵの利用量が所定値よ
りも低下した場合、任意のＣＰＵのキャッシュメモリの
内容を前記メインメモリ又は他のＣＰＵのキャッシュメ
モリに待避させ、該キャッシュメモリの内容を待避した
ＣＰＵを停止又はサスペンド状態にすることを第２の特
徴とする。
【０００９】更に本発明は、前記特徴においてＣＰＵの
利用量が増加した場合、前記停止又はサスペンド状態に
したＣＰＵを再動作させると共に、該再動作したＣＰＵ
に前記メインメモリ又は他のＣＰＵのキャッシュメモリ
に待避した内容を復旧することを第３の特徴とする。
利用量が増加した場合、前記停止又はサスペンド状態に
したＣＰＵを再動作させると共に、該再動作したＣＰＵ
に前記メインメモリ又は他のＣＰＵのキャッシュメモリ
に待避した内容を復旧することを第３の特徴とする。
【００１０】
【発明の実施の形態】以下、本発明によるマルチプロセ
ッサシステムにおけるシステム消費電力制御方法の一実
施形態を図面を参照して詳細に説明する。図１は、本実
施形態が適用されるマルチプロセッサシステムの構成の
概略を示す図であり、このシステムは、個々にキャッシ
ュメモリ１０７〜１１２を内蔵する複数のＣＰＵ１０１
〜１０６と、該複数のＣＰＵ１０１〜１０６をシステム
バス１１９を介して制御するシステム制御装置１２０
と、該制御装置１２０に接続されたメインメモリ１２２
及びメインメモリコントローラ１２１と、前記システム
バス１１９とローカルバス１２４を接続するバスブリッ
ジ１２３と、前記複数のＣＰＵ１０１〜１０６をシステ
ム制御装置１２０からの指令に応じて停止又は駆動クロ
ック周波数を低下させるサスペンド制御を行う停止又は
サスペンド制御部１１３〜１１８とを備える。
ッサシステムにおけるシステム消費電力制御方法の一実
施形態を図面を参照して詳細に説明する。図１は、本実
施形態が適用されるマルチプロセッサシステムの構成の
概略を示す図であり、このシステムは、個々にキャッシ
ュメモリ１０７〜１１２を内蔵する複数のＣＰＵ１０１
〜１０６と、該複数のＣＰＵ１０１〜１０６をシステム
バス１１９を介して制御するシステム制御装置１２０
と、該制御装置１２０に接続されたメインメモリ１２２
及びメインメモリコントローラ１２１と、前記システム
バス１１９とローカルバス１２４を接続するバスブリッ
ジ１２３と、前記複数のＣＰＵ１０１〜１０６をシステ
ム制御装置１２０からの指令に応じて停止又は駆動クロ
ック周波数を低下させるサスペンド制御を行う停止又は
サスペンド制御部１１３〜１１８とを備える。
【００１１】さて、この様に構成されたマルチプロセッ
サシステムは、ＣＰＵ１０１〜１０６に各々割り当てら
れたプログラム（マルチタスク）を並列的に実行するこ
とにより、処理能力の向上を図る様に構成されており、
該マルチタスクのオペレーティングシステムは、各ＣＰ
Ｕに割り当てた各タスクに対する各ＣＰＵ利用量１０１
〜１０６を監視する機能を備える。このＣＰＵの利用量
とは、当該ＣＰＵの稼働率／ＣＰＵに与えるデータ量及
びプログラムサイズ等／プログラム内容等によって監視
され、所定の利用率が予め設定されている。
サシステムは、ＣＰＵ１０１〜１０６に各々割り当てら
れたプログラム（マルチタスク）を並列的に実行するこ
とにより、処理能力の向上を図る様に構成されており、
該マルチタスクのオペレーティングシステムは、各ＣＰ
Ｕに割り当てた各タスクに対する各ＣＰＵ利用量１０１
〜１０６を監視する機能を備える。このＣＰＵの利用量
とは、当該ＣＰＵの稼働率／ＣＰＵに与えるデータ量及
びプログラムサイズ等／プログラム内容等によって監視
され、所定の利用率が予め設定されている。
【００１２】このオぺレーティングシステムは、前記Ｃ
ＰＵ利用量の少ないタスクを検出した場合、そのタスク
が割り当てられているＣＰＵ１０１〜１０６に対し、当
該ＣＰＵの機能停止又はサスペンドを実行させるために
システム制御装置１２０に対しシステムバス１１９を介
して制御情報を送り、システム制御装置１２０は該制御
情報を元に、まず該当ＣＰＵのキャッシュメモリ内のデ
ータ或いはプログラム等の内容をシステムバス１１９を
介してメインメモリ１２２又は他のＣＰＵに書き戻すと
共に、タスクの停止又はサスペンドさせないＣＰＵヘの
再割り当てを実施し、この後に該当ＣＰＵの停止又はサ
スペンドを実施する。このＣＰＵの停止とは、電源断／
電源を供給するもののホットスタート可能なレベルに留
める等の処理が成されることを意味し、またサスペンド
とはＣＰＵの駆動クロック周波数を標準値より低下させ
ることを意味するものであるが、本発明はこれらに限ら
ずＣＰＵの消費電力を低減する処理（省電力制御）であ
れば良い。
ＰＵ利用量の少ないタスクを検出した場合、そのタスク
が割り当てられているＣＰＵ１０１〜１０６に対し、当
該ＣＰＵの機能停止又はサスペンドを実行させるために
システム制御装置１２０に対しシステムバス１１９を介
して制御情報を送り、システム制御装置１２０は該制御
情報を元に、まず該当ＣＰＵのキャッシュメモリ内のデ
ータ或いはプログラム等の内容をシステムバス１１９を
介してメインメモリ１２２又は他のＣＰＵに書き戻すと
共に、タスクの停止又はサスペンドさせないＣＰＵヘの
再割り当てを実施し、この後に該当ＣＰＵの停止又はサ
スペンドを実施する。このＣＰＵの停止とは、電源断／
電源を供給するもののホットスタート可能なレベルに留
める等の処理が成されることを意味し、またサスペンド
とはＣＰＵの駆動クロック周波数を標準値より低下させ
ることを意味するものであるが、本発明はこれらに限ら
ずＣＰＵの消費電力を低減する処理（省電力制御）であ
れば良い。
【００１３】この様に本実施形態によるシステム消費電
力制御方法は、前述の動作を各タスク毎に実施する事で
ＣＰＵ使用量が少ないタスクが割り当てられたＣＰＵを
停止又はサスペンドすることにより、システム全体とし
ての消費電力を削減することができる。
力制御方法は、前述の動作を各タスク毎に実施する事で
ＣＰＵ使用量が少ないタスクが割り当てられたＣＰＵを
停止又はサスペンドすることにより、システム全体とし
ての消費電力を削減することができる。
【００１４】次に前述の停止又はサスペンドしているＣ
ＰＵを再度正常に動作させる処理は、マルチタスクのオ
ペレーティングシステムが各タスクの処理状態を監視
し、駆動中のＣＰＵでは処理能力が不足した場合、又は
新規なプログラム他の要因により多くの処理能力を必要
とすると予想される場合、前記停止又はサスペンドして
いるＣＰＵに対して正常動作を再開すようにシステム制
御装置１２０に対しシステムバス１１９を介して制御情
報を送り、システム制御装置１２０が該制御情報に基づ
き当該ＣＰＵの動作を再現させ、この時、タスクを動作
再開させるＣＰＵへ割り当てるようタスクの再割当を実
施する。
ＰＵを再度正常に動作させる処理は、マルチタスクのオ
ペレーティングシステムが各タスクの処理状態を監視
し、駆動中のＣＰＵでは処理能力が不足した場合、又は
新規なプログラム他の要因により多くの処理能力を必要
とすると予想される場合、前記停止又はサスペンドして
いるＣＰＵに対して正常動作を再開すようにシステム制
御装置１２０に対しシステムバス１１９を介して制御情
報を送り、システム制御装置１２０が該制御情報に基づ
き当該ＣＰＵの動作を再現させ、この時、タスクを動作
再開させるＣＰＵへ割り当てるようタスクの再割当を実
施する。
【００１５】これら処理は、図２に示す如くフローチャ
ートで表される。即ち、上記処理は、ステップ２１の開
始においてオペレーティングシステムが複数のタスクの
監視を行い（ステップ２２）、ＣＰＵの利用量が所定値
より低いかどうか判定し（ステップ２３）、利用量が低
い（ＹＥＳ）場合、利用量の少ないタスクを他のＣＰＵ
に割り当て（ステップ２４）、当該ＣＰＵのキャシュメ
モリ内データ等をメインメモリに書き戻し（ステップ２
５）、当該ＣＰＵを停止又はサスペンドし（ステップ２
６）、利用量が高い（ＮＯ）場合、停止又はサスペンド
しているＣＰＵを電源供給又はクロックの復帰により再
動作させ（ステップ２７）、該再動作させたＣＰＵに対
してタスクの再割り当てを行う（ステップ２８）処理が
実行される。尚、前記例ではＣＰＵの利用量の判定基準
として１つの基準値を用いる例を説明したが、本発明は
これに限られることなく、例えば幅をもった標準範囲を
設定し、該標準範囲内なら処理をそのまま実行し、標準
範囲以下なら前記ＣＰＵの停止等を実行し、標準範囲以
上ならＣＰＵの再動作を行う様に構成しても良い。
ートで表される。即ち、上記処理は、ステップ２１の開
始においてオペレーティングシステムが複数のタスクの
監視を行い（ステップ２２）、ＣＰＵの利用量が所定値
より低いかどうか判定し（ステップ２３）、利用量が低
い（ＹＥＳ）場合、利用量の少ないタスクを他のＣＰＵ
に割り当て（ステップ２４）、当該ＣＰＵのキャシュメ
モリ内データ等をメインメモリに書き戻し（ステップ２
５）、当該ＣＰＵを停止又はサスペンドし（ステップ２
６）、利用量が高い（ＮＯ）場合、停止又はサスペンド
しているＣＰＵを電源供給又はクロックの復帰により再
動作させ（ステップ２７）、該再動作させたＣＰＵに対
してタスクの再割り当てを行う（ステップ２８）処理が
実行される。尚、前記例ではＣＰＵの利用量の判定基準
として１つの基準値を用いる例を説明したが、本発明は
これに限られることなく、例えば幅をもった標準範囲を
設定し、該標準範囲内なら処理をそのまま実行し、標準
範囲以下なら前記ＣＰＵの停止等を実行し、標準範囲以
上ならＣＰＵの再動作を行う様に構成しても良い。
【００１６】図３は、前述の実施形態における停止又は
サスペンド制御の具体例を説明するための図である。図
中、図１と同符号のものは同一部位を示し、符号３０１
は各ＣＰＵへのシステムクロック、符号３０２はシステ
ム制御装置１２０から制御部１１３〜１１８に供給され
るシステムクロック制御信号、符号３０３は各ＣＰＵを
独立して停止又はサスペンドさせる為の制御用レジス
タ、符号３０４は各ＣＰＵ内蔵のキャッシュ内のデータ
をメインメモリに書き戻す為のキャッシュ制御回路、符
号３０５は各ＣＰＵ内蔵のキャッシュ内のデータをメイ
ンメモリに書き戻す為のメインメモリコントローラ制御
回路、符号３０６は停止又はサスペンド情報をデコード
する停止又はサスペンド制御レジスタ３０３、ＣＰＵ内
蔵キャッシュ制御回路３０４、メインコントローラ制御
回路３０５を制御する情報デコーダである。
サスペンド制御の具体例を説明するための図である。図
中、図１と同符号のものは同一部位を示し、符号３０１
は各ＣＰＵへのシステムクロック、符号３０２はシステ
ム制御装置１２０から制御部１１３〜１１８に供給され
るシステムクロック制御信号、符号３０３は各ＣＰＵを
独立して停止又はサスペンドさせる為の制御用レジス
タ、符号３０４は各ＣＰＵ内蔵のキャッシュ内のデータ
をメインメモリに書き戻す為のキャッシュ制御回路、符
号３０５は各ＣＰＵ内蔵のキャッシュ内のデータをメイ
ンメモリに書き戻す為のメインメモリコントローラ制御
回路、符号３０６は停止又はサスペンド情報をデコード
する停止又はサスペンド制御レジスタ３０３、ＣＰＵ内
蔵キャッシュ制御回路３０４、メインコントローラ制御
回路３０５を制御する情報デコーダである。
【００１７】本構成において、各タスクの状態を監視す
るＣＰＵ１０１が、ＣＰＵ利用量が減少したタスクを検
知した場合、オペレーティングシステムが各ＣＰＵに対
してタスクの再割当を実施し、システムバス１１９に対
して停止又はサスペンドさせるＣＰＵの情報を発行す
る。この情報を基にシステム制御装置１２０内に有るデ
コーダ３０６により停止又はサスペンドさせるＣＰＵを
解析し、キャッシュ制御回路３０４及びメインメモリコ
ントローラ３０５に対し内蔵キャッシュメモリ内のデー
タをメインメモリ１２２に書き戻させる制御を指示す
る。更にキャッシュ制御回路３０４は、内蔵キャッシュ
内のデータがメインメモリ１２２に全て書き戻された事
を確認した後、前記制御用レジスタ３０３に停止又はサ
スペンドさせるＣＰＵの情報を書き込み、各ＣＰＵに供
給されるシステムクロックを抑止し、任意のＣＰＵに対
して停止又はサスペンドを実行する。
るＣＰＵ１０１が、ＣＰＵ利用量が減少したタスクを検
知した場合、オペレーティングシステムが各ＣＰＵに対
してタスクの再割当を実施し、システムバス１１９に対
して停止又はサスペンドさせるＣＰＵの情報を発行す
る。この情報を基にシステム制御装置１２０内に有るデ
コーダ３０６により停止又はサスペンドさせるＣＰＵを
解析し、キャッシュ制御回路３０４及びメインメモリコ
ントローラ３０５に対し内蔵キャッシュメモリ内のデー
タをメインメモリ１２２に書き戻させる制御を指示す
る。更にキャッシュ制御回路３０４は、内蔵キャッシュ
内のデータがメインメモリ１２２に全て書き戻された事
を確認した後、前記制御用レジスタ３０３に停止又はサ
スペンドさせるＣＰＵの情報を書き込み、各ＣＰＵに供
給されるシステムクロックを抑止し、任意のＣＰＵに対
して停止又はサスペンドを実行する。
【００１８】一方、停止又はサスペンド状態のＣＰＵを
再動作させるためには、タスクの監視を行っているＣＰ
Ｕ１０１から再動作を行う情報をシステムバス１１９に
発行し、この情報を基にシステム制御装置１２０内に有
るデコーダ３０６により再動作させるＣＰＵを解析し、
制御用レジスタ３０３に再動作させるＣＰＵの情報を書
込むことで、ＣＰＵに対するシステムクロックの供給を
再開し、ＣＰＵを動作させる。その後、タスクの再割り
当てを実施する。
再動作させるためには、タスクの監視を行っているＣＰ
Ｕ１０１から再動作を行う情報をシステムバス１１９に
発行し、この情報を基にシステム制御装置１２０内に有
るデコーダ３０６により再動作させるＣＰＵを解析し、
制御用レジスタ３０３に再動作させるＣＰＵの情報を書
込むことで、ＣＰＵに対するシステムクロックの供給を
再開し、ＣＰＵを動作させる。その後、タスクの再割り
当てを実施する。
【００１９】この様に本実施形態によるマルチプロセッ
サシステムは、システム制御装置１２０内に、各ＣＰＵ
のタスクによる利用量を監視及び解析する情報デコーダ
３０６と、各ＣＰＵ対応の停止又はサスペンド状態を記
録する制御レジスタ３０３と、該当ＣＰＵの内蔵キャシ
ュメモリ内の内容を待避及び復旧するためのキャシュ制
御回路３０４と、メインメモリ１２１を制御するメイン
メモリコントローラ３０５とを設け、情報デコーダ３０
６により利用量の低いＣＰＵを監視し、利用量の低いＣ
ＰＵに対して制御回路３０４が内蔵キャシュメモリの内
容をメインメモリに待避してから制御レジスタ３０３に
停止又はサスペンドさせるＣＰＵの情報を書き込んで当
該ＣＰＵの停止等を行い、停止又はサスペンド状態のＣ
ＰＵを再動作させるときには、タスクの監視を行ってい
るＣＰＵ１０１から再動作を行う情報を基にデコーダ３
０６が再動作させるＣＰＵを解析し、制御用レジスタ３
０３に再動作させるＣＰＵの情報を書込むことにより、
ＣＰＵに対するシステムクロックの供給を再開してＣＰ
Ｕを動作させると共にタスクの再割り当てを実施し、容
易に復旧することができる。
サシステムは、システム制御装置１２０内に、各ＣＰＵ
のタスクによる利用量を監視及び解析する情報デコーダ
３０６と、各ＣＰＵ対応の停止又はサスペンド状態を記
録する制御レジスタ３０３と、該当ＣＰＵの内蔵キャシ
ュメモリ内の内容を待避及び復旧するためのキャシュ制
御回路３０４と、メインメモリ１２１を制御するメイン
メモリコントローラ３０５とを設け、情報デコーダ３０
６により利用量の低いＣＰＵを監視し、利用量の低いＣ
ＰＵに対して制御回路３０４が内蔵キャシュメモリの内
容をメインメモリに待避してから制御レジスタ３０３に
停止又はサスペンドさせるＣＰＵの情報を書き込んで当
該ＣＰＵの停止等を行い、停止又はサスペンド状態のＣ
ＰＵを再動作させるときには、タスクの監視を行ってい
るＣＰＵ１０１から再動作を行う情報を基にデコーダ３
０６が再動作させるＣＰＵを解析し、制御用レジスタ３
０３に再動作させるＣＰＵの情報を書込むことにより、
ＣＰＵに対するシステムクロックの供給を再開してＣＰ
Ｕを動作させると共にタスクの再割り当てを実施し、容
易に復旧することができる。
【００２０】また前述の実施形態においては個々のＣＰ
Ｕ単位に省電力制御を行う例を説明したが本発明はこれ
に限られるものではなく、例えばＣＰＵを使用形態に応
じて複数のグループ分けを行い、グループ単位に省電力
制御を行う様にしても良い。
Ｕ単位に省電力制御を行う例を説明したが本発明はこれ
に限られるものではなく、例えばＣＰＵを使用形態に応
じて複数のグループ分けを行い、グループ単位に省電力
制御を行う様にしても良い。
【００２１】尚、本発明は次に述べる実施形態としても
表すことができる。 ＜実施形態１＞ 処理性能向上のために複数のＣＰＵを
具備したマルチプロセッサシステム装置において、多く
の処理能力を必要としない場合に、１つ又は複数のＣＰ
Ｕを停止又はサスペンド状態にする事でシステム全体の
消費電力を減らす事を特徴とするシステム消費電力制御
方式。
表すことができる。 ＜実施形態１＞ 処理性能向上のために複数のＣＰＵを
具備したマルチプロセッサシステム装置において、多く
の処理能力を必要としない場合に、１つ又は複数のＣＰ
Ｕを停止又はサスペンド状態にする事でシステム全体の
消費電力を減らす事を特徴とするシステム消費電力制御
方式。
【００２２】＜実施形態２＞ １つ又は複数のＣＰＵを
停止又はサスペンド開始前に停止又はサスペンドするＣ
ＰＵに内蔵されたキャッシュメモリの内容をメインメモ
リ又は動作を続行させるＣＰＵの内蔵キャッシュに退避
させる機能を有するシステム消費電力制御方式。
停止又はサスペンド開始前に停止又はサスペンドするＣ
ＰＵに内蔵されたキャッシュメモリの内容をメインメモ
リ又は動作を続行させるＣＰＵの内蔵キャッシュに退避
させる機能を有するシステム消費電力制御方式。
【００２３】＜実施形態３＞ 多くの処理能力が必要に
なった時、停止又はサスペンドしているＣＰＵを再度動
作させる為の機能を有するシステム消費電力制御方式。
なった時、停止又はサスペンドしているＣＰＵを再度動
作させる為の機能を有するシステム消費電力制御方式。
【００２４】＜実施形態４＞ 前記実施形態１のシステ
ム装置上で動作するマルチタスクオぺレーティングシス
テムにおいて、各タスク毎のＣＰＵ利用量を監視し、Ｃ
ＰＵ利用量の少ないタスクが割り当てられたＣＰＵを停
止又はサスペンドし、更に、該タスクを動作しつづける
別のＣＰＵに割り当てる機能を持つマルチタスクオぺレ
ーティングシステム。
ム装置上で動作するマルチタスクオぺレーティングシス
テムにおいて、各タスク毎のＣＰＵ利用量を監視し、Ｃ
ＰＵ利用量の少ないタスクが割り当てられたＣＰＵを停
止又はサスペンドし、更に、該タスクを動作しつづける
別のＣＰＵに割り当てる機能を持つマルチタスクオぺレ
ーティングシステム。
【００２５】＜実施形態５＞ 前記実施形態１のシステ
ム装置上で動作するマルチタスクオぺレーティングシス
テムにおいて、停止又はサスペンドしているＣＰＵを各
タスクのＣＰＵ利用量により再動作させ、更に、該ＣＰ
Ｕにタスクを再度割り当てる機能を持つマルチタスクオ
ぺレーティングシステム。
ム装置上で動作するマルチタスクオぺレーティングシス
テムにおいて、停止又はサスペンドしているＣＰＵを各
タスクのＣＰＵ利用量により再動作させ、更に、該ＣＰ
Ｕにタスクを再度割り当てる機能を持つマルチタスクオ
ぺレーティングシステム。
【００２６】
【発明の効果】以上述べた如く本発明によれば、マルチ
プロセッサシステムにおいて、各ＣＰＵ毎に停止又はサ
スペンドする回路と各ＣＰＵの利用量を監視し利用量が
少ないＣＰＵに対して停止又はサスペンドさせる機能を
有するマルチタスクオペレーティングシステムとを設
け、多くの処理能力を必要としない場合に、１つ又は複
数のＣＰＵを停止又はサスペンドする事により、必要と
するシステムの処理能力を低下させることなく、システ
ム全体の消費電力を削減する事ができる。
プロセッサシステムにおいて、各ＣＰＵ毎に停止又はサ
スペンドする回路と各ＣＰＵの利用量を監視し利用量が
少ないＣＰＵに対して停止又はサスペンドさせる機能を
有するマルチタスクオペレーティングシステムとを設
け、多くの処理能力を必要としない場合に、１つ又は複
数のＣＰＵを停止又はサスペンドする事により、必要と
するシステムの処理能力を低下させることなく、システ
ム全体の消費電力を削減する事ができる。
【図１】本発明によるシステム消費電力制御方法を適用
するマルチプロセッサシステムの一実施形態を示す図。
するマルチプロセッサシステムの一実施形態を示す図。
【図２】本発明によるシステム消費電力制御方法による
動作を説明するためのフローチャート。
動作を説明するためのフローチャート。
【図３】本発明による停止又はサスペンド制御及びシス
テム制御回路の内部構成を説明するための図。
テム制御回路の内部構成を説明するための図。
１０１〜１０６：ＣＰＵ、１０７〜１１２：ＣＰＵ内蔵
キャッシュ、１１３〜１１８：停止又はサスペンド制
御、１１９：システムバス、１２０：システム制御装
置、１２１：メインメモリコントローラ、１２２：メイ
ンメモリ、１２３：バスブリッジ、１２４：ローカルバ
ス、３０１：システムクロック、３０２：システムクロ
ック制御信号、３０３：停止又はサスペンド制御レジス
タ、３０４：ＣＰＵ内蔵キャッシュ制御回路、３０５：
メインメモリコントローラ制御回路、３０６：停止又は
サスペンド情報デコーダ。
キャッシュ、１１３〜１１８：停止又はサスペンド制
御、１１９：システムバス、１２０：システム制御装
置、１２１：メインメモリコントローラ、１２２：メイ
ンメモリ、１２３：バスブリッジ、１２４：ローカルバ
ス、３０１：システムクロック、３０２：システムクロ
ック制御信号、３０３：停止又はサスペンド制御レジス
タ、３０４：ＣＰＵ内蔵キャッシュ制御回路、３０５：
メインメモリコントローラ制御回路、３０６：停止又は
サスペンド情報デコーダ。
Claims (3)
- 【請求項１】 複数のＣＰＵを備えるマルチプロセッサ
システムにおけるシステム消費電力制御方法であって、
前記複数のＣＰＵの個々、またはグループ毎に省電力制
御を行い、省電力単位で前記複数のＣＰＵの利用量が所
定値よりも低下した場合、任意のＣＰＵを停止又はサス
ペンド状態にすることを特徴とするシステム消費電力制
御方法。 - 【請求項２】 個々に電力供給制御が行なわれ、且つキ
ャッシュメモリを内蔵する複数のＣＰＵと、該複数のＣ
ＰＵを制御するシステム制御装置と、該システム制御装
置に接続されたメインメモリとを備えるマルチプロセッ
サシステムにおけるシステム消費電力制御方法であっ
て、前記複数のＣＰＵの利用量が所定値よりも低下した
場合、任意のＣＰＵのキャッシュメモリの内容を前記メ
インメモリ又は他のＣＰＵのキャッシュメモリに待避さ
せ、該キャッシュメモリの内容を待避したＣＰＵを停止
又はサスペンド状態にすることを特徴とするシステム消
費電力制御方法。 - 【請求項３】 ＣＰＵの利用量が増加した場合、前記停
止又はサスペンド状態にしたＣＰＵを再動作させると共
に、該再動作したＣＰＵに前記メインメモリ又は他のＣ
ＰＵのキャッシュメモリに待避した内容を復旧すること
を特徴とする請求項２記載のシステム消費電力制御方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10005046A JPH11202988A (ja) | 1998-01-13 | 1998-01-13 | システム消費電力制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10005046A JPH11202988A (ja) | 1998-01-13 | 1998-01-13 | システム消費電力制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11202988A true JPH11202988A (ja) | 1999-07-30 |
Family
ID=11600485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10005046A Pending JPH11202988A (ja) | 1998-01-13 | 1998-01-13 | システム消費電力制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11202988A (ja) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005010736A1 (en) * | 2003-07-30 | 2005-02-03 | Koninklijke Philips Electronics N.V. | Flexible power reduction for embedded components |
| KR100708952B1 (ko) | 2003-05-27 | 2007-04-18 | 닛본 덴끼 가부시끼가이샤 | 병렬 처리 시스템, 병렬 처리 프로그램을 기록하는 컴퓨터 판독가능한 기록 매체 및 병렬 처리 방법 |
| JP2007125950A (ja) * | 2005-11-02 | 2007-05-24 | Toyota Motor Corp | 車両用電子制御装置の電源管理システム |
| JP2007310791A (ja) * | 2006-05-22 | 2007-11-29 | Hitachi Ltd | 計算機システムの消費電力低減方法、及びそのプログラム |
| JP2008102667A (ja) * | 2006-10-18 | 2008-05-01 | Hitachi Ltd | 論理区画ごとに電源を管理する計算機システム、ストレージ装置及びそれらの制御方法 |
| JP2008129846A (ja) * | 2006-11-21 | 2008-06-05 | Nippon Telegr & Teleph Corp <Ntt> | データ処理装置、データ処理方法およびプログラム |
| US7522563B2 (en) | 2001-11-28 | 2009-04-21 | Millennial Net, Inc. | Network protocol |
| JP2009093383A (ja) * | 2007-10-07 | 2009-04-30 | Alpine Electronics Inc | マルチコアプロセッサ制御方法及び装置 |
| US7543091B2 (en) | 2004-09-22 | 2009-06-02 | Kabushiki Kaisha Toshiba | Self-organized parallel processing system |
| JP2009175788A (ja) * | 2008-01-21 | 2009-08-06 | Hitachi Ltd | サーバの消費電力制御装置、サーバの消費電力制御方法及びコンピュータプログラム |
| US7587716B2 (en) | 2003-02-21 | 2009-09-08 | Sharp Kabushiki Kaisha | Asymmetrical multiprocessor system, image processing apparatus and image forming apparatus using same, and unit job processing method using asymmetrical multiprocessor |
| JP2009223687A (ja) * | 2008-03-17 | 2009-10-01 | Nec Corp | 情報処理システムおよびその制御方法 |
| JP2010146262A (ja) * | 2008-12-18 | 2010-07-01 | Nec Corp | 情報処理装置及び入出力パスの切替方法 |
| WO2010137233A1 (ja) * | 2009-05-28 | 2010-12-02 | パナソニック株式会社 | マルチプロセッサシステムにおける省電力制御装置およびモバイル端末 |
| JP2011103109A (ja) * | 2009-11-12 | 2011-05-26 | Toyota Motor Corp | マルチプロセッサシステム |
| JP2011114495A (ja) * | 2009-11-25 | 2011-06-09 | Panasonic Electric Works Co Ltd | ネットワーク監視制御装置 |
| JP2011198332A (ja) * | 2010-03-24 | 2011-10-06 | Fujitsu Ltd | 仮想マシン管理プログラム及び仮想マシン管理装置 |
| WO2011121786A1 (ja) * | 2010-03-31 | 2011-10-06 | 富士通株式会社 | マルチコアプロセッサシステム、電力制御方法、および電力制御プログラム |
| WO2012004954A1 (ja) * | 2010-07-06 | 2012-01-12 | 株式会社日立製作所 | トレースシステム |
| US8108702B2 (en) | 2007-03-30 | 2012-01-31 | Fujitsu Limited | Power saving device controlled by controller or disk |
| WO2012014273A1 (ja) * | 2010-07-26 | 2012-02-02 | 富士通株式会社 | 情報処理システム、無停電電源システムおよび処理割り当て制御方法 |
| KR20120062891A (ko) * | 2009-09-09 | 2012-06-14 | 에이티아이 테크놀로지스 유엘씨 | 액티브 프로세서들의 수 변경을 용이하게 하는 자원 관리 방법 |
| US8224639B2 (en) | 2004-03-29 | 2012-07-17 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
| JP2012221465A (ja) * | 2011-04-14 | 2012-11-12 | Nec Computertechno Ltd | コンピュータシステム、及び省電力制御方法 |
| JP2013239199A (ja) * | 2005-09-30 | 2013-11-28 | Synopsys Inc | マルチコアアーキテクチャにおけるスケジューリング |
| JP2014012409A (ja) * | 2013-08-19 | 2014-01-23 | Kyocera Document Solutions Inc | 画像形成システムおよび省電力印刷方法 |
| JP2014535089A (ja) * | 2012-08-30 | 2014-12-25 | ▲華▼▲為▼終端有限公司Ｈｕａｗｅｉ Ｄｅｖｉｃｅ Ｃｏ．， Ｌｔｄ． | 中央処理装置を制御する方法および装置 |
| JP2015210813A (ja) * | 2014-04-24 | 2015-11-24 | 富士通株式会社 | 同期方法 |
| JP2016531371A (ja) * | 2013-09-09 | 2016-10-06 | ゼットティーイー コーポレーションＺｔｅ Ｃｏｒｐｏｒａｔｉｏｎ | プロセッサのコア処理方法、装置及び端末 |
-
1998
- 1998-01-13 JP JP10005046A patent/JPH11202988A/ja active Pending
Cited By (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8098615B2 (en) | 2001-11-28 | 2012-01-17 | Millennial Net, Inc. | Network protocol |
| US7522563B2 (en) | 2001-11-28 | 2009-04-21 | Millennial Net, Inc. | Network protocol |
| US7948930B2 (en) | 2001-11-28 | 2011-05-24 | Millennial Net, Inc. | Network protocol |
| US7587716B2 (en) | 2003-02-21 | 2009-09-08 | Sharp Kabushiki Kaisha | Asymmetrical multiprocessor system, image processing apparatus and image forming apparatus using same, and unit job processing method using asymmetrical multiprocessor |
| KR100708952B1 (ko) | 2003-05-27 | 2007-04-18 | 닛본 덴끼 가부시끼가이샤 | 병렬 처리 시스템, 병렬 처리 프로그램을 기록하는 컴퓨터 판독가능한 기록 매체 및 병렬 처리 방법 |
| WO2005010736A1 (en) * | 2003-07-30 | 2005-02-03 | Koninklijke Philips Electronics N.V. | Flexible power reduction for embedded components |
| US9183051B2 (en) | 2004-03-29 | 2015-11-10 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
| US8224639B2 (en) | 2004-03-29 | 2012-07-17 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
| US7543091B2 (en) | 2004-09-22 | 2009-06-02 | Kabushiki Kaisha Toshiba | Self-organized parallel processing system |
| US7913006B2 (en) | 2004-09-22 | 2011-03-22 | Kabushiki Kaisha Toshiba | Self-organized parallel processing system |
| US9286262B2 (en) | 2005-09-30 | 2016-03-15 | Synopsys, Inc. | Scheduling in a multicore architecture |
| US9442886B2 (en) | 2005-09-30 | 2016-09-13 | Synopsys, Inc. | Scheduling in a multicore architecture |
| JP2013239199A (ja) * | 2005-09-30 | 2013-11-28 | Synopsys Inc | マルチコアアーキテクチャにおけるスケジューリング |
| JP2007125950A (ja) * | 2005-11-02 | 2007-05-24 | Toyota Motor Corp | 車両用電子制御装置の電源管理システム |
| JP2007310791A (ja) * | 2006-05-22 | 2007-11-29 | Hitachi Ltd | 計算機システムの消費電力低減方法、及びそのプログラム |
| US8458432B2 (en) | 2006-10-18 | 2013-06-04 | Hitachi, Ltd. | Computer system, storage system and method for controlling power supply based on logical partition |
| JP2008102667A (ja) * | 2006-10-18 | 2008-05-01 | Hitachi Ltd | 論理区画ごとに電源を管理する計算機システム、ストレージ装置及びそれらの制御方法 |
| JP2008129846A (ja) * | 2006-11-21 | 2008-06-05 | Nippon Telegr & Teleph Corp <Ntt> | データ処理装置、データ処理方法およびプログラム |
| US8108702B2 (en) | 2007-03-30 | 2012-01-31 | Fujitsu Limited | Power saving device controlled by controller or disk |
| US8209552B2 (en) | 2007-10-07 | 2012-06-26 | Alpine Electronics, Inc. | Method and device for controlling multicore processor |
| JP2009093383A (ja) * | 2007-10-07 | 2009-04-30 | Alpine Electronics Inc | マルチコアプロセッサ制御方法及び装置 |
| JP2009175788A (ja) * | 2008-01-21 | 2009-08-06 | Hitachi Ltd | サーバの消費電力制御装置、サーバの消費電力制御方法及びコンピュータプログラム |
| JP2009223687A (ja) * | 2008-03-17 | 2009-10-01 | Nec Corp | 情報処理システムおよびその制御方法 |
| JP2010146262A (ja) * | 2008-12-18 | 2010-07-01 | Nec Corp | 情報処理装置及び入出力パスの切替方法 |
| WO2010137233A1 (ja) * | 2009-05-28 | 2010-12-02 | パナソニック株式会社 | マルチプロセッサシステムにおける省電力制御装置およびモバイル端末 |
| JP2013504810A (ja) * | 2009-09-09 | 2013-02-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | アクティブなプロセッサの数を変更することを容易にする資源管理 |
| KR20120062891A (ko) * | 2009-09-09 | 2012-06-14 | 에이티아이 테크놀로지스 유엘씨 | 액티브 프로세서들의 수 변경을 용이하게 하는 자원 관리 방법 |
| JP2011103109A (ja) * | 2009-11-12 | 2011-05-26 | Toyota Motor Corp | マルチプロセッサシステム |
| JP2011114495A (ja) * | 2009-11-25 | 2011-06-09 | Panasonic Electric Works Co Ltd | ネットワーク監視制御装置 |
| JP2011198332A (ja) * | 2010-03-24 | 2011-10-06 | Fujitsu Ltd | 仮想マシン管理プログラム及び仮想マシン管理装置 |
| JP5472449B2 (ja) * | 2010-03-31 | 2014-04-16 | 富士通株式会社 | マルチコアプロセッサシステム、電力制御方法、および電力制御プログラム |
| CN102822803A (zh) * | 2010-03-31 | 2012-12-12 | 富士通株式会社 | 多核处理器系统、电力控制方法及电力控制程序 |
| WO2011121786A1 (ja) * | 2010-03-31 | 2011-10-06 | 富士通株式会社 | マルチコアプロセッサシステム、電力制御方法、および電力制御プログラム |
| US9037888B2 (en) | 2010-03-31 | 2015-05-19 | Fujitsu Limited | Multi-core processor system, electrical power control method, and computer product for migrating process from one core to another |
| JP2012018438A (ja) * | 2010-07-06 | 2012-01-26 | Hitachi Ltd | トレースシステム |
| WO2012004954A1 (ja) * | 2010-07-06 | 2012-01-12 | 株式会社日立製作所 | トレースシステム |
| JP5573953B2 (ja) * | 2010-07-26 | 2014-08-20 | 富士通株式会社 | 情報処理システム、無停電電源システムおよび処理割り当て制御方法 |
| US9075592B2 (en) | 2010-07-26 | 2015-07-07 | Fujitsu Limited | Information processing system, uninterruptible power system, and method for controlling allocation of processing |
| WO2012014273A1 (ja) * | 2010-07-26 | 2012-02-02 | 富士通株式会社 | 情報処理システム、無停電電源システムおよび処理割り当て制御方法 |
| JP2012221465A (ja) * | 2011-04-14 | 2012-11-12 | Nec Computertechno Ltd | コンピュータシステム、及び省電力制御方法 |
| JP2014535089A (ja) * | 2012-08-30 | 2014-12-25 | ▲華▼▲為▼終端有限公司Ｈｕａｗｅｉ Ｄｅｖｉｃｅ Ｃｏ．， Ｌｔｄ． | 中央処理装置を制御する方法および装置 |
| US9436266B2 (en) | 2012-08-30 | 2016-09-06 | Huawei Device Co., Ltd. | Method and apparatus for controlling central processing unit in a group of central processing units by acquiring power consumption factors for each central processing unit and comparing a mean of power consumption factors with a threshold |
| JP2014012409A (ja) * | 2013-08-19 | 2014-01-23 | Kyocera Document Solutions Inc | 画像形成システムおよび省電力印刷方法 |
| JP2016531371A (ja) * | 2013-09-09 | 2016-10-06 | ゼットティーイー コーポレーションＺｔｅ Ｃｏｒｐｏｒａｔｉｏｎ | プロセッサのコア処理方法、装置及び端末 |
| JP2015210813A (ja) * | 2014-04-24 | 2015-11-24 | 富士通株式会社 | 同期方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11202988A (ja) | システム消費電力制御方法 | |
| JP3845639B2 (ja) | マルチスレッド・プロセッサを単一スレッド・モード及び同時マルチスレッド・モードの間で動的に切り替える装置及び方法 | |
| JP3376360B2 (ja) | 情報処理装置および消費電力削減方法 | |
| KR100352045B1 (ko) | 컴퓨터시스템에서전력소모를감소시키기위한방법및장치 | |
| EP0669016B1 (en) | Method of autonomously reducing power consumption in a computer system | |
| EP2495655B1 (en) | Method for switching operating system and electronic apparatus using the same | |
| JPH086681A (ja) | 省電力制御システム | |
| JP2002215597A (ja) | マルチプロセッサ装置 | |
| EP0665497A1 (en) | Method and apparatus for a multilayer system quiescent suspend and resume operation | |
| US20060085794A1 (en) | Information processing system, information processing method, and program | |
| JPH0776894B2 (ja) | プロセッサ用クロック信号の制御方法及び情報処理システム | |
| JP2002099433A (ja) | 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体 | |
| JPH11194963A (ja) | コマンド実行監視方法、及び、コマンド実行監視装置 | |
| JP2004078322A (ja) | タスク管理システム、プログラム、記録媒体、及び制御方法 | |
| JPS62184544A (ja) | 仮想計算機システム | |
| JP2010157017A (ja) | 情報処理装置の制御方法 | |
| JPH11338640A (ja) | コンピュータシステムおよびデータ転送制御方法 | |
| JPH1031592A (ja) | メモリ管理方法及びメモリ管理システム | |
| JPH11102238A (ja) | コンピュータシステムおよびそのシステムにおけるサスペンド制御方法 | |
| JP2944648B1 (ja) | 情報処理装置及びｃｄ−ｒｏｍ装置制御方法 | |
| JPH09138720A (ja) | 表示制御装置 | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JP2003345474A (ja) | コンピュータシステムおよびデータ転送制御方法 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JP2007122421A (ja) | メモリ管理方法 |