JPH0449705Y2 - - Google Patents

Info

Publication number
JPH0449705Y2
JPH0449705Y2 JP1986177719U JP17771986U JPH0449705Y2 JP H0449705 Y2 JPH0449705 Y2 JP H0449705Y2 JP 1986177719 U JP1986177719 U JP 1986177719U JP 17771986 U JP17771986 U JP 17771986U JP H0449705 Y2 JPH0449705 Y2 JP H0449705Y2
Authority
JP
Japan
Prior art keywords
oscillation
circuit
output
oscillation circuit
selection gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1986177719U
Other languages
English (en)
Other versions
JPS6384634U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986177719U priority Critical patent/JPH0449705Y2/ja
Publication of JPS6384634U publication Critical patent/JPS6384634U/ja
Application granted granted Critical
Publication of JPH0449705Y2 publication Critical patent/JPH0449705Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、発振回路の発振出力に基いて、内部
回路の動作を制御するシステムクロツクパルスを
作成するクロツクパルス発生回路に関する。
(ロ) 従来の技術 一般に、マイクロコンピユータに於いて、内部
動作を制御するシステムクロツクを作成するため
の基準クロツクパルスは、水晶あるいはセラミツ
クを用いた発振回路、あるいは、抵抗とコンデン
サを用いた発振回路によつて作成される。
水晶あるいはセラミツクを用いた発振回路は、
発振の起動時には発振が不安定となり、安定した
発振が得られるまで時間がかかる欠点があるが、
発振が安定すれば正確な発振周波数が得られる利
点がある。一方CR(抵抗とコンデンサ)の発振回
路は、発振の起動直後に安定した発振が得られる
が、発振周波数が正確でない欠点がある。
また、マイクロコンピユータにはホールト命令
の実行により発振を停止するスタンバイ機能が設
けられている。スタンバイ状態は、外部あるいは
内部で発生したスタンバイ解除要求に従つて解除
されるが、水晶あるいはセラミツクの発振回路の
場合には、発振開始直後は不安定期間となるた
め、リセツト信号の発生を不安定期間より長くし
て安定するまでシステムクロツクの発生を停止さ
せなければならない。
上述のマイクロコンピユータは、昭和58年11月
30日に東京三洋電機(株)より発行されたマイコン資
料シリーズNo.13「LC6500シリーズ ユーザーズマ
ニユアル」の第35頁から第41頁に記載されてい
る。
(ハ) 考案が解決しようとする問題点 従来、正確な発振周波数を必要とする場合には
水晶あるいはセラミツクの発振回路を使用しなけ
ればならないが、この場合、スタンバイ状態が解
除されたときには発振が安定するまで動作を開始
することができず処理が遅くなる欠点があつた。
(ニ) 問題点を解決するための手段 本考案は上述した点に鑑みて為されたものであ
り、水晶あるいはセラミツクを使用した第1の発
振回路と、抵抗及びコンデンサを使用した第2の
発振回路と、第1及び第2の発振回路の出力を選
択出力する選択ゲート回路と、選択ゲート回路の
出力を分周する分周回路と、動作を停止させる信
号あるいは初期設定信号より第2の発振回路の発
振出力を選択し、分周出力により第1の発振回路
を選択するように選択ゲート回路を制御する制御
回路とを備えることにより、発振開始直後からシ
ステムクロツクの発生を可能としたクロツクパル
ス発生回路を提供するものである。
(ホ) 作用 上述の手段によれば、スタンバイ状態が解除さ
れたとき、及び、電源が投入されたときには、不
安定な発振を行う第1の発振回路の発振出力は使
用されず、直ちに安定した発振を行う第2の発振
回路の出力が選択ゲート回路から出力され、その
出力を分周回路で分周し、第1の発振回路が安定
した頃出力される分周出力により、第1の発振回
路の発振出力が選択ゲート回路から出力されるの
で、発振が安定するまでの待ち時間が無くなる。
(ヘ) 実施例 第1図は、本考案の実施例を示すブロツク図で
ある。1は第1の発振回路、2は第2の発振回
路、3は選択ゲート回路、4はシステムクロツク
作成回路、5は分周回路、6は選択ゲート回路3
を制御する制御回路となるR−SFFである。
第1の発振回路1は、水晶(あるいはセラミツ
ク)振動子7とコンデンサ8によつて発振を行う
水晶発振回路であり、発振動作がR−SFF9の出
力によつて制御される。R−SFF9は、ホールト
命令等の実行時に発生するスタンバイ要求信号
STOPによりセツトされ、スタンバイ解除信号
STARTあるいは電源投入時に発生する初期設定
信号RESETによつてリセツトされる。
第2の発振回路2は、コンデンサ10と抵抗1
1によつて発振を行うCR発振回路であり、発振
動作はR−SFF12の出力によつて制御される。
R−SFF12は、スタンバイ要求信号STOP、あ
るいは、CR発振回路の発振停止信号CRSTOPの
発生によりセツトされ、スタンバイ解除信号
STARTあるいは初期設定信号RESETによりリ
セツトされる。
第1の発振回路1の発振出力OSC1と第2の発
振回路2の発振出力OSC2は、共に選択ゲート回
路3に印加されている。選択ゲート回路3を制御
するR−SFF6は、ホールト命令実行時に発生す
るスタンバイ要求信号STOPと電源投入時に発生
される初期設定信号RESETによりセツトされ、
そのセツト出力により選択ゲート回路3に第2の
発振回路2の発振出力OSC2を選択させ、また、
分周回路5から出力される分周出力PDOUTによ
りリセツトされ、そのリセツト出力により選択ゲ
ート回路3に第1の発振回路1の発振出力OSC1
を選択させる。
次に、第1図に示された回路の動作を第2図を
参照して概略説明する。
電源投入時に於いて、初期設定信号RESETが
発生すると、R−SFF9,12は共にリセツトさ
れて、第1及び第2の発振回路1,2の発振が開
始される。一方、初期設定信号RESETによりR
−SFF6はセツトされため、安定な発振出力
OSC2がシステムクロツク作成回路4及び分周回
路5に選択ゲート回路3を介して印加される。従
つて、システムクロツク作成回路4は発振出力
OSC2に基いてシステムクロツクを作成出力す
る。また、分周回路5は、OSC2を計数し、第1
の発振回路1の不安定期間より長い時間が経過し
たとき分周出力PDOUTを出力する。分周出力
PDOUTにより、R−SFF6はリセツトされるた
め、選択ゲート回路3からは発振出力OSC1が出
力される。この状態になれば、第2の発振回路2
は不要となるので、停止信号CRSTOPにより、
第2の発振回路2の発振を停止させる。
一方、ホールト命令の実行により停止信号
STOPが発生すると、R−SFF9,12はセツト
され、第1及び第2の発振回路1,2の動作が停
止する。また、R−SFF6はセツトされ、選択ゲ
ート回路3は、発振出力OSC2を選択する状態と
なる。スタンバイ状態に於いて、スタンバイ解除
信号STARTが発生した場合、R−SFF9,12
が共にリセツトされ、電源投入時と同様の動作を
行う。
(ト) 考案の効果 上述の如く本考案によれば、水晶あるいはセラ
ミツクを用いた第1の発振回路が発振を開始した
直後の不安定時間は、CRを用いた第2の発振回
路の発振出力を使用するため、待ち時間が無く即
座にクロツクパルスを作成し動作させることがで
きる。更に、第2の発振回路を使用する期間は極
めて短期間であるため、水晶あるいはセラミツク
の発振の特徴である周波数精度が高い利点を損う
ことはない。
【図面の簡単な説明】
第1図は本考案の実施例を示すブロツク図、第
2図は第1図の動作を示すタイミング図である。 1……第1の発振回路、2……第2の発振回
路、3……選択ゲート回路、4……システムクロ
ツク作成回路、5……分周回路、6,9,12…
…R−SFF。

Claims (1)

    【実用新案登録請求の範囲】
  1. 水晶あるいはセラミツク等の振動素子が接続さ
    れた第1の発振回路と、抵抗及びコンデンサが接
    続された第2の発振回路と、前記第1の発振回路
    の発振出力と第2の発振回路の発振出力が印加さ
    れた選択ゲートと、該選択ゲートからの出力に基
    いてシステムクロツクを作成するシステムクロツ
    ク作成回路と、前記第1の発振回路の発振出力あ
    るいは前記第2の発振回路の発振出力を分周する
    分周回路と、前記第1の発振回路及び第2の発振
    回路の動作を停止させる信号あるいは初期設定信
    号に基いて前記第2の発振出力を選択し前記分周
    回路の出力に基づいて前記第1の発振回路の発振
    出力を選択するよう前記選択ゲートを制御する制
    御回路と、前記選択ゲートを制御する信号と別の
    信号経路で且つ前記第1の発振回路及び第2の発
    振回路の動作を停止させる信号と異なり、前記第
    2の発振回路の動作を停止させる信号手段とを備
    え、前記分周回路の出力の発生後、前記第2の発
    振回路の動作を停止可能としたことを特徴とする
    クロツクパルス発生回路。
JP1986177719U 1986-11-19 1986-11-19 Expired JPH0449705Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986177719U JPH0449705Y2 (ja) 1986-11-19 1986-11-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986177719U JPH0449705Y2 (ja) 1986-11-19 1986-11-19

Publications (2)

Publication Number Publication Date
JPS6384634U JPS6384634U (ja) 1988-06-03
JPH0449705Y2 true JPH0449705Y2 (ja) 1992-11-24

Family

ID=31119186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986177719U Expired JPH0449705Y2 (ja) 1986-11-19 1986-11-19

Country Status (1)

Country Link
JP (1) JPH0449705Y2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56168247A (en) * 1980-05-29 1981-12-24 Canon Inc Information processor
JPS5840643A (ja) * 1981-09-03 1983-03-09 Toshiba Corp 1チツプマイクロコンピユ−タの発振制御方式

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61109217U (ja) * 1984-12-21 1986-07-10

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56168247A (en) * 1980-05-29 1981-12-24 Canon Inc Information processor
JPS5840643A (ja) * 1981-09-03 1983-03-09 Toshiba Corp 1チツプマイクロコンピユ−タの発振制御方式

Also Published As

Publication number Publication date
JPS6384634U (ja) 1988-06-03

Similar Documents

Publication Publication Date Title
JPS6240886B2 (ja)
JPH0449705Y2 (ja)
JPH05233091A (ja) クロック発生回路
JPS60255081A (ja) ミシンの速度制御方式
JP2959223B2 (ja) クロック発振器
JPS5811340U (ja) 任意周波数発生装置
JPS6333806B2 (ja)
JPS6348203B2 (ja)
JPH0763146B2 (ja) スタンバイ回路
JPH03273712A (ja) Pll回路
JPH04326802A (ja) 発振回路
JP2530874Y2 (ja) スタータブルオシレータ回路
JPS60229519A (ja) 発振回路
JPH037693U (ja)
JPH049336B2 (ja)
JPS6216712Y2 (ja)
JPH03274810A (ja) 半導体集積回路
JPS6117314B2 (ja)
JPS6390381U (ja)
JPH0414881B2 (ja)
JPH03136117A (ja) マイクロコンピュータ
JPS61281318A (ja) 半導体集積回路
JPS60249427A (ja) システムクロツク発生装置
JPH0741762U (ja) 磁気ディスク装置用ステップパルス生成回路
JPS6035983A (ja) モ−タの制御装置