JPS5840643A - １チツプマイクロコンピユ−タの発振制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はホールド条件成立後には低消賃亀力化ｔ−る
１的でマイタロコンピュータ全体の動作管側−する友め
に用いられる発Ｉｍ−路の発振動作を停止し、ホールド
条件解除後は合一するようにしたｌチップマイクロコン
ピュータの発振制御方式に関する。

従来の１チップマイクロコンビニ−タカ有スる発振制御
機能はハードウェアによって固定されており、多機能化
が進んでいるマイクロコンピュータの１１Ｉ許の中でも
貧弱なものが多い。一方、ｌチップマイクロコンピュー
タｔ−Ｗ池によってバックアップしている時には、ホー
ルド状１１にしてＦ”ｌ賊された発振回路の発担動作を
停止させることによって低消費官力化管図るのが一般的
である。そしてホールド業件が解除された後には、発振
口路の発振動作を再開するようにしている。ところが、
従来の１チツプマイクロコンビエータでは上記したよう
に発振制御機能；がハードウェアによって固定されてし
壇っているために、発振−路の発振動作開始後から一足
時間が１遇すると次の命令実行動作が開始さねる。上記
発振油路は一般にコンデンサと抵抗１水晶発−子等各種
特性の発振子【用いることによって発振出力を得るよう
にしているために、異なる振蛎子を用いた場合にに、扼
振開始彼がらそＯ発振動作が安定するまでの時間が異な
ってし１う０発振動作が安定しない状態で命令実行動作
が開始されると種々の不都合が生じるため、従来では使
用する発振子毎に発振１路部分のハードウェア管変更す
るようにしている。したがって従来では、一つの品種の
マイクロコンビ五−タｔ−製造する場合にも発振、分周
回路部分管異ならせるために余分なプロダクシ！ンｉス
タ會必要とするたｋｌ）Ｋ高ｆ２Ｉなものとなり、しか
％Ｉ！！造されたものは特だの発振子しか使用できない
ので汎用性が極めて低いものとなってし壕う欠点がある
。

Ｃ０発明は上記のような事ｔ！ｖ金考−してなされたも
のであｐｌその口重とするとＣろは、マイタロコンピュ
ータそのものｔ安価に＃造することができると共に艮遺
されたマイクロコンビ具−タの汎用性を鳥くすることが
できるｌチク１マイ！ロコンピユータの発振制御方式管
提供することにある。

以下図面會参照してこの発明の一実施例【脱明すゐ、Ｉ
ＪｐＪｌａ４にこの発明の１デッグマイクロコンピュー
タＯ発振制御方式？実現すゐための回路構成図であり、
発振ｐｌ路およびその周辺１路のみを示している。

第１図において１は発振回路である。この発振１路１に
祉二つの外部端子１１１　ｅｊｓｔ介して水晶発振子、
コンデンサーと抵抗等各種発振子が接続されるようにな
っていて、発振制御信号ＨＯ８Ｃ［応じて発振動作が制
御される。上記発ｆＬ胞路１の発振時（おける発振出力
φは図示しないＣＰＵおよび分周回路３に供給される。

上戸 記Ｃ１’Ｕは発振出力＠Ｊ４−ｔＮ期傷号として用いて
各種制御ｐｔ行ない、壇た上記分周回路３はキ兜 たとえばｖ２分周機能を持つ１続接続された１８８段目
周段３１〜３１からなゐ多段構成になっていて、上記発
振出力φ會拳次分局し、す竜ット傷号１１８ｉＩＫよっ
てその内部拭動が初期状！１ｉｌＶｃＷ＆足されるよう
になっている。そしてｔｆｔｃＯ分周回路分周回路３０
６段段目および最終段すなわち１８８段目３段の分周段
３−　。

ｊｔａ、Ｊｌ・の分局出力は分局出方選択回路４に供給
される。この分ｍｆｆ１方選択呵路４は、二つの７リツ
プフロツプ５，６のＱ出力信号およびＱ出力信号のレベ
ル状態に応じて、上記３段の分周段３・　＊ｊ１４ｅ３
１＠のうちの一つをす七ッ）［号１８Ｔｚとして選択出
力するものであり、この出方Ｒ３ＴＪＦｉムＮＤゲート
７の一方入カ端に供給される０着た上記二つの７リツ１
フロア１５　、６ｅ）Ｑ　Ｉ　Ｑａｊ力信号灯、プログ
ラム処理に基づき前記ＣＰＵから出方され内部パスライ
ン８管介して与えられる３ビツトのデータ１１ホールド
条件成立時に前記ＣＰＬＪからｄカされる／（（ング偏
号ｇＰのタイインダで記憶するコントロールレジスタ９
の、下位２ビツトの各データで設電されるよう和なって
いる。一方、上記コントロールレジスタ９４０３ビツト
９には下位３ビツトＯデータと共Ｋｌレベルのデータが
記憶されるように１にっていて、ここで記憶されゐルベ
ルデータはコントロールフシツブ７０ツ１１０のデータ
久方端に供給される。

前記ムＮＤグー）７０他方入力端には、前記ホールト°
秦件が成文したことｔ示す制御信号ＨＯＬＤＡが供給さ
れ、オたこのムＮＤゲート１０出力信号は０１ｉＩダー
ト１１Ｙｒ介して上記コントｑ−ルアリップ７ａツブ１
ｏのり令ット１４１に供給されゐ、さらＫこのフリップ
７ｗツ１１００リセット端には、外部端子１１に４見ら
れるリセット信４！１８〒１が上記ＯＲゲート１１を介
して供給される。

上記コントロールフシツブ７０ツ”１１０のクロッ！入
力端ＫＦｉ前記タイイング信号ＩＰが供給され、着たＱ
出力信号は前記ＣＰＵ［供給される。

ＣＰＵＦｉＣ０１ｆ路金体に与見られている電源Ｏ電圧
ｔプ讃ダラムに基づいてＷｒ足ｃａｔイタル毎に検出す
るようＫなっていて、このＩＥ圧Ｋ１４常がなければ１
ＩＪｉｉｅ発振制御伯号ＨＯ８Ｃによって発振１路１！
−発シ動作状態とし、ここで得られる発振出力φに同期
して各種命令を実行するようＫなっている。なお上記電
源電圧の検出灯、正常時に＃２ルベル、異常時にはＯレ
ベルにそれぞわ設定さねる図示しないｔｔＪｉＡ鵞圧検
邑川外部端用管用いて行なわれる。

次に上Ｐのように構成された沖ｌ路ｔ）蛎作を、第２囚
に示すタイＺングチャート管用いて訃明する。

管ずＣＰＵは予め与えられたグログラムに基づいて各種
命令【実行する。この時ＣＰｔＪは加５ｉ！Ｏナイタル
毎に亀ｆ＃、電圧検出用外部端子のレベルを検出し、こ
のレベルがルベルであればその後、継続して通常の命令
を実行する。

セしてい壕この回路全体に与えられている電源電圧が低
下し、電池によるバククアツ１の必要性が生じた時ＫＦ
ｉ上記電源電圧検出用外部端子がルベルから０レベルＫ
Ｋ更され、これＫよってホールド条件が成立丁ゐ、ＣＰ
Ｕが上記端子のレベルｉ化倉検出すると、いまｔで実行
していた通常のプログラム処理管中止し、十の後、ホー
ルド処理プログラム會実行して、　ＣＰＵＱＯＲＡＭ、
ＲＯＭ等【含む各糧しジスメ円のデータおよびプ冑グラ
ムカウンタ円のテータ勢、破壊されては困るデータ１保
−し、その後、ホールド命令を発生する。上記ホールド
命令が発生すると、まずＣＰＵから３ビツト０データが
出力されると共にタイＺンダ倦号ＩＰが出力され、信号
Ｅデのタイ建ンダでコントワールレジスタ９にこの３ビ
ツトのデータが記憶される。

ｔた１紀信号ＩＦのタイ建ンダで、コントロールレジス
タ９の下位２ビツトに配憶され九テータに応じて二つの
７リツプ７四ツ１５．６の内部状態が設電畜れる。した
がって分周出力選択し路４Ｆｉこむ螢、二つの７リツ１
フロツ１５゜６のＱ、Ｑ出力信号に応じて分周回路３の
３Ｒの分周段３−．３１４，３１ｓのうち０一つ會選択
することになる。

一方、上記備考ＩＦの！イイングで、コントシールレジ
スタ９０３ビツト目のルベルテータによってコントロー
ルフリップ７０ツブ１０がセットされ、そのＱ出力信号
はルベルになる。上ｋＱ出力侶号がルベルになると発振
側＠＠１号ＨＯ８Ｃが０レベルに彦って、発振回路１０
発振動作が停止すると共に、りセット信号ＨＥｉＴｌも
ルベルとなってこれにより分８回路Ｊｖｎ部状態が初期
状態に設定される。この結果、ＣＰＵ’）含む（ロ）路
全体が完全なスタティック拭動と１にカ、低消費電力化
が図られる。

次に電源電圧が正常状態となりホールド条件が解に−さ
れると、１１＠ｉ１１！圧検出用外部端子がルべＡ−に
ｔｙされ、これによって管ず発振制御４Ｍ号ＨＯ８Ｃ毅
：ｌレベルに質更されると共に制御信号）１０Ｌｉ）Ａ
がルベルに設定される。上記信号ＨＯ８Ｃがルベルにな
ると、発振１路１０発振動作が再開されると共に、分周
回路３が発振出力−Ｄ　￥＝ｔ　Ｖｒ＠次分部分周、そ
して今、仮りに分織出力選択回路４が分周回路１０６款
目の分絢捩３・む出力を選択していて、Ｃ＜）分周綻Ｊ
＠Ｏ出力がｌレベルＶ（反転丁ゐと、こわがりセット（
！！号Ｒ８Ｔ２としてＡＮＤゲート７に入力する。この
時、このＡＮｉ）ゲート７のもう一つの入力端にはルベ
ルの信号ＨＯＬＤＡが入力しているため、Ｃの後、コン
トロール７リツ１フロツプ１０のリセット瑞にりセット
信号が与えられて、７リツグ７０ツ１１θはリセットし
てそのＱ出力信号は０レベＡ−に反転する。

コントロールフリラフフロツブ１０のＱ出力信号が反転
して０レベルになると、この後、ＣＰＵは通常のプログ
ラムＹ寮行して各穐命令実行動作管再開する。なお、こ
の命令動作実行再開時に発振回路１の＠振出力φは十分
に安定しているものとする。

ところでいま、二つＯ外部端子ｘｌ　、ｊｓＫＩ［＋続
する発振子【他の特性のものＫｔ更した場合、ホールド
条件解除後の上記命令動作実行再開時に発番出力φが十
分に安定していなければ、１ｗダラムを変史することに
よって、藺配分局出力選択（ロ）路４が分周回路ＪＯ分
周毅３・よりを運（ｌレベルに反転する分局段８鳳４あ
るいはＪｌｌ（）出力Ｖｒ選択するようなデータｔ１コ
ントロールレジスタ９の下位２ビツトに記憶させるよう
にする。このようにすれば発振−路１のウオーム７１１
時間が長（なり、命令動作実行外開時に発振回路１の発
振出力φは十分に安定し＆４のとなる。なお、コントロ
ールレジスタ９０下位２ビットに記憶させるデータと、
発振再開後、分Ｉａ−路Ｓの各分周段Ｊ、、ｊ目・３１
畠の出力かルベルに反転する管での時間どの関係は、発
振１路１の発振周波数ｆ　４　ＭＨｚとすればたとえば
下記０表に示す通りとなる。

表 着た、発＆−路１の発振動作停止後、外部端子１２にリ
セッ）（Ｆ１号ｎ５Ｔａｔ４えればリセツ）ｆｉ４＃１
ＪＩＴｊにかかわらずコントーール７リツ７７ｗッグ１
０はリセットされる。

このように上配夾施例では、ホールド秦件威立後に発振
１路１の発振動作を停止しても、ホールド秦件解除後の
発振子の相違によゐ発ｒｉｍ路の過渡時の不安定な時間
ｔ１０グラムによる命令によって取Ｔｊ除くことができ
、これによって安定したりスタートが行なえる。したが
って使用する発振子が、水晶発振子、コンデンナおよび
抵抗勢どんな特性Ｏ４のでも、見振子毎に尭振−路部分
Ｏハードウェアｔ−変更する必畳がなく、１枚のプロダ
クシ冒ンマスタ【用意すればよい・したがってＣＯｆｆ
イタロコンビ凰−タそＯもｃａｔ安価に製造することが
で奮、しかも６種発撫子が使用可能なため汎用性も極め
て高い。

なお、この俺倒は上記の一真施ｆＩＩＫ＠足される４０
でＦ！なく種々の変形がＩｉＪ能てあ１、たとえば分局
ｗｉｎｓｘの分ｉｉ＋ｉ＊は１８段であ）、しかも分周
出力選択回路４はその６設目、１４段らおよびｌ・Ｒ９
０３段の分周段３・　ｅＪ１４＊３１のうちから一つ管
選択する鳩舎について説明したが、分崗−路３における
分周段の数および分周出力選択１路４て選択する分周段
の数それぞれの増減はＴｈ］能であり、しか１前記反転
時間（ウオームアツプ時間）も＠足されるもので社ない
。

以上説明したようＫこの発明によれば、１ホ一ルド東件
解除後の発振子の相違による発１ｊ７Ｒ１６１路の過渡
時の不安定な時間をプ四ダラ五による命令（よって取ｐ
ｈ〈ようＫしたので、マイタロコンビニ−Ｉそのもの全
安価に製造することがで′＃ｉ為と共Ｋａ１！造された
！イタＷ：ｆｆンビエータＯ汎用性【高（することがで
きゐｌテラ１マイＩ−コンビエータの発振開一方式を提
供する仁とがで龜る。

０ＩＯ簡単な説明 １１１図はこの発明に係る１チツ１！イＩ四１ンビ＆−
＃０発畿制御方式會実現するため〇　一実施例〇−路構
成園、第２図は同爽施例回路Ｏ−作ｔ″観−瞬するため
の一イインダチャートであゐ。

１・・・発ｍｉ回路ｓｊｌ＊！１ｓ７ｊ・・・外部端子
、１・・・分局（ロ）路ｓＪ１〜１１＄・・・分局段、
４・・・分周出力選択−路、５．６・・・７リツ１７Ｅ
Ｉツグ、１・・・ムＮＤゲート、８・・・内部パスライ
ン、９・・・コントロールレジスタ、１０・・・コント
ーールフダツ１７＠ツブ、１１・、、ｏｉＩゲート。

Claims (1)

【特許請求の範囲】
1. ホールド条件成立後にセットされる命令集約動作管制御
   するための制御用フリップ７０ツブと、上記ホールド条
   件成立後に発振動作を停止しホールド条件解除後に再び
   発揚動作′ｆ開始すゐｌ！蚕副回路、上記発振回路の発
   振動作開始後にその発振出力Ｙｒ順次分周する多段構成
   の分局１１Ｍと、ホールド条件解除後の″Ｒ，振ζ作開
   始より命令実行管での時間を設定するプログラム処ｊ１
   に基づいて上記分周回路の任意分局段出力？選択するた
   めのレジスタと、このレジスタの内容によｐ選択された
   分周段出力によって上記制御用アリツ１フロップ管リセ
   ットする手段とｔ具備したこと１に特徴とするｌチップ
   マイクロコンピュータの発振制御方式。