JPS584377B2 - キ−制御式デイジタル演算装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、基本クロックパルス発生回路を備え該基本ク
ロツクパルス発生回路より出力される基本クロツクパル
スに基いて内部回路の動作が制御される電子式卓上計算
機（以下電卓と略す。

）等のキー制御式デイジタル演算装置に係り、特にはＲ
ＯＭ−ＲＡＭ（あるいはＲＯＭ−シフトレジスタ）方式
のキー制御式デイジクル演算装置に用いて非常に好適な
基本クロックパルス周波数切換え方式を提供するもので
ある。

最近の電卓等の内部回路は主としてＭＯＳＦＥＴ特には
Ｃ−ＭＯＳを用いて構成されるようになってきている。

このようなＭＯＳＦＥＴを用いて構成された回路に於い
ては一般に、回路の制御を司どる基本クロツクパルスの
周波数によって消費電力が異なるという特徴がある。

即ち基本クロツクパルスの周波数が高い程、一般に回路
に於いて消費される電力は大きくなる。

例えばＣ−ＭＯＳＦＥＴを用いて構成した回路に於では
、 Ｐ∝Ｃｖ２ｆ という関係がある。

ここに於てＰは消費電力、Ｃは回路の内部容量、■は駆
動電圧、ｆは基本クロツクパルスの周波数である。

このようなことから電卓等のキー制御式デイジタル演算
装置に於て、消費電力よりも回路の動作速度が大きいこ
との方が要求される演算処理中は基本クロックパルスの
周波数を高くし、一方回路の動作速度が大きいことは余
り要求されない表示中は基本クロツクパルスの周波数を
低くし、表示中お表示電力をできるだけ少なくするとい
うように、演算中と表示中とで基本クロツクパルスの周
波数を切換えるようにすることが行われている。

本発明はこのような基本クロツクパルスの切換え制御を
、特にＲＯＭ−ＲＡＭ（あるいはＲＯＭ一シフトレジス
タ）方式のキー制御式デイジタル演算装置に於て行わせ
る場合に非常に好適な基本クロックパルス周波数切換え
方法を提供するものであり、その特徴とするところは、
少なくとも２種の周波数を択一的に切換え出力しうる基
本クロツクパルス発生回路の出力を、上記少なくとも２
種の周波数の基本クロックパルスのいずれにするかを制
御する状態記憶手段（例えばフリツプフロツプ等）を設
けると共に，演算制御命令を記障するプログラム記憶装
置（例えばＲＯＭ等）の所定ステップに上記状態記憶手
段の状態設定命令を追加記憶させる構成とした点にある
。

そしてこのような本発明に於ける構成上の特徴は、上記
プログラム記憶装置に記憶される上記状態設定命令の記
憶装置を変更するだけの操作によって、プログラム実行
中の任意のスデップで基本クロツクパレス周波数の切換
えを行うことができるとい％果をもたらす。

以下本発明に係る基本クロツクパルス周波数切換え方式
を用い、表示中と演算処理中とで基本クロツクパルスの
周波数を切換え、表示中は低周波数の基本クロツクパル
スに基き、また演算処理中は高周波数の基本クロツクパ
ルスに基き内部回路の動作が制御されるように構成した
第１の実施例について説明する。

第１図は第１の実施例に於ける内部回路の概略構成を示
すブロック図、第２図は同実施例に於ける基本クロツク
パルス発生回路及びその制御回路の構成を示す回路図、
第３図は同実施例のプログラム記憶装置（ＲＯＭ）に記
憶されるプログラムの概略を示すフローチャートである
。

まず、第１図の説明を行う。

図に於いて、ＲＸは表示用データメモリ、ＲＢはバツフ
ァレジスタである。

表示用データメモリＲＸの内容はバツファレジスタＲＢ
を介して循環している。

ＤＣは表示デコーダ、ＤＳＰは表示体、ＧはデコーダＤ
Ｃの出力信号を、表示体ＤＳＰへ供給するか否かを制御
するゲート回路である。

このゲート回路Ｇは、ＲＳ型フリツプフロツプＤのセッ
ト出力信号によって開閉制御される。

後述するようにＲＳ型フリツフリロツプＤは演算中リセ
ットしている。

従って演算中はフリツプフロツプＤのセット出力はｒＯ
Ｊとなり、ゲート回路Ｇはオフしており、デコーダＤＣ
の出力信号は表示体ＤＳＰに供給されない。

従って演算中は表示は消えている。

ＴＳは時分割表示用のタイミング信号発生回路である。

ＣＧは本発明に関連する基本クロツクパルス発生回路で
あり、高周波数（例えば５０ｋＨｚ）基本クロツクパル
スと、低周波数（例えば２５ｋＨｚ）基本クロツクパル
スとを切換え出力できる構成となっている。

この回路の構成は後（に詳述する。

Ａはこの基本クロックパルス発生回路ＣＧを制御するＲ
Ｓ型フリツプフロツプである。

後述するようにこのＲＳ型フリツプフロツプＡは演算中
リセット状態、表示中セット状態にあるように制御され
る。

そしてフリツプフロツプＡがリセット状態にある時は、
基本クロックパルス発生回路ＣＧより高周波数の基本ク
ロツクパルスが、フリツプフロツプＡがセット状態にあ
る時は基本クロツクパルス発生回路ＣＧより低周波数の
基本クロツクパルスが出力される構成となっている。

ＲＵはＲＯＭで構成される演算制御プログラム記憶部で
ある。

ＡＣはＲＯＭアドレスカウンタ、ＡＤはＲＯＭアドレス
デコーダである。

ＯＰはＲＯＭＲＵより出力される演算制御命令を解読し
、制御マイクロオーダ■，・・・，■を出力するＲＯＭ
命令解読器である。

ＣＣはアドレス制御回路であり、キー人力回路ＫＵより
のキー信号あるいはＲＯＭＲＵよりの次アドレス指定命
令に基いて、対応するアドレスをアドレスカウスタＡＣ
に出力する。

アドレス制御回路ＣＣよりアドレスカウンタＡＣに出力
されるアドレスは、中央演算処理回路ＣＰＵの各部状態
の一部によって修飾されることもある。

ＣＰＵは前記中央演算処理回路、ＫＵは前記キー人力回
路、ＪＫはキーがオンとなっているかオフとなっている
かを検出するキー人力検知回路である。

次に第２図を参照して基本クロツクバルス発牛回路ＣＧ
の構成を説明する。

基本ククロツクパルス発生回路ＣＧは基本的にＣ−ＭＯ
Ｓのリングカウンタで構成されており、出力基本クロツ
クパルスの周波数は実質的にＰチャネルＭＯＳＦＥＴ
Ｔ３のオン抵抗と、ＰチャネルＭＯＳＦＥＴ Ｔ２のゲ
ート容量Ｃで定まる。

そしてこの基本クロツクパルス発生回路ＣＧに於ける、
基本クロックパルスの周波数切換えは前記ＰチャネルＭ
ＯＳＦＥＴ Ｔ３のオン抵抗を変化させることにより行
っている。

負荷ＭＯＳＦＥＴ Ｔ４（抵抗Ｒ。外付け抵抗Ｒ１，Ｒ
２（各々６０ＫΩ程度）ＰチャネルＭＯＳＦＥＴ Ｔ５
は前記基本クロツクパルス発生回路制御用フリツプフロ
ツプＡのセット出力に基いて、前記ＭＯＳＦＥＴ Ｔ３
のオン抵抗を変化させ、これによって基本クロックパル
ス発生回路Ｃ Ｇより出力される基本クロツクパルスの
周波数を切換え制御する回路である。

ＲＳ型フリツプフロツブＡのセット出力「１」の時は、
ＰチャネルＭＯＳＦＥＴＴ５はオフとなっている。

従ってこの時前記Ｍ−ＯＳＦＥＴＴ３のゲートにかかる
電位、即ち図■点る。

一方ＲＳ型フリツプフロツブＡのセット出力が「〇」の
時はＰチャネルＭＯＳＦＥＴ Ｔ５はオンとなっている
。

従ってこの時前記ＭＯＳＦＥＴ Ｔ３となる。

このＶＧ，，ＶＧ２が所望の値になるように、Ｒ０，Ｒ
ｌ，Ｒ２の値を設定することにより、前述した敬く、高
，低２種の周波数を切換え出力することが可能となる。

以下第３図を参照しながら説明を進める。

第３図は前記ＲＯＭＲＵに記憶されるプログラムの概略
を示すフローチャートである。

このフローチャートに示される演算制御命令がＲＯＭＲ
Ｕに記憶されている。

電源スイッチをオンすると自動クリャルーチンＡＣＬを
実行する。

続いてＲＱＭＲＵより出力される命令はＡセットである
。

この命令に基き命令解説器ＯＰより制御マイクロオーダ
■が発生するこの制御マイクロオーダ■によって、基本
クロックパルス発生回路制御用フリツプフロツプＡがセ
ツトされる。

このフリツプフロツプＡのセット出力に基づいて第３図
に示すＰチャネルＭＯＳＦＥＴＴ５がオフとなる。

これに基いて基本クロックパルス発生回路ＣＧより出力
される基本クロツクパルスは低周波数の基本クロツクパ
ルスとなる。

この低周波数の基本クロツクパルスに基いて表示ルーチ
ン，キー人力検知ルーチンが実行される。

キー人力がなければ表示ルーチン，キー人力検知ルーチ
ンを繰り返す。

キー人力が検知されると次に進む、次ステップ命令はＡ
リセット命令である。

ＲＯＭ ＲＵよりのＡリセット命令導出に基き、命令解
読器ＣＰより出力される制御マイクロオーダ■によって
フリツプフ口ツプＡ−がリセットされる。

従ってフリツプフロツプＡのセット出力によってオン，
オフ制御される前記ＰチャネルＭＯＳＦＥＴＴ５はオン
となる。

これに基いて基本クロックパルス発生回路ＣＧより出力
される基本クロツクパルスは高周波数の基本クロツクパ
ルスとなる。

従って以後の処理はこの高周波数の基本クロツクパルス
に基いて制御される。

次ステップのＤリセット命令は、フリツプフロツプＤを
リセットし、演算処理中は前記ゲート回路Ｇをオフする
ことによって、表示デコーダＤＣより表示部ＤＳＰへの
信号導出を禁止するためのものである。

操作キーに対応した演算ルーチンる実行した後、Ｄセッ
ト命令により、フリツプフロツプＤをセットし、ゲート
回路Ｇをオンする。

その後Ａセット命令を実行することによってフリツプフ
ロツプＡをセットする。

これによって基本クロックパルス発生回路ＣＧより出力
される基本クロツクパルスは低周波数の基本クロツクパ
ルスに切換わる。

その後表示ルーチンに進む。フリツブフロツプＤはセッ
ト状態にある。

従って演算ルーチンにより、表示データメモリＲＸに求
まった演算結果に基づく、表示デコーダＤＣの出力信号
は表示部ＤＳＰに供給され、演算結果の表示がなされる
ことになる。

本実施例に於いては基本クロックパルス発生回路制御用
状態記憶手段をＦｔＳ型フリツプフロツブで構成してい
るが、第４図に示す如く、Ｄ型フリツプフロツプＤＦと
ゲート同路Ｇ，，Ｇ２，Ｇ３を用いて構成した回路で状
態記憶手段を構成することもできる。

以上のように本発明に係る基本クロツクパルス周波数切
換え方式は、基本ク田ンクパルス発生回路制御用状態記
憶手段を設けるとともに、プログラムを記憶するＲＯＭ
の所定ステップにこの状態記憶手段の状態設定命令を追
加記憶させる構成としたことを特徴とするものである。

前記第１の実施例に於いては、表示ルーチンに進む前に
セット命令、演算ルーチンに進む前にリセット命令を記
憶させるようにしているので、表示中は低周波数の基本
クロツクパルスが出力されこの基本クロツクパルスに基
いて表示がなされるとともに、演算中は高周波数の基本
クロツクパルスが出力されこの基本クロツクパルスに基
いて演算が実行されるようになっているが、このセット
命令、リセット命令を任位のステップに挿入することに
より、プログラム実行中の任意のステップで基本クロツ
クパルス周波数の切換えを行うことができることは明ら
かである。

そしてこの点が本発明に於ける大きな特徴となっている
。

次に本発明の第２の実施例を説明する。

第２の実施例はキーバウンスによって誤動作が生じるの
を防止するように構成した電子式卓上計算機に於いて本
発明を実施したものである。

キーバウンスとは第５図のｔ８の部分のようにキーを押
し続けていても途中で接触不良で瞬時的にオフになって
しまう部分のことをいう。

これを配慮しないとキーを離したものと判断し、再び同
じキが押されたような制御をしてしまうことがある。

従って演算が終了した後にまだキーが押されているかど
うかを判断し，一定時間継続してキーがオフになってい
ることが検出された時に始めてキーが離されたものと判
断するようにするものである．第６図は本実施例に於け
る内部回路の概略構成を示すブロック図、第７図は同実
施例に於いてＲＯＭＲＵに記憶されるプログラムの概略
を示すフローチャートである。

回路構成は、第１の実施例と略同一である。

同一部分には同一の符号を符し、その詳細な説明は省略
する。

第１図と異なる部分について説明する．ＣＯはカウンタ
用レジスタであり、ＡＤＤは加算器、ＪＣＯ＝ｎはカウ
ンタ用レジスタＣＯの内容が「ｎ」になったことを検出
する判断回路であるここにおいてｎは所定の正整数であ
る。

第７図のフローチャートを参照しながら説明を進める。

電源スイッチをオンすると自動クリヤールーチンＡＣＬ
を実行し次に進む。

次ステップに於いてＲＯＭ ＲＵより導出される命令は
基本クロックパルス発生回路制御用フリツプフロツプＡ
のセット命令である。

このＡセット命令導出に基き命今解読器ＯＰは制御マイ
クロオーダ■を出力する。

このマイクロオーダ■によってフリツプフロツプＡはセ
ットされ、このセット出力に基いて、基本クロックパル
ス発生回路ＣＧより出力される基本クロツクパルスは低
周波数基本クロツクパルスとなる。

この低周波数基本クロツクパルスの制御のもとに表示ル
ーチン，キー人力検知ルーチンが実行される。

キー人力が検知されなければ、この表示ルーチン，キー
人力検知ルーチンを繰り返す。

キー人力が検知されると、次ステップに進む。

次ステップに於てＲＯＭ ＲＵより導出される命令はＡ
セット命令である。

このＡセット命令導出に基き、命令解読器ＯＰより出力
される制御マイクロオーダ■によってフリツプフロツプ
Ａはリセットされる。

これによって基本クロックパルス発生回路ＣＣＧより出
力される基本クロツクパルスは高周波数のクロックパル
スに切換わる。

従って以後の処理はこの高周波数基本クロツクパルスに
基いて制御される。

次ステップのＤリセット命令はフリツプフロツプＤをリ
セットし、演算処理中は前記ゲート回路Ｇをオフするこ
とによって、表示デコーダＤＣより表示部ＤＳＦへの信
号導出を禁止するためのものである。

操作キーに対応した演算ルーチンを実行した後、Ｄセッ
ト命令によりフリツプフロツプＤをセットし、ゲート回
路Ｇをオンする。

以後の処理はキーバウンスに基く誤動作を防止するため
に設けられたキーバウンス対策ルーチンである。

本実施例に於ける特徴はこのキーバウンス対策ルーチン
の実行を高周波数基本夕ロックパルスの制御のもとに行
っている点にある。

Ｄセット命令に続いて、ＲＯＭ ＲＵより導出される「
０→ＣＯ」命令に基き、命令解読器ＯＰより出力される
制御マイクロオーダ■によって前記カウンタ用レジスタ
ＣＯに「０」が導入される。

次にキー人力検知ルーチンに進む。

ここのキー人力検知は第５図に示したバウンスの対策で
ある。

もしキーがオフとなっていれば「ＣＯ＋Ｉ」命令を実行
し、カウンタ用レジスタＣＯの内容を「１」カウントア
ップして「１」とする。

［ＣＯ＝ｎ」の判断を行い、ＣＯキｎであるから再びキ
ー人力検知ルーチンに戻りキー状態を検知する。

そしてカウンタ用レジスタＣＯの内容が特定値ｎになる
までは、キー人力検知、「ＣＯ＋１」，「ＣＯ二ｎ」の
判断を繰り返す。

ｃｏ二〇からｃｏ＝ｎになるまでの時間をｔＡとすると
、時間ｔＡが経過したならばこのキー信号はバウンスで
はなく、使用者がキーを離したものと判断する。

もし時間ｔＡ内に再びキーがオンとなれば、「０→ｃｏ
」を実行して、カウンタ用レジスタｃｏの内容を「０」
にもどす。

つまりこれはバウンスであると判断したことになる。

こうして時間ｔＡ以上の間、キーがオフとなっていれば
「ｃｏ二ｎ」の条件が満足されて、次ステップに進む。

次ステップに於てＲＯＭ ＲＵより導出される命令はＡ
セット命令である。

このＡセアト命令の導出に基き、命令解読器ＯＰより出
力される制御マイクロオーダ■によって、基本クロック
パルス発生同路制御用フリツプフロツプＡはセットされ
る。

これに基づいて基本クロツクパルス発生回路ＣＧの出力
は低周波数基本クロツクパルスに切換わる。

前述したように本実施例における特徴は、このキーバウ
ンス対策ルーチンを高周波数クロツクパルスに基いて実
行させている点にある。

これは第５図に示したバウンスによって生じる不都合な
状態をより高精度で検知するためである。

例えばｔＡ＝２０ｍｓｅｃとした場合高周波数基本クロ
ツクパルス（５０ｋＨｚ）でｎ−１６であったとすると
低周波数基本クロツクパルス（２５ｋＨｚ）ではｎ二８
となり精度は１／２になる。

つまりキーがオフになっていることを検知し、次にまた
キー人力検知を行うまでの間にキーがオンになって、ま
たオフになった時、このオンになったことを見過ごしキ
ーバウンスであるにもかかわらず、操作者がキーを離し
たものと判断する可能性は、低周波数基本夕ロックパル
スの制御でキーバウンス対策ルーチンを実行した時の方
が大きい。

このためキーバウンス対策ルーチンを高周波数基本クロ
ツクパルスの制御のもとで実行させるようにしている。

次に第３の実施例を説明する。

第３の実施例は演算の種類によって基本クロツクパルス
の周波数を切換える構成としたものである。

つまり三角関数計算のように演算ステップ数の多いもの
は高筒波数基本クロツクパルスの制御のもとに実行し、
四則演算のように演算ステップ数の少ないものは低周波
数基本クロツクパルスの制御のもとに実行させるように
構成している。

これは四則演算等は演算ステップ数が少ないので低周波
数基本クロツクパルスによって実行してもそれ程演算時
間が長くなるということがないとともに、一方に於いて
基本クロツクパルスの周波数を低くすることによって消
費電力の低減化がはかれることに基くものである。

第８図は本実施例の外観を示す平面図である。

図に於で、ＫＩはキー人力部であり、通常の置数キー、
演算指示キーの他に、ｓｉｎ関数計算キー■ｃｏｓ関数
計算キ→Ｏ．ｔａｎ関数計算キＨのを有する。

ＤＳＰは表示部である。

第９図は同実施例の概略構成を示すブロック図である。

図に於いてＫＩはキー人力部、ＫＣは操作キーの種類を
判別するとともにそれに応じた演算ルーチンを選択する
回路である。

この回路によって各演算ルーチンが指示され実行される
。

この時基本クロックパルス発生回路制御用フリツプフロ
ツプＡを次のように制御する。

つまり四則計算のルーチンが指示されたことにて、フリ
ツプフロツプＡをセットする命令を発生させる（図では
簡易的にオアゲートＯＧＩで表現している。

）フリツプフロツプＡがセットされると、それに基いて
基本クロックパルスは低周波数のものとなる。

一方三角関数計算ルーチンが指示されたことにて、フリ
ツプフロツプＡをリセットする命令を発生させる（図で
は簡易的にオアゲートＯＧ２で表現している。

）。フリツプフロツプＡがリセットされると、それに基
いて基本クロックパルスは高周波数のものとなる。

三角関数計算ルーチンが終了すると、フリツブフロツプ
Ａをセットする命令を発生させる（図では簡易的にオア
ゲートＯＧ３で表現している。

）。これによって基本クロックパルスの周波数を低周波
数に切換える。

以上詳細に説明したように本発明のキー制御式デイジタ
ル演算装置は、少なくとも２種の周波数の基本クロック
パルスを択一的に切換え出力しつる基本クロツクパルス
発生回路の出力をいずれの周波数の基本クロツクパルス
にするかを制御する、基本クロツクパルス発生回路制御
用状態記憶手段を設けるとともに、プログラムを記憶す
るプログラム記憶装置の所定ステップに、この状態記憶
手段の状態設定命令を記憶させる構成としたことを特徴
とするものである。

従って前記状態設定命令を実行プログラムのどのステッ
プに挿入するかを設定するのみで、プログラム実行中の
任意のステップに於で基本クロックパルスの周波数の切
換えを行うキー制御式デイジタル演算装置を得ることが
できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の内部回路の概略構成を
示すブロック図、第２図は同実施例に於ける基本クロツ
クパルス発生回路の構成を示す回路図、第３図は同実施
例に於けるＲＯＭ中に記憶されるプログラムの概略を示
すフローチャート、第４図は他の実施例の説明に供する
回路図、第５図は本発明の第２の実施例の説明に供する
キー人力信号波形図、第６図は同実施例の内部回路の概
略構成を示すブロック図、第７図は同実施例に於けるＲ
ＯＭ中に記憶されるプログラムの概略を示すフローチャ
ート、第８図は本発明の第３の実施例の外観を示す平面
図、第９図は同実施例の内部回路の概略構成を簡易的に
表現したブロック図である。 符号、ＣＧ・・・・・・基本クロツクパルス発生回路、
Ａ・・・・・・ＲＳ型フリツプフロツプ、ＲＵ・・・・
・・ＲＯＭ、ＡＣ・・・・・・ＲＯＭアドレスカウンタ
、ＡＤ・・・・・・Ｒ−ＯＭアドレスデコーダ、ＯＰ・
・・・・・命令解読器、Ｔ，・・・・・・ＰチャネルＭ
ＯＳＦＥＴ、Ｒ１，Ｒ２・・・・・・抵抗、Ｔ４・・・
・・・Ｐチャネル負荷ＭＯＳＦＥＴ，ＤＦ・・・・・・
Ｄ型フリップフロップ、Ｇ１，Ｇ２，Ｇ３・・・・・・
ゲート回路。

Claims (1)

1. 【特許請求の範囲】 １ 基本クロツクパルス発生器を備え、該基本クロツク
   パルス発生器より出力される基本クロツクパルスに基い
   て内部回路の動作速度が制御されるキー制御式デイジタ
   ル演算装置に於で、 少なくとも２種の周波数の基本クロックパルスを択一的
   に切換え出力しうる基本クロツクパルス発生器と、 該基本クロツクパルス発生器制御用、状態記憶手段と、 演算制御用命令を記憶するプログラム記憶装置の所定ス
   テップに記憶される、上記状態記憶手段の状態設定命令
   と、 前記プログラム記憶装置に記憶される上記命令の読み出
   し順序を制御する制御手段と、 前記プログラム記憶装置よりの、上記命令の読み出しに
   基いて、前記状態記憶手段を上記読み出された命令に対
   応する状態に設定する手段と、前記状態記憶手段の記憶
   状態に基いて、前記基本クロツクパルス発生器を制御し
   、該基本クロツクパルス発生器より出力されるクロツク
   パルスを前記少なくとも２種の周波数の基本クロツクパ
   ルスの内、前記状態記憶手段の記憶状態に対応する周波
   数の基本クロツクパルスに設定する手段とを設け、 前記プログラム記憶装置中に記憶される、前記命令の記
   憶位置により、プログラム実行中の任意のステップに於
   て、基本クロツクパルスの周波数の切換えを行うことが
   できるように構成したことを特徴とするキー制御式デイ
   ジタル演算装置。