JPS63100522A - デ−タ処理装置におけるクロツク信号供給制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ処理装置に係り、特にＬＳＩ（Ｌａｒｇ
ｅ　５ｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉ
ｔ）のように消費電力が小さい処理装置に適したクロッ
ク信号の制御方法に関する。

近年における半導体技術の進歩には著しいものがある。

特にＭ　ＯＳ　（Ｍｅｔａｌ　０ｘｉｄｅ　Ｓｅｍ１ｃ
ｏｎｄｕｃｔｏｒ）の進歩は顕著である。そしてＭＯ３
技術の進歩により素子の極小化、微細化が進んでいる。

これに伴い多くの回路が数ミリ角のシリコン上に集積さ
れるようになってきた。

しかしながらこのように高集積化、あるいは高速化され
てくると、単位面積当りの消費電力が増大するから、素
子の熱放散は重要な問題になりっつある。

そこで信号の変化時しか電力を消費しない所謂Ｃ−Ｍ　
ＯＳ　（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍ　ＯＳ　）デ
バイスが脚光を浴びてきている。Ｃ−ＭＯＳデバイスは
このように消費電力が小さいために停電時にはバッテリ
から電力を供給することが可能である。また消費電力が
小さいので常時バッテリから電力を供給する場合もある
。

本願発明はこのようなＣＭＯＳデバイスの消費電力をさ
らに低減するための、クロック信号の制御方法に関する
。

デバイスが小さくなると、消″Ｒ電力の絶対値そのもの
は小さいにしても単位面積当りの消費電力あるいは単位
容積当りの消費電力は大きくなる傾向にある。したがっ
て低消５［力化は重要な問題である。

み近な例では電卓がある。これは電源はＯＮにしたまま
放置されたとき、あらかじめ定められた時間経過後自動
的に電源をＯＦＦするものである。

一定の放置時間経過後自動的に電源断となるために電源
の無駄な電力消費を防ぐことができる。しかし、この場
合は電卓の無操作放置時間によって電源断をおこなうこ
と、すなわち電源側の省電力に限定される。デバイスの
低消費電力をさらにすすめるためには、デバイスの状態
に応じて、電源断そして復帰を行なわしめた方がよい。

それらの要求が次第に高まりつつある。

本願発明に最も近い公知例には日本国特許出願公開公報
特開昭５４−１０４２７２号「相補形ＭＯ３論理回路Ｊ
　１９７３．８月１６日付公開）がある、この公知例は
論理回路、特に相補形ＭＯＳゲートで構成された論理回
路をさらに低消費電力で動作させる回路に関する。

具体的には該ＭＯＳゲートで構成された論理回路が論理
動作しない期間に該論理回路から発生するクロック禁止
信号を用いて外部からのクロック信号の通過供給を制御
し、該論理回路が動作しない期間外部クロック信号を禁
止するものである。

これはあくまでも対象論理回路が動作しない期間外部ク
ロック信号を禁止するものである。

該論理回路が動作しなくなったことにより発生する信号
すなわち非動作信号によってクロック信号が制御される
場合の開示である１本発明のように接種的に消費電力を
減少させること、すなわち命令語によってクロック信号
の停止等をおこなうことについては何等の記載もない。

また、Ｕ、Ｓ、Ｐａｔｅｎｔ　Ｎ１１３，９１９，６９
５　（ＮＯＶ。

１１　、１９７５　）　　ｒＡｓｙｎｃｈｒｏｎｏｕｓ
　ＣｌｏｃｋｉｎｇＡｐｐａｒａｔｕｓＪがあるが、こ
れは複数の機能ユニット毎に独立したクロック回路を有
し、クロックサイクルを変えるものである。

本発明の主たる目的は対象とする論理回路へのクロック
信号の供給を任意の時点で禁止（または特定のレベルに
固定）し、消費電力の低減化をはかることにある。

本発明の他の目的はクロック信号の供給が禁止される回
路領域を任意に変更することができるようにすることに
ある。

本発明は上記の目的を達成するためにクロック禁止命令
を設け、該命令を読み出したときは該論理回路〜のクロ
ック信号の供給を禁止するようにしたことに特徴がある
。

また本発明の他の特徴は、クロック禁止命令を読み出し
た時、該読出された禁止命令に応じて該クロック信号の
供給を禁止する回路領域を異にするようにしたことにあ
る。

また本発明の他の特徴は、割込信号により該対象論理回
路へのクロック信号の供給を復帰させることにある。

上述したようにＣ−ＭＯＳデバイスは信号変化がなけれ
ば電力消費はないという特徴がある。したがってクロッ
ク供給禁止要求信号によって該Ｃ−ＭＯＳデバイス〜の
クロック信号の供給を停止すれば、それだけＣ−ＭＯＳ
デバイス自身における消費電力の低減がはかられること
になる。

また、クロックパルス信号によって同期して動作する論
理回路では、クロックパルス信号のくり返し周波数が高
くなる程平均消費電力が増加する。

高速処理を必要としないような場合は、クロックパルス
のくり返し周波数を低くしても消費電力の低減がはかれ
る。

以下、順次説明する。外部からのクロック信号供給禁止
信号によって、プロセッサなどのクロック信号の供給を
停止する回路は例えば第１図（Ａ）のようなものが考え
られる。

第１図（Ａ）のクロック制御回路は、クロック供給停止
を要求する信号ＩＣを２相クロツクｌａ。

１ｂに同期化するフリップ・プロップ１１〜１３、クロ
ックの供給を禁止するＡＮＤゲート１４゜１５から成る
。１６はデータ処理部である。本回路の動作を第１図（
Ｂ）〜（Ｉ）のタイム・チャートを参照しつつ説明する
。今、クロック供給停止要求信号１ｃが非同期にｉｎ　
Ｈｔｔから“Ｌ″へ落ちた（■）とすると、先ずフリッ
プ・フロップ１１によりクロック１ｂで同期化され、信
号１ｄを得る（■）、ところが、信号１ｄには同期化の
際のチャタリングが発生している可能性がある為、次に
フリップ・フロップ１２によりクロック１ａで同期化し
て信号１ｅを得る（■）、更に、フリップ・フロップ１
３によりクロック１ｂで同期化した信号１ｆも得ておく
（■）。信号Ｉｆ、ｌｅはそれぞれ、ＡＮＤゲート１４
．１５によりクロックｌａ、ｌｂを禁止し、データ処理
部１６に供給されるべきクロック１ｇ及び１ｈは１１　
Ｌ　Ｉ＋に固定される。ここで、データ処理部１６内の
信号変化がなくなり、Ｃ−ＭＯＳデバイスで構成される
データ処理部１６で電力は消費されなくなる。最も単純
な場合は第１図（Ａ）の回路でクロック信号の禁止制御
は可能である。

ところが、以上述べたクロック供給停止要求信号はＬＳ
Ｉ外部から与えられたり、一定の周期で与えられたりす
る為にクロックの停止・解除が固定的となる。したがっ
て、動作するマイクロプロセッサ自身が積極的かつ任意
の時点に低消費電力モードを実施することはできない。

第２図はさらに本発明を改良したクロック信号供給制御
回路を備えたデータ処理装置のブロック構成を示したも
のである。データ処理装置はクロック発生回路２０．ク
ロック供給回路２１．プロセッサ２２から成り、プロセ
ッサ２２はレジスタ・ファイル２３．演算回路２４．ア
ドレス・レジスタ２５．命令レジスタ２６．デコーダ２
７より構成される。クロック発生回路２０により得られ
るクロック信号（３ａ〜３ｃ）は本発明になるクロック
供給回路２１に入力し、該回路２１の出力クロック信号
（３ｘ〜３ｚ）はプロセッサ２２より出力される信号３
ｄにより停止する。また、上記回路２１に入力する割込
み信号等３Ω〜３ｏによって停止状態を解除する。更に
細かい動作を第２、第３図を用いて説明する。

（１）クロック供給停止の場合 プロセッサ２２におけるレジスタ・ファイル２３の中の
プログラムカウンタ（ｐｃ）の内容ｎがアドレス・レジ
スタ２５　（ＭＡＲ）を介して信号２ａにより主メモリ
２８に出力される。これにより、低電力命令（第３図ク
ロック供給禁止命令）が信号２ｂを介して命令レジスタ
２６（ＩＲ）にセットされる。この内容はデコーダ２７
により解読され、クロック供給停止信号３ｄとしてクロ
ック供給回路２１に入力される。以後、クロック信号３
ｘ〜３ｚは停止し、プロセッサ２２は停止状態となる。

ただしこの時、クロック発生回路２０はクロック信号３
ａ〜３ｃの出力自身は発生している。

（２）クロック供給停止解除の場合 クロック供給回路２１に割込み信号３Ｑ〜３゜が入力さ
れており、これらのうち少なくとも１つがアクティブに
なると直ちにクロック信号３ｘ〜３ｚは動き出す、すな
わち、上記回路２１は割込み待ちの状態でクロック信号
を停止している。割込み信号により、クロック信号３ｘ
〜３ｚが動き始め、プロセッサ２２が動作し始めると、
クロック供給回路２１内にある割込みのマスク機能によ
り、入力した割込みを受付けるか否かが判断される。そ
の結果の信号２ｃがデコーダ２７に入力する０割込みが
受付けられれば割込み処理プログラムの先頭の命令へ、
受付けられなければクロック供給禁止命令（ｎ番地）の
次のｎ＋１番地に格納された命令を読出し、実行する。

すなわち第３図で２８ａは主メモリ上のメモリマツプの
説明である。例えばｎ番目の命令が前述の低電力命令（
クロック供給禁止命令）を読出し。

クロック信号の供給を禁止している状態であるとき割込
み信号が発生すると第３図に示したように割込処理ＩＲ
Ｐにより処理される。クロック信号供給禁止状態にある
ときはＩＲＰｌで割込状態を常に監視して、割込が発生
すると（Ｙ）、ＭＡＳＫされているか否かを判断しくＩ
　ＲＰｚ）　、ＭＡＳ　Ｋされていなければクロック信
号の供給を開始して。

該当する割込処理プログラムを実行する。一方、割込信
号の発生に対してマスクされていると（ｎ＋１）番目の
命令から順次読出し実行される。

（勿論この場合クロック信号の供給が開始される）クロ
ック供給回路２１は上記の如く、動作しているクロック
信号の停止、解除が成され、プロセッサ２２の消費電力
の制御を行う１次に、このクロック供給回路２１の詳細
構成と動作について示す。

第４図は本発明になるクロック供給回路２１の具体的構
成を示したものである。本回路は、データ処理袋はのク
ロック供給禁止命令を検知し、同期化するフリップ・フ
ロップ３００，３０１．クロックの停止を制御するフリ
ップ・フロップ３０２゜３０３からなるクロック制御回
路３２７．クロック群３ａ、３ｂ、３ｃの供給を禁止す
るクロック・ゲート３０４〜３０６．４レベルの割込み
を同期化し、記憶するフリップ・フロップ群３１０〜３
１７、少なくとも１つの割込みのあった事を検知するＯ
Ｒゲート３１８．クロック停止の解除タイミングを得る
フリップ・フロップ群３１９〜３１２、割込みの同期化
及び記憶タイミングを決めるクロック・ゲート３２２，
３２３．割込みのマスク・ゲート３２４より構成される
。本回路の動作をクロックの停止時と解除時の２つの場
合に分けて説明する。

（１）クロック信号を停止させる場合の動作説明の都合
上、データ処理装置はマイクロプログラム制御とする。

クロック供給禁止命令の実行を司るマイクロプログラム
の中で、クロック停止要求の為のマイクロ命令が読み出
されると、信号３ｄが“Ｈ”　（Ｈｉｇｈ　１ｅｖｅｌ
）となる。これをクロック３ｂによってフリップ・フロ
ップ３００に記憶し、これにより得た信号３ｅを更にク
ロック３ａによってフリップ・フロップ３０１にタイミ
ングを合せる。クロック３ａに同期した信号３ｆはクロ
ック３ｂによりフリップ・フロップ３０２をセットし、
クロック停止を指示する。クロック停止信号３ｇはフリ
ップ・フロップ３０３によりクロック３ａで同期をとっ
た後、一対の信号３ｈ。

３ｉ　　（３ｈ）によりクロック・ゲート３０４〜３０
６を制御し、クロック３ａに対応するクロック３ｘはゲ
ート３０５により“ＨＩＩ状態に、クロック３ｂ及び３
ｃに対応するクロック３ｙ及び３ｚは“Ｌ”　（Ｌｏｗ
　１ｅｖｅｌ）状態で停止する。３ｘをＩＩ　Ｈ１１に
する理由は、クロック３ｘがデータ処理装置の１マイク
ロ動作におけるダイナミック論理のプリチャージに用い
られる為、クロック停止時にプリチャージ状態にしてお
く事により停止解除時の動作を円滑にする役割を果す、
これによってクロック停止期間に電力を消費する事はな
い。

以上のようにして停止制御され得るクロック３ｘ。

３ｙ、３ｚはデータ処理装置に供給されているから該装
置内の信号変化がなくなり、０Ｍ０８回路では電力消費
がなくなる。すなわちこの例で分るようにクロック信号
供給停止とは必ずしも“Ｌ　）１とは限らない、要する
に電力が消費されない状態に保持出来ればよい、第５図
（Ａ）〜（Ｉ（）はクロック信号停止に至るまでのタイ
ムシーケンスを示したものである。

第５図で■はクロック発生回路からの信号３ａ〜３ｃが
与えられていて対応するクロック信号３ｘ〜３ｙがデー
タ処理装置に供給されている時間領域を示している。同
図■の領域では信号３ｄがフリップ・フロップ３００に
入力されて信号３ｅが発生した場合を、同図■の領域で
はクロック信号３ａによってフリップ・フロップ３０１
の出力信号を“Ｈｔｔから“Ｌ”に変化せしめるととも
にクロック信号３ｂに同期してフリップ・フロップ３０
２の出力信号３ｇをＬ　１１から″“Ｈ）Ｉに変化せし
めた場合を、同図■の領域では信号３ｇによりフリップ
・フロップ３０３をクロック信号３ａに同期して状態変
化せしめ一対の信号３ｈ。

３ｉ　（３ｈ）を得た場合を示している。そしてクロッ
ク信号３ｙ、３ｘはＨ′″から“Ｌ　ｌｊレベルに、３
ｘは“Ｈ”レベルに信号レベルが保持され、クロック信
号のレベル変化はなくなる。

なお■の状態であってもクロック発生回路からの信号３
ａ、３ｂ、３ｃは出力信号を出し続けていることが分る
であろう。

（２）クロック停止を解除する動作の説明クロック停止
制御は前述した如く、命令によってプログラマブルとな
る。一方、停止解除はデータ処理装置への割込みによっ
て行う、ここでいう割込みとは、入出力装置からのサー
ビス要求、エラー、リセット等を指す。第４図に示した
４レベルの割込みは信号３Ｑ＋　３ｍ＋　３ｎ、３ｏに
より第１のフリップ・フロップ群３１０〜３１３にクロ
ック・ゲート３２２により供給される同期クロック３ｔ
で受は取られる０次に、チャタリング防止の為、第２の
フリップ・フロップ群３１４〜３１７にクロック・ゲー
ト３２３により供給される別の同期クロック３Ｓで受は
直す。例えば、それらの同期化割込み信号の１つである
フリップ・フロップ３１７出力３ｐ番はＮＯＲゲート３
１８に入力し、フリップ・フロップ３１９にクロック３
ａで記憶される。４レベルの割込み（３２１〜３ｐ４）
のいずれが入ってもＮＯＲゲート３１８により割込み有
として検出し、これをフリップ・フロップ３１９に反映
する。フリップ・フロップ３１９の出力３ｑはフリップ
・フロップ３２０゜３２１で更に同期化され、信号３ｒ
を得ており、前記したクロック停止制御用のフリップ・
フロップ３０２をリセットする。そして、フリップ・フ
ロック３０３はクロック３ａに同期してクロック停止解
除を信号３ｈ、３ｉ　　（３ｈ）　、クロック・ゲート
３０４〜３０６により行う。クロック停止解除のタイム
・チャートを第６図（Ａ）〜（Ｌ）に示したが、円滑に
クロック動作開始が達成される。

Ｆｉ（，６（Ｅ）に示す■、は割込要求信号３０によっ
てフリップ・フロップ３１７がクロック信号３ｂに同期
して信号３ｐａが出力され、さらにクロック信号３ａに
同期してフリップ・フロップ３１９の出力信号３ｑが０
２で状変しく“Ｈ”から“Ｌ′ルベル）、Ｆｉｇ、６（
Ｇ）■、に示すようにフリップ・フロップ３２１の出力
信号３ｒはクロック信号３ａに同期してその信号レベル
は“Ｈ”から“Ｌ　Ｐルーベルに変化する。信号３ｒに
よりフリップ・フロップ３０２の出力信号３ｇは“Ｈ”
から“′Ｌ′″に変化する（Ｆｉ区、６（Ｈ）■４）。

したがってフリップ・フロップ３０３の出力信号３ｈは
“Ｌ　＋１から“ＨＩ＋に変化（Ｆｉｇ、６（Ｉ）■５
）し、同時に図示していないが３ｉ　（−３ｈ）はＨ”
から“Ｌ′″に信号レベルが変化し、■の領域では再び
クロック信号３ｘ、３ｙ、３ｚの供給が開始される（領
域■についても同様）。

次に、クロック停止解除後の動作について説明する。ク
ロック制御回路に割込み信号３１２．３ｍ。

３ｎ、３ｏの少なくともいずれか１つが入力し。

クロックの停止状態を解除した後、データ処理装置はマ
スク・ゲート３２４による結果の信号２ｃをみて割込み
処理に入るか否かを判定し、処理を続行するが、この様
子を第７図に示したマイクロ命令フロー・チャートによ
り説明する。本フロー・チャートは１つのブロックが１
マイクロ命令を示している。第５図、第６図に示したタ
イム・チャートとの関係で以下説明する。クロック停止
の為の命令実行はブロック７ａのプログラムカウンタＰ
Ｃデクリメントから開始する。これは命令フェッチ段階
でパイプライン制御がなされ、ＰＣが１つ多くインクリ
メントされていた為で、本発明とは直接関連がないので
詳細の説明は省略する。

次に、ブロック７ｂのクロック停止の為のマイクロ命令
を発し、クロック停止状態に入って行く。

ブロック７ｃのＮ　Ｏ−ＯＰ　（Ｎｏ　０ｐｅｒａｔｉ
ｏｎ）はクロックが完全に停止するまでの余裕であり、
ブロック７ｄのＮｏ−０Ｐはクロック停止時に割込み待
ちを行うためのマイクロ命令である。

以上のブロック７ｄのＮｏ−０Ｐ状態で割込みが受は付
けられると、一定の同期化サイクルを経てブロック７ｅ
の命令フェッチ先頭のマイクロ命令へと制御を移す、こ
こではＰＣをアドレスレジスタＭＡＲ２５へ送出し、Ｐ
Ｃインクリメントを行う。ブロック７ｆでは主メモリの
読み出しを行い、ブロック７ｇで読み出した命令を命令
レジスタｌＲ２６へ取り込む、このようにして、ブロッ
ク７ｈのマイクロ命令実行後、割込みチエツクを行い、
前記したマスク・ゲート３２４の出力に割込み信号２ｃ
が存在する時には割込み処理のマイクロプログラム（ブ
ロック７　ｘ　＋　７　、）　）へと分岐し、割込み信
号が存在しない時にはブロック７ｇで取り込んだ命令に
応じた実行用マイクロプログラムの１つへ分岐する０以
上示した如く、クロック停止解除後はマスク・ゲート３
２４の状態により割込み処理あるいは次の命令へとマク
ロなプログラムは制御されることになる。

以上のように、図示した実施例によれば特殊命令により
ユーザー・プログラマブルなりロック停止が行え、これ
によって低消費電力モードへと移れる。更に、割込みの
マスク状態に応じて割込み処理あるいは次の命令へと柔
軟な制御が可能となる。

以上説明したように本発明によると、クロック信号の供
給を制御することにより、低消費電力化を柔軟に制御す
ることができるのでより一層の消費電力の低減をはかる
ことができる。

また本発明の実施例は上述のものに限られるものではな
い。その変形例について以下に述べる。

第８図はデータ処理装置を複数のブロックに分割し、ク
ロック信号供給禁止命令を読出した時にクロックの供給
を禁止するブロックと禁止しないブロックに分けて実施
する例を示したものである。

これは第２図のシステムに、例としてクロック供給が禁
止されないタイマ８０．シリアル入出力袋Ｍ　（Ｉｌｏ
）８１を付加したデータ処理装置を構成するものである
。クロックの停止・解除は次のように行われる。

プロセッサ２２でクロック信号供給禁止命令が検知され
た時、信号３ｄによりクロック供給回路２１の出力３ｘ
−３ｙは停止する。これにより、プロセッサ２２の動作
は停止するが、タイマ８０及びシリアルｌ１０８１はク
ロック３ａ〜３ｂによって動作する為に停止しない、こ
の状態で、タイマ８０からのタイマ割込み３ｎ或はシリ
アルエ１０８１からのオーバーフローなどの割込み３゜
または外部からの割込み３Ｑ、３ｍのいずれかが入力さ
れるとクロック供給回路２１は動作を開始して、プロセ
ッサ２２が割込み処理を行う。

第９図は複数のクロック信号供給禁止命令をもつプロセ
ッサ２２によりブロック毎のクロック供給回路２１０〜
２１２によりクロック供給の停止・解除を行うシステム
の例を示したものである。

プロセッサ２２が７種類のクロック信号供給停止命令工
１〜７をもっているとする。命令工１では信号３０ｄ、
工２では信号３１ｄ、Ｉ３では信号３０．３１ｄ、Ｉ４
では信号３２ｄといった具合に信号３０ｄ〜３２ｄのあ
らゆる組合せがプロセッサ２２の実行する命令１１〜７
に対応して得られる。これらの命令によりプロセッサ２
２自身も含め、他の第１ブロック９０．第２ブロツク９
１の３ブロツクがあらゆる組合せでクロック９０ｘ〜９
２ｘの供給停止が行われる。それぞれのクロック供給回
路２１０〜２１２の解除は信号３０２〜３２Ｑそれぞれ
で独立に行われる０以上の如くシステムを構成する事に
よりプロセッサ２２は動作の必要のなくなったブロック
から命令によりクロック供給の禁止を行っていくことが
できる。これも低消費電力の点で効果がある。

第１０図は、クロック信号供給禁止の為の参照レジスタ
１００及びマスクゲート１０１を設けたものである。こ
こでは第９図のものとクロック信号供給禁止のための手
続きのみが異なるので、その部分だけを示す。

（１）クロック信号供給禁止ブロックの設定プロセッサ
２２内のレジスタ・ファイル２３の１つの内容が参照レ
ジスタ設定命令により信号１００ｂを介して、デコーダ
２７から得られる設定信号１００ａにより参照レジスタ
１００に設定される。その出力信号１００ｃ〜１０２ｃ
はマスクゲート１０１により通常はマスクされクロック
信号供給禁止信号３０ｄ〜３２ｄは出力されない。

（２）クロック信号供給禁止信号の出力プロセッサ２２
でクロック信号供給禁止命令が実行されると信号３ｄが
出力される。これが参照レジスタ１００の内容にしたが
ってマスクゲート１０１を介して信号３０ｄ〜３２ｄと
して各クロック供給回路２１０〜２１２に出力され、対
応するクロック信号の供給を禁止する。

参照レジスタ１００の内容はこの設定命令により書き替
える事ができるため、クロック信号供給禁止ブロックを
プログラマブルに変更できる。

第１１図は第４図に示したクロック供給回路のクロック
・ゲート３０４〜３０６の代りに、分周回路１１０〜１
１２．セレクタ１１３〜１１５によって構成したもので
ある。分周回路１１０〜１１２により現周期の信号３８
〜３Ｃよりそれぞれ長周期の信号１１ａ〜ｌｌｃが得ら
れている。

このような構成により、通常は信号３ｈ、３ｉはそれぞ
れ“Ｈ”、“Ｌ　Ｉｔとなっており、クロック信号３８
〜３ｃがセレクタ１１３〜１１４により選択されクロッ
ク信号３ｘ〜３ｙとして出力している。ここで、クロッ
ク信号供給禁止命令が実行されると信号３ｈ、３ｉはそ
れぞれ反転し、１１　Ｌ　Ｉｔ。

“Ｈ”となる。従って、この場合には長周期のクロック
信号１１ａ〜ｌｌｃがセレクタ１１３〜１１５により選
択され、クロック信号３ｘ〜３ｚとして出力する。

信号３ｈ、３ｉを入れかえれば、クロック信号供給禁止
命令により通常より短周期のクロックの供給が行える。

第１２図は通常のクロック周期に加えて、長周期または
短周期のクロック周期を可変に切り換えるようにしたク
ロック発生部を示したものである。

長周期への切り換え命令により信号３ｄ、短周期への切
り換え命令により信号３ｄ’　がプロセッサ２２内のデ
コーダ２７から発生する。

（１）通常のクロック周期 特に、クロック周期を切り換える命令が読出されない限
り、クロック制御回路３２７の出力３ｈ及び３ｈ’はそ
れぞれ“Ｌ　ＩＦとなっている。従つて、ゲート１２９
出力１２ａは“Ｈ”となり、分周回路１２０〜１２２の
出力がセレクタ１２６〜１２８により選択され３ｘ〜３
Ｚに出力される。

これが通常のクロック周期である。

（２）長周期 クロック周期を長くする切り換え命令が読出されると信
号３ｄがアクティブとなり、結果として３ｈはパＨ”と
なる。これにより低速用分周回路１２３〜１２５出力が
セレクタ１２６〜１２８により選択され、通常よりも長
周期のクロックが３ｘ〜３ｚに出力される。

（３）短周期 クロック周期を短くする切り換え命令が読出されると信
号３ｄ’　がアクティブとなり、結果として３ｈ’　は
“Ｈ″となる。これによりクロック３ａ〜３ｃが直接セ
レクタ１２６〜１２８により選択され、最も周期の短い
（高速な）クロックが３ｘ〜３Ｚに出力される。

クロック周波数切替え命令を読出したときクロック周期
を変えることにより消費電力を制御することができる。

【図面の簡単な説明】

第１図（Ａ）はＣ−ＭＯＳから成るデータ処理部へのク
ロック信号の停止回路の一例を示す。第１図（Ｂ）〜（
Ｉ）は、第１図（Ａ）における各部の動作を説明するた
めのタイムチャートである。 第２図は本発明をさらに改良したクロック信号供給制御
回路を備えたデータ処理装置の概略を示すブロック図で
ある。第３図はクロック供給禁止命令の読出し実行を説
明するためのフローチャートを示す。第４図はクロック
供給制御回路の具体的な実施例を示している。第５，６
図はクロック信号の供給禁止および復帰の動作を説明す
るタイムチャートである。第７図はクロック停止解除後
の動作におけるマイクロ命令の実行フローチャートを示
す。第８，９図はクロックの供給禁止ブロックを複数の
ブロックに分割した場合の説明図を示す、第１０図はク
ロック供給禁止参照レジスタを設けた場合の説明図であ
る。第１１．１２図はクロック信号の供給禁止に代えて
クロック信号の周期を可変にして消費電力の低減化を計
る場合の説明図を示す。 ２０・・・クロック発生回路、２２・・・プロセッサ、
２３・・・レジスタファイル、２４・・・演算回路、２
５・・・アドレスレジスタ、２７・・・デコーダ。 代理人　弁理１　″゛川用男、。、−：）、（一層 一′ 第　１　口 （Ａン ＣＢ） Ｆ９　／（Ｘ）戊 第　２　図 １′ｌ 第３　図 第４　図 １尺Ｐ 第　５　図 Ｆｉ７Ａ；（Ｈ）信号３り 第　６　図 信号 ｆｔ８　　図 第　９図 ２ｔ 第１Ｏ図

Claims (1)

1. 【特許請求の範囲】 １、少なくともＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ
   ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）で
   構成される論理回路を含みあらかじめ記憶されているプ
   ログラムを順次読出して実行するデータ処理装置におい
   て、該データ処理命令とともにあらかじめクロツク信号
   供給禁止命令を記録し、該クロツク信号禁止命令を読出
   したときは該論理回路を含むデータ処理装置の少なくと
   も一部の回路へのクロツク信号の周期をあらかじめ定め
   られた周期だけ長くしてクロツク信号の供給を継続する
   ことを特徴とするデータ処理装置におけるクロツク信号
   供給制御方法。 ２、前記特許請求の範囲第１項の記載において、該クロ
   ツク信号禁止命令に代えてクロツク信号の周期可変命令
   を記憶し、該クロツク信号周期可変命令を読出したとき
   は該命令の内容に応じて該クロツク信号の周期を現周期
   よりも短周期または長周期に変更し、該変更された周期
   のクロツク信号の供給をおこなうことを特徴とするデー
   タ処理装置におけるクロツク信号供給制御方法。