JPS6312286B2 - - Google Patents

Info

Publication number
JPS6312286B2
JPS6312286B2 JP16104881A JP16104881A JPS6312286B2 JP S6312286 B2 JPS6312286 B2 JP S6312286B2 JP 16104881 A JP16104881 A JP 16104881A JP 16104881 A JP16104881 A JP 16104881A JP S6312286 B2 JPS6312286 B2 JP S6312286B2
Authority
JP
Japan
Prior art keywords
clock
clock signal
data processing
signal
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16104881A
Other languages
English (en)
Other versions
JPS5862720A (ja
Inventor
Hideo Maejima
Akihiro Katsura
Toshimasa Kihara
Yasushi Akao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56161048A priority Critical patent/JPS5862720A/ja
Publication of JPS5862720A publication Critical patent/JPS5862720A/ja
Publication of JPS6312286B2 publication Critical patent/JPS6312286B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom

Description

【発明の詳細な説明】 本発明はデータ処理装置に係り、特にLSI
(Large Scale Integrated circuit)のように消
費電力が小さい処理装置に適したクロツク信号の
制御方法に関する。
近年における半導体技術の進歩には著しいもの
がある。特にMOS(Metal Oxide
Semiconductor)の進歩は顕著である。そして
MOS技術の進歩により素子の極小化、微細化が
進んでいる。これに伴い多くの回路が数ミリ角の
シリコン上に集積されるようになつてきた。
しかしながらこのように高集積化、あるいは高
速化されてくると、単位面積当りの消費電力が増
大するから、素子の熱放散は重要な問題になりつ
つある。
そこで信号の変化時しか電力を消費しない所謂
C−MOS(Complementary MOS)デバイスが
脚光を浴びてきている。C−MOSデバイスはこ
のように消費電力が小さいために停電時にはバツ
テリから電力を供給することが可能である。また
消費電力が小さいので常時バツテリから電力を供
給する場合もある。
本願発明はこのようなCMOSデバイスの消費
電力をさらに低減するための、クロツク信号の制
御方法に関する。
デバイスが小さくなると、消費電力の絶対値そ
のものは小さいにしても単位面積当りの消費電力
あるいは単位容積当りの消費電力は大きくなる傾
向にある。したがつて低消費電力化は重要な問題
である。
み近な例では電卓がある。これは電源をONに
したまま放置されたとき、あらかじめ定められた
時間経過後自動的に電源をOFFするものである。
一定の放置時間経過後自動的に電源断となるため
に電源の無駄な電力消費を防ぐことができる。し
かし、この場合は電卓の無操作放置時間によつて
電源断をおこなうこと、すなわち電源側の省電力
に限定される。デバイスの低消費電力をさらにす
すめるためには、デバイスの状態に応じて、電源
断そして復帰を行なわしめた方がよい。それらの
要求が次第に高まりつつある。
本願発明に最も近い公知例には日本国特許出願
公開公報特開昭54−104272号「相補形MOS論理
回路」(1979.8月16日付公開)がある。この公知
例は論理回路、特に相補形MOSゲートで構成さ
れた論理回路をさらに低消費電力で動作させる回
路に関する。
具体的には該MOSゲートで構成された論理回
路が論理動作しない期間に該論理回路から発生す
るクロツク禁止信号を用いて外部からのクロツク
信号の通過供給を制御し、該論理回路が動作しな
い期間外部クロツク信号を禁止するものである。
これはあくまでも対象論理回路が動作しない期
間外部クロツク信号を禁止するものである。
該論理回路が動作しなくなつたことにより発生
する信号すなわち非動作信号によつてクロツク信
号が制御される場合の開示である。本発明のよう
に積極的に消費電力を減少させること、すなわち
命令語によつてクロツク信号の停止等をおこなう
ことについては何等の記載もない。
またU.S.Patent No.3919695(NOV.11、1975)
「Asynchronous Clocking Apparatus」がある
が、これは複数の機能ユニツト毎に独立したクロ
ツク回路を有し、クロツクサイクルを変えるもの
である。
本発明の主たる目的は対象とする論理回路への
クロツク信号の供給を任意の時点で禁止(または
特定のレベルに固定)し、消費電力の低減化をは
かることにある。
本発明の他の目的はクロツク信号の供給が禁止
される回路領域を任意に変更することができるよ
うにすることにある。
本発明は上記の目的を達成するためにクロツク
禁止命令を設け、該命令を読み出したときは該論
理回路〜のクロツク信号の供給を禁止するように
したことに特徴がある。
また本発明の他の特徴は、クロツク禁止命令を
読み出した時、該読出された禁止命令に応じて該
クロツク信号の供給を禁止する回路領域を異にす
るようにしたことにある。
また本発明の他の特徴は、割込信号により該対
象論理回路へのクロツク信号の供給を復帰させる
ことにある。
上述したようにC−MOSデバイスは信号変化
がなければ電力消費はないという特徴がある。し
たがつてクロツク供給禁止要求信号によつて該C
−MOSデバイス〜のクロツク信号の供給を停止
すれば、それだけC−MOSデバイス自身におけ
る消費電力の低減がはかられることになる。
また、クロツクパルス信号によつて同期して動
作する論理回路では、クロツクパルス信号のくり
返し周波数が高くなる程平均消費電力が増加す
る。
高速処理を必要としないような場合は、クロツ
クパルスのくり返し周波数を低くしても消費電力
の低減がはかられる。
以下、順次説明する。外部からのクロツク信号
供給禁止信号によつて、プロセツサなどのクロツ
ク信号の供給を停止する回路は例えば第1図Aの
ようなものが考えられる。
第1図Aのクロツク制御回路は、クロツク供給
停止を要求する信号1Cを2相クロツク1a,1
bに同期化するフリツプ・フロツプ11〜13、
クロツクの供給を禁止するANDゲート14,1
5から成る。16はデータ処理部である。本回路
の動作を第1図B〜Iのタイム・チヤートを参照
しつつ説明する。今、クロツク供給停止要求信号
1cが非同期に“H”から“L”へ落ちた()
とすると、先ずフリツプ・フロツプ11によりク
ロツク1bで同期化され、信号1dを得る()。
ところが、信号1dには同期化の際のチヤタリン
グが発生している可能性がある為、次にフリツ
プ・フロツプ12によりクロツク1aで同期化し
て信号1eを得る()。更に、フリツプ・フロ
ツプ13によりクロツク1bで同期化した信号1
fも得ておく()。信号1f,1eはそれぞれ、
ANDゲート14,15によりクロツク1a,1
bを禁止し、データ処理部16に供給されるべき
クロツク1g及び1hは“L”に固定される。こ
こで、データ処理部16内の信号変化がなくな
り、C−MOSデバイスで構成されるデータ処理
部16で電力は消費されなくなる。最も単純な場
合は第1図Aの回路でクロツク信号の禁止制御は
可能である。
ところが、以上述べたクロツク供給停止要求信
号はLSI外部から与えられたり、一定の周期で与
えられたりする為にクロツクの停止・解除が固定
的となる。したがつて、動作するマイクロプロセ
ツサ自身が積極的かつ任意の時点に低消費電力モ
ードを実施することはできない。
第2図はさらに本発明を改良したクロツク信号
供給制御回路を備えたデータ処理装置のブロツク
構成を示したものである。データ処理装置はクロ
ツク発生回路20、クロツク供給回路21、プロ
セツサ22から成り、プロセツサ22はレジス
タ・フアイル23、演算回路24、アドレス・レ
ジスタ25、命令レジスタ26、デコーダ27よ
り構成される。クロツク発生回路20により得ら
れるクロツク信号3a〜3cは本発明になるクロ
ツク供給回路21に入力し、該回路21の出力ク
ロツク信号3x〜3zはプロセツサ22より出力
される信号3dにより停止する。また、上記回路
21に入力する割込み信号等3l〜3oによつて
停止状態を解除する。更に細かい動作を第2、第
3図を用いて説明する。
(1) クロツク供給停止の場合 プロセツサ22におけるレジスタ・フアイル
23の中のプログラムカウンタ(PC)の内容
nがアドレス・レジスタ25(MAR)を介し
て信号2aにより主メモリ28に出力される。
これにより、低電力命令(第3図クロツク供給
禁止命令)が信号2bを介して命令レジスタ2
6(IR)にセツトされる。この内容はデコー
ダ27により解読され、クロツク供給停止信号
3dとしてクロツク供給回路21に入力され
る。以後、クロツク信号3x〜3zは停止し、
プロセツサ22は停止状態となる。ただしこの
時、クロツク発生回路20はクロツク信号3a
〜3cの出力自身は発生している。
(2) クロツク供給停止解除の場合 クロツク供給回路21に割込み信号3l〜3
oが入力されており、これらのうち少なくとも
1つがアクテイブになると直ちにクロツク信号
3x〜3zは動き出す。すなわち、上記回路2
1は割込み待ちの状態でクロツク信号を停止し
ている。割込み信号により、クロツク信号3x
〜3zが動き始め、プロセツサ22が動作し始
めると、クロツク供給回路21内にある割込み
のマスク機能により、入力した割込みを受付け
るか否かが判断される。その結果の信号2cが
デコーダ27に入力する。割込みが受付けられ
れば割込み処理プログラムの先頭の命令へ、受
付けられなければクロツク供給禁止命令(n番
地)の次のn+1番地に格納された命令を読出
し、実行する。
すなわち第3図で28aは主メモリ上のメモリ
マツプの説明である。例えばn番目の命令が前述
の低電力命令(クロツク供給禁止命令)を読出
し、クロツク信号の供給を禁止している状態であ
るとき割込信号が発生すると第3図に示したよう
に割込処理IRPにより処理される。クロツク信号
供給禁止状態にあるときはIRP1で割込状態を常
に監視して、割込が発生すると(Y)、MASKさ
れているか否かを判断して(IRP2)、MASKされ
ていなければクロツク信号の供給を開始して、該
当する割込処理プログラムを実行する。一方、割
込信号の発生に対してマスクされていると(n+
1)番目の命令から順次読出し実行される。(勿
論この場合クロツク信号の供給が開始される) クロツク供給回路21は上記の如く、動作して
いるクロツク信号の停止、解除が成され、プロセ
ツサ22の消費電力の制御を行う。次に、このク
ロツク供給回路21の詳細構成と動作について示
す。
第4図は本発明になるクロツク供給回路21の
具体的構成を示したものである。本回路は、デー
タ処理装置のクロツク供給禁止命令を検知し、同
期化するフリツプ・フロツプ300,301、ク
ロツクの停止を制御するフリツプ・フロツプ30
2,303からなるクロツク制御回路327、ク
ロツク群3a,3b,3cの供給を禁止するクロ
ツク・ゲート304〜306、4レベルの割込み
を同期化し、記憶するフリツプ・フロツプ群31
0〜317、少なくとも1つの割込みのあつた事
を検知するORゲート318、クロツク停止の解
除タイミングを得るフリツプ・フロツプ群319
〜321、割込みの同期化及び記憶タイミングを
決めるクロツク・ゲート322,323、割込み
のマスク・ゲート324より構成される。本回路
の動作をクロツクの停止時と解除時の2つの場合
に分けて説明する。
(1) クロツク信号を停止させる場合の動作 説明の都合上、データ処理装置はマイクロプ
ログラム制御とする。クロツク供給禁止命令の
実行を司るマイクロプログラムの中で、クロツ
ク停止要求の為のマイクロ命令が読み出される
と、信号3dが“H”(High level)となる。
これをクロツク3bによつてフリツプ・フロツ
プ300に記憶し、これにより得た信号3eを
更にクロツク3aによつてフリツプ・フロツプ
301にタイミングを合せる。クロツク3aに
同期した信号3fはクロツク3bによりフリツ
プ・フロツプ302をセツトし、クロツク停止
を指示する。クロツク停止信号3gはフリツ
プ・フロツプ303によりクロツク3aで同期
をとつた後、一対の信号3h,3i,3によ
りクロツク・ゲート304〜306を制御し、
クロツク3aに対応するクロツク3xはゲート
305により“H”状態に、クロツク3b及び
3cに対応するクロツク3y及び3zは“L”
(Low level)状態で停止する。3xを“H”
にする理由は、クロツク3xがデータ処理装置
の1マイクロ動作におけるダイナミツク論理の
プリチヤージに用いられる為、クロツク停止時
にプリチヤージ状態にしておく事により停止解
除時の動作を円滑にする役割を果す。これによ
つてクロツク停止期間に電力を消費する事はな
い。以上のようにして停止制御され得るクロツ
ク3x,3y,3zはデータ処理装置に供給さ
れているから該装置内の信号変化がなくなり、
CMOS回路では電力消費がなくなる。すなわ
ちこの例で分るようにクロツク信号供給停止と
は必ずしも“L”とは限らない。要するに電力
が消費されない状態に保持出来ればよい。第5
図A〜Hはクロツク信号停止に至るまでのタイ
ムシーケンスを示したものである。
第5図ではクロツク発生回路からの信号3
a〜3cが与えられていて対応するクロツク信
号3x〜3yがデータ処理装置に供給されてい
る時間領域を示している。同図の領域では信
号3dがフリツプフロツプ300に入力されて
信号3eが発生した場合を、同図の領域では
クロツク信号3aによつてフリツプフロツプ3
01の出力信号を“H”から“L”に変化せし
めるとともにクロツク信号3bに同期してフリ
ツプフロツプ302の出力信号3gを“L”か
ら“H”に変化せしめた場合を、同図の領域
では信号3gによりフリツプフロツプ303を
クロツク信号3aに同期して状態変化せしめ一
対の信号3h,3i,3を得た場合を示して
いる。そしてクロツク信号3y,3zは“H”
から“L”レベルに、3xは“H”レベルに信
号レベルが保持され、クロツク信号のレベル変
化はなくなる。
なおの状態であつてもクロツク発生回路か
らの信号3a,3b,3cは出力信号を出し続
けていることが分るであろう。
(2) クロツク停止を解除する動作の説明 クロツク停止制御は前述した如く、命令によ
つてプログラマブルとなる。一方、停止解除は
データ処理装置への割込みによつて行う。ここ
でいう割込みとは、入出力装置からのサービス
要求、エラー、リセツト等を指す。第4図に示
した4レベルの割込みは信号3l,3m,3
n,3oにより第1のフリツプ・フロツプ群3
10〜313にクロツク・ゲート322により
供給される同期クロツク3tで受け取られる。
次に、チヤタリング防止の為、第2のフリツプ
フロツプ群314〜317にクロツク・ゲート
323により供給される別の同期クロツク3s
で受け直す。例えば、それらの同期化割込み信
号の1つであるフリツプ・フロツプ317出力
3p4はNORゲート318に入力し、フリツ
プ・フロツプ319にクロツク3aで記憶され
る。4レベルの割込み3p1〜3p4のいずれが入
つてもNORゲート318により割込み有とし
て検出し、これをフリツプ・フロツプ319に
反映する。フリツプ・フロツプ319の出力3
qはフリツプ・フロツプ320,321で更に
同期化され、信号3rを得ており、前記したク
ロツク停止制御用のフリツプ・フロツプ302
をリセツトする。そして、フリツプ・フロツプ
303はクロツク3aに同期してクロツク停止
解除を信号3h,3i,3、クロツク・ゲー
ト304〜306により行う。クロツク停止解
除のタイム・チヤートを第6図A〜Lに示した
が、円滑にクロツク動作開始が達成される。
Fig.6Eに示す1は割込要求信号3oによ
つてフリツプフロツプ317がクロツク信号3
bに同期して信号3p4が出力され、さらにクロ
ツク信号3aに同期してフリツプフロツプ31
9の出力信号3qが2で状変し(“H”から
“L”レベル)、Fig.6G3に示すようにフリ
ツプ・フロツプ321の出力信号3rはクロツ
ク信号3aに同期してその信号レベルは“H”
から“L”レベルに変化する。信号3rにより
フリツプフロツプ302の出力信号3gは
“H”から“L”に変化する(Fig.6H4)。
したがつてフリツプフロツプ303の出力信号
3hは“L”から“H”に変化(Fig.6I5
し、同時に図示していないが3i(=3)は
“H”から“L”に信号レベルが変化し、の
領域では再びクロツク信号3x,3y,3zの
供給が開始される(領域についても同様)。
次に、クロツク停止解除後の動作について説明
する。クロツク制御回路に割込み信号3l,3
m,3n,3oの少なくともいずれか1つが入力
し、クロツクの停止状態を解除した後、データ処
理装置はマスク・ゲート324による結果の信号
2cをみて割込み処理に入るか否かを判定し、処
理を続行するが、この様子を第7図に示したマイ
クロ命令フロー・チヤートにより説明する。本フ
ロー・チヤートは1つのブロツクが1マイクロ命
令を示している。第5図、第6図に示したタイ
ム・チヤートとの関係で以下説明する。クロツク
停止の為の命令実行はブロツク7aのプログラム
カウンタPCデクリメントから開始する。これは
命令フエツチ段階でパイプライン制御がなされ、
PCが1つ多くインクリメントされていた為で、
本発明とは直接関連がないので詳細の説明は省略
する。次に、ブロツク7bのクロツク停止の為の
マイクロ命令を発し、クロツク停止状態に入つて
行く。ブロツク7cのNO−OP(No Operation)
はクロツクが完全に停止するまでの余裕であり、
ブロツク7dのNO−OPはクロツク停止時に割
込み待ちを行うためのマイクロ命令である。
以上のブロツク7dのNO−OP状態で割込み
が受け付けられると、一定の同期化サイクルを経
てブロツク7eの命令フエツチ先頭のマイクロ命
令へと制御を移す。ここではPCをアドレスレジ
スタMAR25へ送出し、PCインクリメントを行
う。ブロツク7fでは主メモリの読み出しを行
い、ブロツク7gで読み出した命令を命令レジス
タIR26へ取り込む。このようにして、ブロツ
ク7hのマイクロ命令実行後、割込みチエツクを
行い、前記したマスク・ゲート324の出力に割
込み信号2cが存在する時には割込み処理のマイ
クロプログラム(ブロツク7i,7j)へと分岐
し、割込み信号が存在しない時にはブロツク7g
で取り込んだ命令に応じた実行用マイクロプログ
ラムの1つへ分岐する。以上示した如く、クロツ
ク停止解除後はマスク・ゲート324の状態によ
り割込み処理あるいは次の命令へとマクロなプロ
グラムは制御されることになる。
以上のように、図示した実施例によれば特殊命
令によりユーザー・プログラマブルなクロツク停
止が行え、これによつて低消費電力モードへと移
れる。更に、割込みのマスク状態に応じて割込み
処理あるいは次の命令へと柔軟な制御が可能とな
る。
以上説明したように本発明によると、クロツク
信号の供給を制御することにより、低消費電力化
を柔軟に制御することができるのでより一層の消
費電力の低減をはかることができる。
また本発明の実施例は上述のものに限られるも
のではない。その変形例について以下に述べる。
第8図はデータ処理装置を複数のブロツクに分
割し、クロツク信号供給禁止命令を読出した時に
クロツクの供給を禁止するブロツクと禁止しない
ブロツクに分けて実施する例を示したものであ
る。これは第2図のシステムに、例としてクロツ
ク供給が禁止されないタイマ80、シリアル入出
力装置(I/O)81を付加したデータ処理装置
を構成するものである。クロツクの停止・解除は
次のように行われる。
プロセツサ22でクロツク信号供給禁止命令が
検知された時、信号3dによりクロツク供給回路
21の出力3x−3yは停止する。これにより、
プロセツサ22の動作は停止するが、タイマ80
及びシリアルI/O81はクロツク3a〜3bに
よつて動作する為に停止しない。この状態で、タ
イマ80からのタイマ割込み3n或はシリアル
I/O81からのオーバーフローなどの割込み3
oまたは外部からの割込み3l,3mのいずれか
が入力されるとクロツク供給回路21は動作を開
始して、プロセツサ22が割込み処理を行う。
第9図は複数のクロツク信号供給禁止命令をも
つプロセツサ22によりブロツク毎のクロツク供
給回路210〜212によりクロツク供給の停
止・解除を行うシステムの例を示したものであ
る。プロセツサ22が7種類のクロツク信号供給
停止命令I1〜7をもつているとする。命令I1では
信号30d、I2では信号31d、I3では信号30
d,31d、I4では信号32dといつた具合に信
号30d〜32dのあらゆる組合せがプロセツサ
22の実行する命令I1〜7に対応して得られる。
これらの命令によりプロセツサ22自身も含め、
他の第1ブロツク90、第2ブロツク91の3ブ
ロツクがあらゆる組合せでクロツク90x〜92
xの供給停止が行われる。それぞれのクロツク供
給回路210〜212の解除は信号30l〜32
lそれぞれで独立に行われる。以上の如くシステ
ムを構成する事により、プロセツサ22は動作の
必要のなくなつたブロツクから命令によりクロツ
ク供給の禁止を行つていくことができる。これも
低消費電力の点で効果がある。
第10図は、クロツク信号供給禁止の為の参照
レジスタ100及びマスクゲート101を設けた
ものである。ここでは第9図のものとクロツク信
号供給禁止のための手続きのみが異なるので、そ
の部分だけを示す。
(1) クロツク信号供給禁止ブロツクの設定 プロセツサ22内のレジスタ・フアイル23
の1つの内容が参照レジスタ設定命令により信
号100bを介して、デコーダ27から得られ
る設定信号100aにより参照レジスタ100
に設定される。その出力信号100c〜102
cはマスクゲート101により通常はマスクさ
れクロツク信号供給禁止信号30d〜32dは
出力されない。
(2) クロツク信号供給禁止信号の出力 プロセツサ22でクロツク信号供給禁止命令
が実行されると信号3dが出力される。これが
参照レジスタ100の内容にしたがつてマスク
ゲート101を介して信号30d〜32dとし
て各クロツク供給回路210〜212に出力さ
れ、対応するクロツク信号の供給を禁止する。
参照レジスタ100の内容はこの設定命令によ
り書き替える事ができるため、クロツク信号供給
禁止ブロツクをプログラマブルに変更できる。
第11図は第4図に示したクロツク供給回路の
クロツク・ゲート304〜306の代りに、分周
回路110〜112、セレクタ113〜115に
よつて構成したものである。分周回路110〜1
12により現周期の信号3a〜3cよりそれぞれ
長周期の信号11a〜11cが得られている。こ
のような構成により、通常は信号3h,3iはそ
れぞれ“H”、“L”となつており、クロツク信号
3a〜3cがセレクタ113〜114により選択
されたクロツク信号3x〜3yとして出力してい
る。ここで、クロツク信号供給禁止命令が実行さ
れると信号3h,3iはそれぞれ反転し、“L”、
“H”となる。従つて、この場合には長周期のク
ロツク信号11a〜11cがセレクタ113〜1
15により選択され、クロツク信号3x〜3zと
して出力する。
信号3h,3iを入れかえれば、クロツク信号
供給禁止命令により通常より短周期のクロツクの
供給が行える。
第12図は通常のクロツク周期に加えて、長周
期または短周期のクロツク周期を可変に切り換え
るようにしたクロツク発生部を示したものであ
る。長周期への切り換え命令により信号3d、短
周期への切り換え命令により信号3d′がプロセツ
サ22内のデコーダ27から発生する。
(1) 通常のクロツク周期 特に、クロツク周期を切り換える命令が読出
されない限り、クロツク制御回路327の出力
3h及び3h′はそれぞれ“L”となつている。
従つて、ゲート129出力12aは“H”とな
り、分周回路120〜122の出力がセレクタ
126〜128により選択され3x〜3zに出
力される。これが通常のクロツク周期である。
(2) 長周期 クロツク周期を長くする切り換え命令が読出
されると信号3dがアクテイブとなり、結果と
して3hは“H”となる。これにより低速用分
周回路123〜125出力がセレクタ126〜
128により選択され、常常よりも長周期のク
ロツクが3x〜3zに出力される。
(3) 短周期 クロツク周期を短くする切り換え命令が読出
されると信号3d′がアクテイブとなり、結果と
して3h′は“H”となる。これによりクロツク
3a〜3cは直接セレクタ126〜128によ
り選択され、最も周期の短かい(高速な)クロ
ツクが3x〜3zに出力される。
クロツク周波数切替え命令を読出したときク
ロツク周期を変えることにより消費電力を制御
することができる。
【図面の簡単な説明】
第1図AはC−MOSから成るデータ処理部へ
のクロツク信号の停止回路の一例を示す。第1図
B〜Iは、第1図Aにおける各部の動作を説明す
るためのタイムチヤートである。第2図は本発明
をさらに改良したクロツク信号供給制御回路を備
えたデータ処理装置の概略を示すブロツク図であ
る。第3図はクロツク供給禁止命令の読出し実行
を説明するためのフローチヤートを示す。第4図
はクロツク供給制御回路の具体的な実施例を示し
ている。第5,6図はクロツク信号の供給禁止お
よび復帰の動作を説明するタイムチヤートであ
る。第7図はクロツク停止解除後の動作における
マイクロ命令の実行フローチヤートを示す。第
8,9図はクロツクの供給禁止ブロツクを複数の
ブロツクに分割した場合の説明図を示す。第10
図はクロツク供給禁止参照レジスタを設けた場合
の説明図である。第11,12図はクロツク信号
の供給禁止に代えてクロツク信号の周期を可変に
して消費電力の低減化を計る場合の説明図を示
す。 20……クロツク発生回路、22……プロセツ
サ、23……レジスタフアイル、24……演算回
路、25……アドレスレジスタ、27……デコー
ダ。

Claims (1)

  1. 【特許請求の範囲】 1 少なくともCMOS(Complementary Metal
    Oxide Semiconductor)で構成される論理回路
    を含みあらかじめ記憶されているデータ処理命令
    を含むプログラムを順次読み出して実行するデー
    タ処理装置において、該論理回路を含むデータ処
    理装置をあらかじめ複数の回路領域に分割し、該
    データ処理命令とともに、あらかじめクロツク信
    号供給禁止命令を該クロツク信号供給禁止対象回
    路領域に対応して設けて記憶し、該クロツク信号
    供給禁止命令を読出したときはあらかじめ定めら
    れた対応する回路領域への複数のクロツク信号を
    低電位レベルあるいは高電位レベルに保持した所
    定の混在状態にして供給し、割込み信号と該割込
    み信号のマスク論理との論理積が成立したか否か
    により該割込み信号の受付けの可あるいは否を決
    定し、該決定された割込み処理により該クロツク
    信号の供給の再開あるいは留保処理をおこなうこ
    とを特徴とするデータ処理装置におけるクロツク
    信号供給制御方法。 2 前記特許請求の範囲第1項の記載において、
    該クロツク信号供給禁止命令を読出すごとに前記
    対応する回路領域への複数のクロツク信号を低電
    位レベルあるいは高電位レベルに保持した混在状
    態にして供給することを特徴とするデータ処理装
    置におけるクロツク信号供給制御方法。 3 前記特許請求の範囲第1項の記載において、
    該クロツク信号供給禁止参照レジスタを設け、該
    参照レジスタにあらかじめ被クロツク信号供給禁
    止回路領域の識別コードを設定し、該クロツク信
    号供給禁止命令を読出したときは該参照レジスタ
    を参照し、該参照レジスタに設定されている回路
    領域について該複数のクロツク信号を低電位レベ
    ルあるいは高電位レベルに保持した混在状態にし
    て供給することを特徴とするデータ処理装置にお
    けるクロツク信号供給制御方法。 4 前記特許請求の範囲第3項の記載において、
    該参照レジスタの内容を対象とする回路領域に応
    じて書き替え、該書き替えられた回路領域につい
    て該複数のクロツク信号を低電位レベルあるいは
    高電位レベルに保持した混在状態にして供給する
    ことを特徴とするデータ処理装置におけるクロツ
    ク信号供給制御方法。 5 前記特許請求の範囲第1項の記載において、
    該割込み信号が該論理回路を含むデータ処理装置
    の外部から与えられる信号であることを特徴とす
    るデータ処理装置におけるクロツク信号供給制御
    方法。 6 前記特許請求の範囲第5項の記載において、
    該割込み信号が該論理回路を含むデータ処理装置
    の内部から与えられる信号であることを特徴とす
    るデータ処理装置におけるクロツク信号供給制御
    方法。
JP56161048A 1981-10-12 1981-10-12 デ−タ処理装置におけるクロツク信号供給制御方法 Granted JPS5862720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56161048A JPS5862720A (ja) 1981-10-12 1981-10-12 デ−タ処理装置におけるクロツク信号供給制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56161048A JPS5862720A (ja) 1981-10-12 1981-10-12 デ−タ処理装置におけるクロツク信号供給制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP62212812A Division JPS63100522A (ja) 1987-08-28 1987-08-28 デ−タ処理装置におけるクロツク信号供給制御方法

Publications (2)

Publication Number Publication Date
JPS5862720A JPS5862720A (ja) 1983-04-14
JPS6312286B2 true JPS6312286B2 (ja) 1988-03-18

Family

ID=15727606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56161048A Granted JPS5862720A (ja) 1981-10-12 1981-10-12 デ−タ処理装置におけるクロツク信号供給制御方法

Country Status (1)

Country Link
JP (1) JPS5862720A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173883U (ja) * 1988-05-13 1989-12-11
JPH0537349Y2 (ja) * 1988-05-13 1993-09-21

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231666A (ja) * 1983-06-14 1984-12-26 Sharp Corp マイクロプロセツサ周辺素子
JPS59231667A (ja) * 1983-06-15 1984-12-26 Sharp Corp マイクロプロセツサ周辺素子
JPS60195631A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd デ−タ処理装置
JPS62103767A (ja) * 1985-10-30 1987-05-14 Omron Tateisi Electronics Co カ−ド認証端末装置
US5452401A (en) 1992-03-31 1995-09-19 Seiko Epson Corporation Selective power-down for high performance CPU/system
US7882380B2 (en) 2006-04-20 2011-02-01 Nvidia Corporation Work based clock management for display sub-system
US7937606B1 (en) 2006-05-18 2011-05-03 Nvidia Corporation Shadow unit for shadowing circuit status
JP2010251506A (ja) * 2009-04-15 2010-11-04 Canon Inc 特定用途向け集積回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5368051A (en) * 1976-11-29 1978-06-17 Sharp Corp Integrated circuit device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5368051A (en) * 1976-11-29 1978-06-17 Sharp Corp Integrated circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173883U (ja) * 1988-05-13 1989-12-11
JPH0537349Y2 (ja) * 1988-05-13 1993-09-21

Also Published As

Publication number Publication date
JPS5862720A (ja) 1983-04-14

Similar Documents

Publication Publication Date Title
US4615005A (en) Data processing apparatus with clock signal control by microinstruction for reduced power consumption and method therefor
JP2762670B2 (ja) データ処理装置
US5189647A (en) Information processing system having power saving control of the processor clock
CN100483363C (zh) 半导体集成电路及其省电控制方法
US8117475B2 (en) Direct memory access controller
US7032117B2 (en) Dynamic power control in integrated circuits
US7254724B2 (en) Power management system
KR19980063493A (ko) 프로세서 및 그의 성능을 최적화하는 방법
EP0633522B1 (en) Pipelined data processing system capable of stalling and resuming a pipeline operation without using an interrupt processing
JP3709040B2 (ja) 非同期データ処理装置
JPS6312286B2 (ja)
JP3460736B2 (ja) クロック制御回路
KR100367634B1 (ko) 메모리 제어기 및 메모리 제어방법
JPS6326716A (ja) 中央処理装置
KR100247582B1 (ko) 클럭 신호 제어 시스템
US11068018B2 (en) System and method for power management of a computing system with a plurality of islands
JPH0512728B2 (ja)
JPS63100522A (ja) デ−タ処理装置におけるクロツク信号供給制御方法
JPS62145458A (ja) マイクロコンピユ−タ
JPS58222349A (ja) 情報処理装置
JP2018165987A (ja) 半導体集積回路
JPS5916029A (ja) 電子装置の起動回路
KR101163663B1 (ko) 절전모드시 시스템클럭을 생성하는 리얼타임클럭 및 그시스템클럭 생성방법
JPH07295956A (ja) マイクロコントローラ
JPH0519889A (ja) スタンバイ装置