KR100367634B1 - 메모리 제어기 및 메모리 제어방법 - Google Patents

메모리 제어기 및 메모리 제어방법 Download PDF

Info

Publication number
KR100367634B1
KR100367634B1 KR10-2000-7007010A KR20007007010A KR100367634B1 KR 100367634 B1 KR100367634 B1 KR 100367634B1 KR 20007007010 A KR20007007010 A KR 20007007010A KR 100367634 B1 KR100367634 B1 KR 100367634B1
Authority
KR
South Korea
Prior art keywords
signal
command
memory
clock signal
synchronized
Prior art date
Application number
KR10-2000-7007010A
Other languages
English (en)
Other versions
KR20010033509A (ko
Inventor
고탄다치카라
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20010033509A publication Critical patent/KR20010033509A/ko
Application granted granted Critical
Publication of KR100367634B1 publication Critical patent/KR100367634B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4436—Power management, e.g. shutting down unused components of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Dram (AREA)
  • Power Sources (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

텔레비젼 수신기 또는 다른 비데오 장치에 사용되는 시스템 LSI 에 제공된 집적 메모리의 제어기와 제어방법이 나타내어진다. 본 발명의 메모리 제어기에서, 동기신호와 동기화되지 않은 클록신호 정지명령신호가 입력될때, 동기신호와 동기화된 정지명령신호가 발생된다. 집적 메모리에서 공급된 클록신호는 동기화된 정지명령신호에 따라서 정지된다. 클록신호 공급은 집적 메모리가 단지 유휴상태에 있을때 정지되기 때문에, 시스템 LSI의 전력소비는 집적 메모리의 파괴없이 절약될 수 있다.

Description

메모리 제어기 및 메모리 제어방법{MEMORY CONTROLLER AND METHOD OF MEMORY CONTROL}
논리회로 LSI와 마이크로 컴퓨터에서, 전력소비를 절약하기 위해서, 사용되지 않는 동안에 클록신호를 중단하는 것이 종종 제안되어 왔다. 논리회로 LSI에서 사용되는 메모리는 주로 다른 반도체와 함께 쉽게 사용될 수 있는 SRAM이었다. 기본적으로, SRAM은 플립 플롭(flip-flops)으로 구성되고, LSI가 사용되지 않는 동안에 클록신호가 중단되어도 문제가 없다.
최근에, 반도체 공정기술의 진보로, DRAM과 플래시 메모리(flash memory)같이 다른 반도체 공정에서 제조된 메모리는 일반적으로 하나의 LSI에 집적될수 있다. 집적된 DRAM은 LSI의 규모 제한으로 집적된 메모리를 위한 보호회로를 가지지 않기 때문에, DRAM을 제어하기 위해 정해진 절차에 따라 동작하는 것이 필요하다. 그러므로, DRAM을 장착한 시스템 LSI에서, 전력을 절약하기 위한 클록신호의 중단은 논리회로 LSI 또는 SRAM을 갖는 마이크로 컴퓨터와 다른 방법을 요구한다.
도 4는 종래의 비데오 장치에서 신호처리회로와 신호처리회로를 제어하기 위한 제어신호 발생회로에서 클록신호 중단제어방법의 예를 도시한다. 종래의 클록신호 중단제어방법은 도 4를 참조하면서 아래에 설명된다. 신호처리회로(101)는, 수평동기신호(1)를 수신할때, 수평동기신호(1)를 기초로 다양한 신호처리를 수행한다. 제어신호 발생회로(102)는, 수평동기신호(1)를 수신할때, 수평동기신호(1)를 기초로 신호처리회로(101)를 위한 제어신호를 포함하여, 다양한 제어신호를 발생시킨다.
이 두 회로안에, 신호처리와 제어신호발생을 위한 클록신호공급을 중단하고 재시작하기 위한 클록신호 제어장치가 있다. 이 회로는 논리회로 LSI와 SRAM으로 구성된다. 이와같이 구성된 종래의 비데오 장치에서, 신호처리회로(101)와 제어신호 발생회로(102)의 클록신호 중단제어방법의 동작이 아래에 설명된다.
신호처리회로(101)와 제어신호 발생회로(102)는 수평동기신호(1)를 기초로 동작한다. 여기서, 신호처리회로(101)와 제어신호 발생회로(102)가 수평동기신호(1)와 동기화되지 않은 클록신호 공급제어신호(2)로부터 클록신호 정지명령을 수신할때, 즉시 명령에 반응하고, 신호처리회로(101)는 클록신호 제어장치가 클록신호를 중단시키도록 한다. 마찬가지로, 제어신호 발생회로(102) 또한 내부클록신호를 중단시킨다.
클록신호가 중단할때, 신호처리회로(101)와 제어신호 발생회로(102)는 일시적으로 동작을 정지하고, 클록신호 재시작명령이 클록신호 공급제어신호(2)에 의해 주어질때, 클록신호공급은 명령에 즉시 응답하여 재시작되고, 동작은 다시 시작된다. 이와같이, 단순히 클록신호를 중단함으로써, 신호처리회로(101)와 제어신호 발생회로(102)는 유휴상태로 설정되고, 전력소비가 절약된다.
종래의 클록신호 중단제어방법에서는, 신호처리회로와 제어신호 발생회로가 SRAM과 논리회로로 구성되기 때문에, 수평동기신호와 동기화되지 않은 클록신호 공급제어신호에 따라 클록신호공급이 중단되거나 또는 재시작 되더라도 문제가 야기되지 않았다.
그러나, DRAM과같은 논리적 상태를 갖는 집적된 메모리로서 LSI의 경우에는, 메모리의 논리적 상태를 무시하는 비동기 클록신호 공급제어신호가 LSI로 들어가고 클록신호공급이 이런 신호에 따라 중단될때, 메모리 셀은 파괴될 수 있다.
본 발명은 시스템 LSI에 집적된 메모리의 파괴를 방지하면서 시스템 LSI의 유휴상태(idling state)에서 클록신호(clock signal)를 중단함으로써 전력소비를 절약하기 위한 메모리 제어기에 관한 것이다.
도 1은 본 발명의 실시예에서 메모리 제어기의 블록도,
도 2는 집접 메모리의 논리적 상태 천이도,
도 3은 각 신호와 클록신호공급을 중단하고 재시작할때 집적 메모리의 실행상태와의 관계를 도시하는 시간표,
도 4는 종래의 클록신호 정지제어방법을 수행하기 위한 회로예를 도시한다.
본 발명의 클록신호 중단제어기는, 논리적 상태를 갖는 메모리가 비데오 장치에 사용되는 LSI 등에 집적되는 경우, 다음 절차에서 메모리셀의 파괴없이 클록신호공급을 중단시키고 재시작함으로써 특징지어진다.
1)참조신호로서 사용되는 수평동기신호와 동기화되지 않은 클록신호 공급제어신호를 수신함으로써, 수평동기신호와 동기화된 클록신호 공급제어신호가 발생된다.
2)동기화된 클록신호 공급제어신호에 대응해서, 클록신호는 집적 메모리의 논리적 상태의 유휴상태에서만 중단된다.
3)동기화된 클록신호 공급제어신호에 따라 클록신호공급을 재시작한 후에, 집적 메모리는 초기화된다.
본 발명의 메모리 제어기는 메모리로 클록신호공급을 제어할 목적으로 다음의 구성요소를 가진다.
a)입력 수평동기신호를 기초로 집적 메모리를 제어하기 위한 동작명령을 발생시키기 위한 동작명령 발생회로.
b)수평동기신호와 동기화되지 않은 클록신호 공급제어신호를 수신함으로써 수평동기신호와 동기화된 다양한 제어신호를 발생시키기 위한 제어신호 발생회로.
c)제어신호 발생회로로 부터의 제어신호에 따라 파워-온 순차명령(power-on sequence command)을 발생시키기 위한 파워-온 순차명령 발생회로.
d)제어신호 발생회로의 출력신호에 의존하고, 집적된 메모리로 선택된 신호를 출력하고, 동작명령 발생회로에서의 출력신호 또는 파워-온 순차명령 발생회로로에서의 출력신호를 선택하기 위한 명령 선별기.
e)제어신호 발생회로에서의 제어신호에 따라 클록신호 발생회로에서 집적 메모리로 공급된 클록신호를 차단하기 위한 클록신호 차단회로.
이 구성에서, 본 발명은 다음 특징을 가진다.
집적 메모리를 가지는 시스템 LSI에서, 수평동기신호와 동기화되지 않은 클록신호 공급제어신호에 의해서 클록신호 정지명령신호가 입력되더라도, 클록신호공급은 집적 메모리의 유휴상태에서 항상 중단된다. 그러므로, 본 발명은 집적 메모리의 파괴없이 시스템 LSI에서 클록신호 중단기능에 의해서 전력소비를 절약할 수 있다.
본 발명의 실시예는 첨부된 도면을 참조함으로써 기술된다. 도 2는 집적 메모리의 논리적 상태 천이도이다. 지금 도 2를 참조하면, 집적 메모리에 대하여 클록신호공급을 중단하고 재시작할때 메모리의 논리적 상태 변화는 아래에 기술된다.
1)도 2에 도시된 바와 같이, 집적 메모리의 논리적 상태는, 정보 쓰기 또는 읽기와 같은 동작을 만드는 실행상태(active state), 정보 쓰기 또는 읽기와 같은 동작을 만들지 않는 유휴상태(idling state), 클록신호공급을 정지하는 정지상태(suspending state), 및 초기화를 위한 초기상태(initializing state)를 포함한다.
2)실행상태에서 정지상태로의 천이에서, 도 2에 일점쇄선으로 표시된 바와 같이, 메모리 제어기가 무작동(No Operation)(NOP) 명령에 의해서 집적 메모리를 유휴상태로 설정하고, 중지명령신호(CKS)에 의해서 클록신호공급을 정지한다.
3)집적 메모리가 이전의 실행상태로 설정될때, 도 2에 점선으로 도시된 바와 같이 상태가 변한다. 처음에, 정지상태에서 집적 메모리는 공급명령신호(CKA)에 의해 클록신호공급을 재시작함으로써 유휴상태로 설정된 다음, 집적 메모리는파워-온 순차(power-on sequence)(POS) 명령에 의해서 초기화된다. 초기화를 완료한 후, 집적 메모리는 NOP명령에 의해서 유휴상태로 설정된다. 이후, 연속된 동작명령의 초기동작명령에 따라, 집적 메모리는 실행상태로 설정된다. 메모리는, 실행상태에서, 연속해서 주어진 동작명령에 따라 정보 읽기 또는 쓰기와 같은 정규의 동작을 수행한다.
다음은 클록신호공급을 시작 또는 정지할때 전술한 논리적 상태변화 같은 그러한 메모리 수행을 제어하기 위한 메모리 제어기 및 메모리 제어 방법의 기술이다. 도 1에서, 본 발명의 메모리 제어기(60)는 동작명령 발생회로(10)와, 제어신호 발생회로(20)와, 파워-온 순차명령(POS) 발생회로(30), 명령 선별기(40), 및 클록신호 차단회로(80)를 구비하고, 메모리 제어기(60)와 집적 메모리(50)는 CPU와 다른회로와 함께 단일칩 시스템 LSI(55)에 장착된다.
동작명령 발생회로(10)는 참조신호로서 입력수평동기신호(1)를 기초로 집적 메모리(50)의 실행상태를 제어하기 위한 메모리 동작명령(3)을 발생시킨다. 메모리 동작명령(3)은 수평동기신호(1)의 증가를 기초로 출력된다. 메모리 동작명령(3)은 집적 메모리(50)를 유휴상태로 설정하기 위한 NOP 명령과 정규의 동작을 만들기 위한 동작명령으로 구성된다. 메모리 동작명령(3)은 집적 회로(50)가 정보를 읽고 쓸수 있게 하기 위한 다수의 명령을 포함한다.
제어신호 발생회로(20)는 입력된 수평동기신호(1)와 동기화되지 않은 클록신호 공급제어신호(2)를 수신하고, 수평동기신호(1)와 동기화된 다수의 제어신호를 발생시킨다. 다수의 제어신호는 동기화된 클록신호 공급제어신호(4),선택신호(5), 및 파워-온 순차(POS) 시작신호(6)를 포함한다. 동기화된 클록신호 공급제어신호(4)는 동작명령 발생회로(10)와 클록신호 차단회로(80)로 생성된다. 선택신호(5)는 명령선별기(40)로 생성된다. 파워-온 순차(POS) 시작신호(6)는 POS명령 발생신호(30)으로 생성된다. 클록신호 공급제어신호(2)는 클록신호 정지명령신호(CKS1)와 클록신호 공급명령신호(CKA1)를 포함한다. 동기화된 클록신호 공급제어신호(4)는 클록신호 정지명령신호(CKS2)와 클록신호 공급명령신호(CKA2)를 포함한다.
POS명령 발생회로(30)는 POS 시작신호(6)를 기초로 POS명령을 발생시키고, 집적 메모리(50)를 초기화한다. 명령 선별기(40)는 메모리 동작명령(3) 또는 선택신호(5)에 의존하는 POS 명령(7)을 변화시키고, 집적 메모리로 메모리 제어신호(8)를 송전한다. 집적 메모리(50)는 메모리 제어신호(8)에 따라 동작하고, NOP명령의 입력에 의해서 유휴상태로 이동된다.
명령 선별기(40)는 메모리 동작명령 발생회로(10)의 출력신호와 POS명령 발생회로(30)의 출력신호를 수신하고, 두개의 입력신호를 변화시키고 그중 선택신호(5)에 의존하는 하나를 출력한다.
클록신호 차단회로(80)는 동기화된 클록신호 공급제어신호(4)에 의존하는 시스템 LSI(55)의 외부로 제공된 클록신호 발생회로(70)로부터 생성된 클록신호(9a)를 통과하거나 또는 차단하고, 집적 메모리(50)로 클록신호(9b)를 생성한다. 동기화된 클록신호 공급제어신호(4)는 클록신호 차단회로(80)가 클록신호를 공급하도록 명령하기 위한 클록신호 공급명령신호(CKA2)와 클록신호 차단회로(80)가 클록신호를 차단하도록 명령하기 위한 클록신호 정지명령신호(CKS2)를 포함한다. 도 1에서 이러한 구성을 가지고 있는 메모리 제어기의 동작은 도 3을 참조하면서 아래에 더욱 자세히 기술된다.
1)첫째로, 실행상태에서 동작이 기술된다.
실행상태에서, 클록신호 공급제어신호(2)로써 클록신호 공급명령신호(CKA1)가 입력되고, 동기화된 클록신호 공급제어신호(4)는 클록신호 공급명령신호(CAK2)이다(도 3C). 이와같이, 클록신호가 집적 메모리로 공급된다(도 3D). 명령선별기(40)는 선택신호(5)에 따라서 메모리 동작명령(3)을 선택한다(도 3F). 그러므로, 수평동기신호와 동기화된 메모리 동작명령(3)(도 3A)은 메모리 제어신호(8)로써 집적 메모리로 공급된다. 동작명령 발생회로(10)는, 수평동기신호를 수신할때, 특정 시간후에 동작명령을 생성한다. 그것은 또한 동작명령 출력의 시작전과 동작명령의 출력후에 NOP 명령을 생성한다(도 3G,I). 그러므로, NOP명령에 따라, 집적 메모리(50)는 항상 수평동기신호 전과 후에 항상 유휴상태가 된다(도 3J).
NOP 명령에 연속해서, 다수의 동작명령이 결과적으로 생성되고, 집적 메모리는 상술된 바와 같이 동작한다. 비록 도표에는 생략되었지만, 도 3G에서 동작명령은 다수의 동작명령을 포함한다.
한편, 파워-온 순차명령 발생회로(30)는 입력 POS 시작신호(6)가 높은상태이기 때문에(도 3E) 항상 NOP 명령을 생성한다(도 3H).
2)다음에, 클록신호 차단동작이 기술된다.
클록신호 정지명령신호(CKS1)가 수평동기신호(1)에 비동기 타이밍에 입력될때, 제어신호 발생회로(20)는 수평동기신호(1)의 증가에 동기되어 클록신호 정지명령신호(CKS2)로서 클록신호 정지명령신호(CKS1)를 생성한다(도 3C). 도표에서, 클록신호 공급제어신호(2)는 저준위(Low Level)일때 클록신호 정지명령신호(CKS1)을 뜻하고, 클록신호 공급제어신호(4)는 저준위일때 클록신호 정지명령신호(CKS2)를 뜻한다.
클록신호 차단회로(80)는 클록신호 정지명령신호(CKS2)를 수신한 후 즉시 클록신호(9a)를 차단하고, 집적 메모리(50)로 클록신호공급을 정지한다(도 3D). 집적 메모리(50)는 클록신호공급이 정지될때 정지상태로 이동한다(도 3J). 클록신호공급을 정지할때, 집적 메모리(50)가 NOP 명령에 의해서 유휴상태로 이동하는것은 항상 필요하나, 본 실시예에서는, 집적 메모리(50)가 NOP 명령에 의해서 이미 유휴상태로 설정되었기 때문에, 클록신호공급이 클록신호 정지명령신호(CKS2)의 입력 바로후에 정지된다면 문제가 발생하지 않는다.
선택신호(5)가 클록신호 정지명령신호(CKS2)의 출력과 동시에 저준위로 변하기 때문에, 명령선별기(40)는 POS 명령 발생회로(30)의 출력신호를 선택하고(도 3F), 그것을 집적 메모리(50)로 생성한다. 이때, 명령선별기(40)에 입력된 메모리 동작명령(3)과 POS 명령 발생신호(30)의 출력신호는 NOP 명령이다(도 3G, H). 그러므로, NOP 명령은 집적 메모리(50)로 계속 생성된다. 제어신호 발생회로(20)는 클록신호 정지명령신호(CKS2)와 POS 시작신호(6)를 동시에 저준위로 설정한다(도 3E). 이와같이, 클록신호공급을 정지함으로써, 시스템 LSI(55)의 유휴상태에서전력소비는 절약된다.
3)마지막으로, 클록신호 공급재시작동작이 기술된다.
클록신호 공급명령신호(CKA1)가 수평동기신호(1)에 대한 비동기 타이밍시에 제어신호 발생회로(20)로 입력될때, 제어신호 발생회로(20)는 클록신호 공급명령(CKA1)을 수평동기신호(1)의 증가와 동기화시키고 결과로서 클록신호 공급명령신호(CKA2)를 생성한다(도 3C). 도표에서, 클록신호 공급제어신호(2)는 고준위에 있을때 클록신호 공급명령신호(CKA1)를 뜻하고, 클록신호 공급제어신호(4)는 고준위에 있을때 클록신호 공급명령신호(CKA2)를 뜻한다.
클록신호 차단회로(80)는 클록신호 공급명령신호(CKA2)를 수신한 후 즉시 클록신호(9a)를 통과하고, 집적 메모리(50)로 클록신호(9b)의 공급을 시작한다(도 3D). 집적 메모리(50)는 클록신호공급의 재시작과 함께 유휴상태로 이동한다(도 3J). 이때, 메모리 제어신호(8)는 POS 명령 발생회로(30)에 의해 생성된 NOP 명령이다(도 3I).
제어신호 발생회로(20)는 클록신호 공급명령신호(CKA2)의 출력후에 특정 시간에 POS 시작신호(6)를 고준위가 되게한다(도 3E). POS 명령 발생회로(30)는, 신호로서 POS 시작신호를 수신하고, POS 명령을 생성한다(도 3H). 집적 회로(50)는 명령선별기(40)를 통해서 공급된 POS 명령에 따라서 초기화된다(도 3I, J). POS 명령의 출력후에, POS 명령 발생회로(30)는 NOP 명령을 생성하고, 집적 회로(50)를 유휴상태로 이동시킨다.
이와같이, 클록신호공급이 재시작되고 메모리가 초기화된후, 제어신호 발생회로(20)는 클록신호공급의 재시작 타이밍을 주는 수평동기신호를 기초로 선택신호(5)를 고준위로 변화시킨다. 명령 선별기(40)는 선택신호(5)에 따라서 메모리 동작명령(3)을 선택하기 위해서 변화한다. 이때, 메모리 동작명령(3)과 명령선별기(40)에 입력된 POS 명령(7)은 둘다 NOP 명령이다(도 3G, H). 그러므로, NOP 명령은 선택된 신호가 변화되더라도 집적 메모리(50)로 생성되도록 유지한다(도 3I).
동작명령은 클록신호 공급명령신호(CKA2)의 타이밍을 주는 수평동기신호의 다음수평동기신호를 기초로 송전되고, 집적 메모리(50)는 정보를 읽기 또는 쓰기를 시작한다.
여기에 자세히 기술된 바와 같이, 본 발명의 메모리 제어기에 따라, 집적 메모리의 구성요소의 파괴없이, 시스템 LSI(55)의 유휴상태에서 전력소비가 절약된다.
본 실시예에서, 수평동기신호의 입력시에, 집적 메모리는 항상 유휴상태에 있는것을 보증되기 때문에, 수평동기신호의 입력후에, 집적된 메모리로 클록신호공급은 즉시 중단된다. 그러나, 높은 안정성을 고려하면, NOP 명령이 출력후에 특정 시간동안에 클록신호공급을 정지하는것이 가능하다.
이와같이, 본 발명의 메모리 제어기에 따라, 메모리를 집적하는 시스템 LSI에서 ,
(1)집적 메모리의 논리적 상태를 고려하면, 클록신호공급은 집적 메모리의 파괴없이 정지될수 있다.
(2)클록신호공급을 정지함으로써, 유휴상태에서 집적 메모리의 전력소비가 절약될수 있다.

Claims (12)

  1. 메모리를 제어하기 위한 메모리 제어기에 있어서,
    입력 클록신호 정지명령신호와 클록신호 공급명령신호를 참조신호와 동기화하고, 동기화된 정지명령신호와 공급명령신호로 생성하기 위한 제어신호 발생회로와,
    상기 동기화된 정지명령신호를 수신하고 상기 메모리로 클록신호 공급을 정지하고, 상기 메모리로 클록신호 공급을 시작하기 위해 상기 동기화된 공급명령신호를 수신하기 위한 클록신호 차단회로와,
    상기 동기화된 정지명령신호와 공급명령신호를 수신하고, 상기 메모리로 동작명령을 생성하기 위한 동작명령 발생회로를 구비한 것을 특징으로 하는 메모리 제어기.
  2. 제 1 항에 있어서,
    상기 메모리가 유휴상태에 있을때 상기 클록신호 차단회로가 클록신호공급을 정지하는 것을 특징으로 하는 메모리 제어기.
  3. 제 2 항에 있어서,
    상기 동기화된 정지명령신호를 수신함으로써 상기 동작명령 발생회로가 NOP 명령을 생성한 다음, 상기 클록신호 차단회로가 클록신호공급을 정지하는 것을 특징으로 하는 메모리 제어기.
  4. 제 1 항에 있어서 ,
    상기 제어신호 발생회로에서 생성된 POS 시작신호에 따라 POS 명령을 생성하기 위한 POS 명령 발생회로와,
    상기 동기화된 정지명령신호와 상기 동기화된 공급명령신호중의 하나와 동기화된 선택신호에 따라, 상기 동작명령과 상기 POS 명령중의 하나를 선택하고 선택된 명령을 상기 메모리로 출력하기 위한 명령 선별기를 추가로 구비하는 것을 특징으로 하는 메모리 제어기.
  5. 제 4 항에 있어서,
    상기 제어신호 발생회로가 적어도 상기 POS 명령의 발생전에 선택신호를 변화시키는 것을 특징으로 하는 메모리 제어기.
  6. 제 4 항에 있어서,
    상기 POS 명령 발생회로가 상기 POS 명령의 발생 완료후에 NOP 명령을 생성하고,
    상기 제어신호 발생회로가 상기 POS 명령의 발생 완료후에 NOP 명령의 출력시에 선택신호를 변화시키는 것을 특징으로 하는 메모리 제어기.
  7. 제 1 항에 있어서,
    상기 메모리가 논리적 상태를 갖는 메모리인 것을 특징으로 하는 메모리 제어기.
  8. 제 1 항에 있어서,
    상기 메모리가 상기 메모리 제어기를 갖는 반도체에 집적되는 것을 특징으로 하는 메모리 제어기.
  9. 메모리를 제어하기 위한 메모리 제어방법에 있어서,
    (a)참조신호와 입력 클록신호 정지명령신호를 동기화하고, 동기화된 정지명령신호로서 동기화된 신호를 출력하는,
    (b)상기 동기화된 정지명령신호를 수신하고, 상기 메모리로 클록신호공급을 정지하는,
    (c)참조신호와 입력 클록신호 공급명령신호를 동기화하고, 동기화된 공급명령신호로써 동기화된 신호를 출력하는,
    (d)상기 동기화된 공급명령신호를 수신하고, 상기 메모리로 클록신호공급을 시작하는 단계를 구비하는 것을 특징으로 하는 메모리 제어방법.
  10. 제 9 항에 있어서,
    상기 단계(b)에서, 상기 메모리가 유휴상태에 있을때 클록신호공급이 정지되는 것을 특징으로 하는 메모리 제어방법.
  11. 제 10 항에 있어서,
    (e)상기 단계(a)와 상기 단계(b)사이에, 상기 동기화된 정지명령신호를 수신하고 NOP 명령을 생성하는 단계를 추가로 구비하는 것을 특징으로 하는 메모리 제어방법.
  12. 제 9 항에 있어서,
    (f)상기 단계(d)후에, 상기 메모리로 POS 명령을 공급하는 단계를 추가로 구비하는 것을 특징으로 하는 메모리 제어방법.
KR10-2000-7007010A 1998-10-29 1999-10-25 메모리 제어기 및 메모리 제어방법 KR100367634B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30817298 1998-10-29
JP98-308172 1998-10-29

Publications (2)

Publication Number Publication Date
KR20010033509A KR20010033509A (ko) 2001-04-25
KR100367634B1 true KR100367634B1 (ko) 2003-01-10

Family

ID=17977779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7007010A KR100367634B1 (ko) 1998-10-29 1999-10-25 메모리 제어기 및 메모리 제어방법

Country Status (8)

Country Link
US (1) US6678832B1 (ko)
EP (1) EP1042711B1 (ko)
KR (1) KR100367634B1 (ko)
CN (1) CN1329796C (ko)
AU (1) AU751655B2 (ko)
DE (1) DE69925569T2 (ko)
MY (1) MY122426A (ko)
WO (1) WO2000026754A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7089438B2 (en) 2002-06-25 2006-08-08 Micron Technology, Inc. Circuit, system and method for selectively turning off internal clock drivers
JP4005909B2 (ja) * 2002-12-26 2007-11-14 スパンション インク 半導体記憶装置、および半導体記憶装置の制御方法
US7196562B1 (en) * 2003-08-26 2007-03-27 Integrated Device Technology, Inc. Programmable clock drivers that support CRC error checking of configuration data during program restore operations
JP4526841B2 (ja) 2004-03-09 2010-08-18 ルネサスエレクトロニクス株式会社 メモリ制御装置およびこれを備えたデータ処理システム
DE102004052268B4 (de) * 2004-10-27 2016-03-24 Polaris Innovations Ltd. Halbleiterspeichersystem und Verfahren zur Datenübertragung zwischen einem Speichercontroller und einem Halbleiterspeicher
US8165024B2 (en) * 2008-04-03 2012-04-24 Alcatel Lucent Use of DPI to extract and forward application characteristics
US8737162B2 (en) 2009-01-12 2014-05-27 Rambus Inc. Clock-forwarding low-power signaling system
KR101581414B1 (ko) 2009-02-05 2015-12-30 삼성전자주식회사 전력 소모 감소를 위한 재구성 가능 프로세서 및 그 동작 방법
US9824056B2 (en) 2009-11-05 2017-11-21 Rambus Inc. Handshake signaling for interface clock management
WO2017014791A1 (en) 2015-07-23 2017-01-26 Renmatix, Inc. Method and apparatus for removing a fouling substance from a pressurized vessel
US11132307B2 (en) 2018-05-25 2021-09-28 Rambus Inc. Low latency memory access

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628053A (ja) * 1992-07-09 1994-02-04 Fujitsu Ltd スタンバイモードを有する電子機器
US5452434A (en) * 1992-07-14 1995-09-19 Advanced Micro Devices, Inc. Clock control for power savings in high performance central processing units
US5524249A (en) * 1994-01-27 1996-06-04 Compaq Computer Corporation Video subsystem power management apparatus and method
US5560002A (en) * 1992-11-03 1996-09-24 Intel Corporation Method of testing a microprocessor by masking of an internal clock signal
KR20000026281A (ko) * 1998-10-16 2000-05-15 윤종용 메모리 클럭 신호를 제어하는 컴퓨터 시스템 및그 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157492A (en) * 1990-04-30 1992-10-20 Thomson Consumer Electronics, Inc. Sync validity detecting utilizing a microcomputer
JP2729012B2 (ja) 1992-08-03 1998-03-18 富士通株式会社 マイクロプロセッサの低消費電力化回路
US5603036A (en) * 1993-02-19 1997-02-11 Intel Corporation Power management system for components used in battery powered applications
JPH07191954A (ja) 1993-12-27 1995-07-28 Matsushita Electric Ind Co Ltd マイクロコンピュータシステム
JP3647481B2 (ja) 1994-04-28 2005-05-11 富士通株式会社 マイクロコントローラ
JPH0836499A (ja) 1994-07-21 1996-02-06 Mitsubishi Denki Semiconductor Software Kk マイクロコンピュータ
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
JPH08101657A (ja) * 1994-09-30 1996-04-16 Toshiba Corp コンピュータシステムおよびそのシステムにおけるｃｒｔディスプレイの消費電力制御方法
JP2924773B2 (ja) * 1996-03-28 1999-07-26 日本電気株式会社 位相同期システム
JPH1031530A (ja) 1996-07-16 1998-02-03 Hitachi Ltd 中央演算処理装置
JPH10105275A (ja) 1996-09-30 1998-04-24 Osaki Electric Co Ltd クロック出力装置
KR100283572B1 (ko) * 1997-02-24 2001-03-02 윤종용 Osd를 이용한 디스플레이 장치의 dpms 표시 방법
US5917350A (en) * 1997-03-28 1999-06-29 Cypress Semiconductor Corp. Asynchronous pulse discriminating synchronizing clock pulse generator with synchronous clock suspension capability for logic derived clock signals for a programmable device
KR100247586B1 (ko) * 1997-07-22 2000-03-15 윤종용 전원 공급 장치의 과도 현상 억제 회로
JP3927294B2 (ja) * 1997-10-03 2007-06-06 株式会社ルネサステクノロジ 半導体装置
JP2001078054A (ja) * 1999-09-08 2001-03-23 Mitsubishi Electric Corp 垂直同期分離回路
JP2002099270A (ja) * 2000-07-19 2002-04-05 Sharp Corp 同期信号発生回路及びそれを用いた画像表示装置及び同期信号生成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628053A (ja) * 1992-07-09 1994-02-04 Fujitsu Ltd スタンバイモードを有する電子機器
US5452434A (en) * 1992-07-14 1995-09-19 Advanced Micro Devices, Inc. Clock control for power savings in high performance central processing units
US5560002A (en) * 1992-11-03 1996-09-24 Intel Corporation Method of testing a microprocessor by masking of an internal clock signal
US5524249A (en) * 1994-01-27 1996-06-04 Compaq Computer Corporation Video subsystem power management apparatus and method
KR20000026281A (ko) * 1998-10-16 2000-05-15 윤종용 메모리 클럭 신호를 제어하는 컴퓨터 시스템 및그 방법

Also Published As

Publication number Publication date
WO2000026754A1 (en) 2000-05-11
MY122426A (en) 2006-04-29
US6678832B1 (en) 2004-01-13
AU751655B2 (en) 2002-08-22
CN1329796C (zh) 2007-08-01
DE69925569T2 (de) 2005-11-10
EP1042711A1 (en) 2000-10-11
CN1277685A (zh) 2000-12-20
DE69925569D1 (de) 2005-07-07
AU6229599A (en) 2000-05-22
KR20010033509A (ko) 2001-04-25
EP1042711B1 (en) 2005-06-01

Similar Documents

Publication Publication Date Title
US5502689A (en) Clock generator capable of shut-down mode and clock generation method
US6874095B2 (en) Memory control system
JP3437174B2 (ja) 省電力化集積回路および省電力化集積回路の制御方法
KR100367634B1 (ko) 메모리 제어기 및 메모리 제어방법
US20050097377A1 (en) Power-saving control circuitry of electronic device and operating method thereof
JPH0776894B2 (ja) プロセッサ用クロック信号の制御方法及び情報処理システム
US6819150B1 (en) Method and apparatus for quick clock swapping using much slower asynchronous clock for power savings
JPH03266108A (ja) シングルチップマイクロコンピュータ
JP2001156620A (ja) プログラマブルロジックデバイス及びその設定方法
JP2011180736A (ja) クロック制御信号生成回路、クロックセレクタ、及び情報処理装置
JP2011170730A (ja) 半導体装置及びデータ処理システム
JPH11312026A (ja) クロック信号切替方法およびクロック信号切替システム
US20030079152A1 (en) Microprocessor with multiple low power modes and emulation apparatus for said microprocessor
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
JP3983026B2 (ja) 情報処理装置
JP2000347761A (ja) 制御回路
JPS5862720A (ja) デ−タ処理装置におけるクロツク信号供給制御方法
JPH0844594A (ja) データ処理装置
JP4389308B2 (ja) メモリの制御装置および制御方法
JP4831899B2 (ja) 半導体集積回路及びクロック制御方法
US5587675A (en) Multiclock controller
TW201514653A (zh) 跨域啓動方法及電子裝置
US6370651B1 (en) Synchronizing user commands to a microcontroller in a memory device
JPH076155A (ja) シングルチップ・マイクロコンピュータ
JPH03116210A (ja) データ処理システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081202

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee