JPS5862720A - デ−タ処理装置におけるクロツク信号供給制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ処理装置に係り、特にＬＳＩ（ｌａｒｇ
ｅ　５ｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉ
ｔ　　）のように消費電力が小さい処理装置に適したク
ロック信号の制御方法に関する。

近年における半導体技術の進歩には著しいものがある。

特にＭＯＳ　（Ｍｅｔａｌ　　Ｑｘｉｄｅ３ｅ　ｎｂｉ
ｃｏｎｕｕｅｔｏｒ）の進歩は顕著である。そしてＭＯ
８技術の進歩により素子の極小化、微細化が進んでいる
。これに伴い多くの回路が数ミリ角のシリコン上に集積
されるようになってきた。

しかしながらこのように高集積化、あるいは高速化され
てくると、単位面積当りの消費電力が増大するから、素
子の熱放散は重要な問題になりつつある。

そこで信号の変化時しか電力を消費しない所謂Ｃ−ＭＯ
ｆ３　（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　ＭＯＳ　）デノ
（イスが脚光を浴びてきている。Ｃ−ＭＯＳデノ（イス
はこのように消費電力が小さいために停電時には〕（ツ
テリから電力を供給することが可能である。また消費電
力が小さいので常時バッテリから電力を供給する場合も
ある。

本願発明はこのようなＣＭＯＳデバイスの消費電力をさ
らに低減するだめの、クロック信号の制御方法に関する
。

デバイスが小さくなると、消費電力の絶対値そのものは
小さいにしても単位面積当りの消費電力あるいけ単位容
積当りの消費電力は大きくなる傾向にある。したがって
低消費電力化は重要な問題である。

み近な例では電卓がある。これは電源をＯＮにしたまま
放電されたとき、あらかじめ定められた時開経過後自動
的に電源をＯＦＦするものである。

一定の放置時間経過後自動的に電源断となるために電源
の無駄な電力消費を防ぐことができる。しかし、この場
合は電卓の無操作放置時間によって電源断をおこなうこ
と、すなわち電源側の省電力に限定される。デバイスの
低消費電力をさらにすすめるためには、デバイスの状態
に応じて、電源断そして復帰′を行なわしめた方がよい
。それらの要求が次第に高まりつつある。

本願発明に最も近い公知例には日本国特許出願公開公報
特開昭５４−１０４２７２号「相補形ＭＯ８論理回路Ｊ
　（１９７９，８月１６日付公開）がある。

この公知例は論理回路、特に相補形ＭＯＳゲートで構成
された論理回路をさらに低消費電力で動作させる回路に
関する。

具体的には該ＭＯＳゲートで構成された論理回路が論理
動作しない期間に該論理回路から発生するクロック禁止
信号を用いて外部からのクロック信号の通過供給を制御
し、該論理回路が動作しない期間外部クロック信号を禁
止するものである。

これハアくまでも対象論理回路が動作しない期間外部ク
ロック信号を禁止するものである。

該論理回路が動作しなくなったことにより発生する信号
すなわち非動作需号によってクロック信号が制御される
場合の開示である。本発明のように積極的に消費電力を
減少させること、すなわち）１ 命令語によってクロック信号の停止等をおこなうことに
ついては何等の記載もない。

またＵ、　Ｓ、　Ｐａｔｅｎｔ　Ａ３，９１９，６９５
　（ＮＯＶ、　１１゜１９７５）　ｒＡｓｙｎｃｈｒｏ
ｎｏｕｓ　Ｃｌｏｃｋｉｎｇ　ＡｐｐａｒａｔｕｓＪが
あるが、これは複数の機能ユニット毎に独立し　′たク
ロック回路を有し、クロックサイクルを変えるものであ
る。

本発明の主たる目的は対象とする論理回路へのクロック
信号の供給を任意の時点で禁止（ｔたは特定のレベルに
固定）し、消費電力の低減化をはかることにある。

本発明の他の目的はクロック信号の供給が禁止される回
路領域を任意に変更することができるようにすることに
ある。

本発明は上記の目的を達成す゛るためにクロック禁止命
令を設け、該命令を読み出したときけ該論理回路〜６ク
ロツク信号の供給を禁止するようにしたことに特徴があ
る。

また本発明の他の特徴は、クロック禁止命令を読み出し
た時、該読出された禁止命令に応じて該ｊロック信号の
供給を禁止する回路領域を異にするようにしたことにあ
る。

また本発明の他の特徴は１割込信号により該対ことにあ
る。

上述したようにＣ−ＭＯＳデバイスは信号変化がなけれ
ば電力消費はないという特徴がある。したがってクロッ
ク供給禁止要求信号によって該Ｃ−ＭＯＳデバイス〜の
クロック信号の供給を停止すれば、それだけＣ−ＭＯ８
デバイス自身における消費電力の低減がはかられること
になる。

また、クロックパルス信号によって同期して動作する論
理回路では、クロックパルス信号のくり返し周波数が高
くなる程平均消費電力が増加する。

高速処理を必要としないような場合は、クロックパルス
のくり返し周波数を低くしても消費電力の低減がはから
れる。

以下、順次説明する。外部からのクロック信号供給禁止
信号によって、プロセッサなどのクロック信号の供給を
停止する回路は例えば第１図（Ａ）のようなものが考え
られる。

第１図（Ａ）のクロック制御回路は、クロック供給停止
を要求する信号ＩＣを２相クロツク１ａ。

クロックの供給を禁止するＡＮＤゲー）１４．１５から
成る。１６はデータ処理部である。本回路の動作を第１
図（Ｂ）〜（Ｉ）のタイム・チャートを参照しつつ説明
する。今、クロック供給停止要求信号１ｃが非同期に“
Ｈ”から“Ｌ″へ落ちた（■）とすると、先ずフリップ
・フロップ１１によりクロック１ｂで同期化され、信号
１ｄを得る（■）。

ところが、信号１ｄには同期化の際のチャタリングが発
生し、ている可能性がある為、次に７リツプ・フロップ
１２によりクロック１ａで同期化して信号１ｅを得る（
■）。更に、フリップ・フロップ１３によりクロック１
ｂで同期化した信号１ｆも得ておく（■）。信号１ｆ、
ｌｅはそれぞれ、ＡＮＤゲート１４．１５によりクロッ
クｌａ、ｌｂを禁止し、データ処理部１６に供給される
べきクロック１ｇ及びｔｈｔ：ｔ″Ｌ″に固定される。

ここで、データ処理部１６内の竺号変化がなくなり。

Ｃ−ＭＯ８デバイスで構成されるデータ処理部１６で電
力は消費されなくなる。最も単純な場合は第１図（Ａ）
の回路でクロック信号の禁止制御は可能である。

ところが、以上述べたクロツク供給停止要求信号ｌｌ１
ＬＳＩ外部から与えられたり、一定の周期で与えられた
りする為にクロックの停止・解除が固定的となる。した
がって、動作するマイクロプロセッサ自身が積極的かつ
任意の時点に低消費電力モードを実施することはできな
い。

第２図はさらに本発明を改良したクロック信号供給制御
回路を備えたデータ処理装菅のブロック構成を示したも
のである。データ処理装置はクロック発生回路２０．ク
ロック供給回路２１、プロセッサ２２から成シ、プロセ
ッサ２２はレジスタ・ファイル２３、演算回路２４．ア
ドレス・レジスタ２５、命令レジスタ２６％デコーダ２
７より構成される。クロック発生回路２０により得られ
るクロック信号（３ａ〜３Ｃ）は本発明になるクロック
供給回路２１に人力し、該回路２１の出力クロック信号
（３Ｘ〜３Ｚ）はプロセッサ２２．より出力される信号
３ｄによシ停止する。また、上記回路２１に入力する割
込み信号等３ｔ〜３０によって停止状態を解除する。更
に細かい動作を第２゜第３図を用いて説明する。

（１）　クロック供給停止の場合 プロセッサ２２におけるレジスタ・ファイル２３の中の
プログラムカウンタ（ＰＣ）の内容ｎがアドレス・レジ
スタ２５　（ＭＡＲ）を介して信号２ａにより主メモリ
２８に出力される。これにより、低電力命令（第３図ク
ロック供給禁止命令）が信号２ｂを介して命令レジスタ
２６（ＩＲ）にセットされる。この内容はデコーダ２７
により解読され、クロック供給停止信号３ｄとしてクロ
ック供給回路２１に入力される。以後、クロック信号３
ｘ〜３ｚｔｊ停止し、プロセッサ２２は停止状態となる
。ただしこの時、クロック発生回路２０はクロック信号
３ａ〜３Ｃの出力自身は発生している。

（２）　クロック供給停止解除の場合 クロック供給回路２１に割込み信号３ｔ〜３０が入力さ
れており、これらのうち少なくとも１つがアクティブに
なると直ちにクロック信号３ｘ〜３ｚけ動き出す。すな
わち、上記回路２１は割込み待ちの状態でクロック信号
を停止している。割込み信号により、クロック信号３ｘ
〜３ｚが動き始め、プロセッサ２２が動作し始めると、
クロック供給回路２１内にある割込みのマスク機能によ
シ、入力した割込みを受付けるか否かが判断される。そ
の結果の信号２Ｃがデコーダ２７に入力する。割込みが
受付けられれば割込み処理プログラムの先頭の命令へ、
受付けられなければクロック供給禁止命令（ｎ番地）の
次のｎ＋１番地に格納された命令を読出し、実行する。

すなわち第３図で２８ａｆｌ主メモリ上のメモリマツプ
の説明である。例えばｎ番目の命令が前述の低電力命令
（クロック供給禁止命令）を読出し。

クロック信号の供給を禁止してい、る状態であるとき割
込信号が発生すると第３図に示したように割込処理ＩＲ
Ｐにより処理される。クロック信号供給禁止状態にある
ときはＩＲＰ、で割込状態を常に監視して、割込が発生
すると（Ｙ）、ＭＡＳＫされているか否かを判断しく　
ＩＲ，ｌ、ＭＡＳＫされていなければクロック信号の供
給を開始して、該当する割込処理プログラムを実行する
。一方１割込信号の発生に対してマスクされていると（
ｎ＋１）番目の命令から順次読出し実行される。（勿論
この場合クロック信号の供給が開始される）クロック供
給回路２１は上記の如く、動作しているクロック信号の
停止、解除が成され、プロセッサ２２の消費電力の制御
を行う０次に、とのクロック供給回路２１の詳細構成と
動作について示す。

第４図は本発明になるクロック供給回路２１の具体的構
成を示したものである。本回路は、データ処理装置のク
ロック供給禁止命令を検知し、同期化するフリップ・フ
ロップ３００，３０１％クロックの停止を制御するフリ
ップ・フロップ３０２゜３０３からなるクロック制御回
路３２７、り西ツク群３ａ、３ｂ、３ｃの供給を禁止す
るクロック・ゲート３０４〜３０６．４レベルの割込み
を同期化し、記憶する７９２１７７０２１群３１０〜３
１７、少なくとも１つの割込みのあった事を検知するＯ
Ｒゲート３１８、クロック停止の解除タイミングを得る
クリップ・フロップ群３１９〜３２１、割込みの同期化
及び記憶タイミングを決めるクロック・ゲー）３２２，
３２３、割込みのマスク・ゲート３２４より構成される
。本回路の動作をクロックの停止時と解除時の２つの場
合に分けて説明する。

（１）　クロック信号を停専させる場合の動作説明の都
合上、データ処理装置はマイクロプログラム制御とする
。クロック供給禁止命令の実行を司るマイクロプログラ
ムの中で、クロック停止要求の為のマイクロ命令が読み
出されると、信号３ｄが−Ｈ”　（Ｈｉｇｈ　１ｅｖｅ
ｌ　）とな４．　これをクロック３ｂによってクリップ
・フロップ３００に記憶し、これにより得た信号３ｅを
更にクロック３ａによってフリップ・フロップ３０１に
タイミングを合せる。クロック３．ａに同期した信号３
ｆはクロック３ｂによりフリップ・フロップ３０２ヲセ
ツトし、クロック停止を指示する。クロック停止信号３
ｇｔｆクリップ・フロップ３０３によりクロック３ａで
同期をとった後、一対の信号３ｈ。

３ｉ（３ｈ）によりクロック・ゲート３０４〜３０６を
制御し、クロック３ａに対応するクロック３ｘｔｉゲー
ト３０５により１Ｈ″状態に、クロック３ｂ及び３Ｃに
対応するクロック３ｙ及び３ｚけ−Ｌ　’　（Ｌｏｗ　
Ｉｅｖｅｌｌ状態で停止する。３ｘｔ−”Ｈ″にする理
由は、クロック３ｘがデータ処理装置の１マイクロ動作
におけるダイナミック論理のプリチャージに用いられる
為、クロック停止時にプリチャージ状態にしておく事に
より停止解除時の動作を円滑にする役割を果す。これに
よってクロック停止期間に電力を消費する事はない。以
上のようにして停止制御され得るクロック３ｘ。

３ｙ、３Ｚはデータ処理装置に供給されているから該装
置内の信号変化がなくなり、ＣＭＯ８回路では電力消費
がなくなる。すなわちこの例で分るようにクロック信号
供給停止とは必ずしも”Ｌ″とは限らない。要するに電
力が消費されない状態に保持出来ればよい。第５図（Ａ
）〜（Ｈ）　　ｔｒｉクロック信号停止に至るまでのタ
イムシーケンスを示したものである。

第５図で■はクロック発生回路からの信号３ａ〜３ｃが
与えられていて対応するクロック舊号３ｘ〜３ｙがデー
タ処理装置に供給されている時間領域を示している。同
図■の領域では信号３ｄが７リツプ７０ツブ３００に入
力されて信号３ｅが発生した場合を、同図■の領域では
クロック信号３ａによって７リツプフロツプ３０１の出
力信号を“Ｈ″から“Ｌ″に変化せしめるとともにクロ
ック信号３ｂに同期してフリップフロップ３０２の出力
信号３ｇを“Ｌ″から”Ｈ”に変化せしめた場合を、同
図■の領域では信号３ｇによりフリップフロップ３０３
をクロック信号３ａに同期して状態変化せしめ一対の信
号３ｈ、３ｉ（〒下）を得た場合を示している。そして
クロック信号３ｙ、３Ｚは−Ｈ”から−Ｌ　”　Ｖ　ヘ
ルに、３Ｘは′″Ｈ″Ｈ″レベルレベルが保持され、ク
ロック信号のレベル変化はなくなる。

なお■の状態であってもクロック発生回路がらの信号３
ａ、３ｂ、３ｃは出力信号を出し続けていることが分る
であろう。

（２）　クロック停止を解除する動作の説明クロック停
止制御は前述した如く、命令によってプログラマブルと
なる。一方、停止解除はデータ処理装置への割込みによ
って行う。ここでいう割込みとは、入出力装置からのサ
ービス要求、エラー、リセット等を指す。第４図に示し
た４レベルの割込みは信号３　Ｚ　＋　３　ｍ　＊　３
　ｎ　＋　３　ｏにより第１のフリップ・フロップ群３
１０〜３１３にクロック・ゲート３２２により供給され
る同期クロック３ｔで受は取られる。次に、チャタリン
グ防止の為、第２のフリップフロップ群３１４〜３１７
にクロック・ゲート３２３により供給される別の同期ク
ロック３Ｓで受は直す。例えば、それらの同期化割込み
信号の１つであるフリップ・フロップ３１７出力３ｐ４
けＮＯＲゲート３１８に入力し、フリップ・フロップ３
１９にクロック３ａで記憶される。４レベルの割込みｃ
″′３ｐ１〜３ｐ４）のいずれが入ってもＮＯＲゲー）
３１８により割込み有として検出し、これをフリップ・
フロップ３１９３ｑけフリップ・フロップ３２０，３２
１で更に同期化され、信号３ｒｅ得ており、前記したク
ロック停止制御用のフリップ・フロップ３０２をリセッ
トする。そして、フリップ・フロップ３０３はクロック
３ａに同期してクロック停止解除を信号３ｈ、３ｉ　（
３ｈ）、クロック・ゲート３０４〜３０６により行う。

クロック停止解除のタイム・チャートを第６図（Ａ）〜
（Ｌ）に示したが、円滑にクロック動作開始が達成され
る。

ｐｉｇ、６　（Ｅ）に示す■１は割込要求信号３０によ
ってフリップフロップ３１７がクロック信号３ｂに同期
して信号３ｐ４が出力され、さらにクロペル）、）”　
ｉｇ、　６　（Ｇ）■、に示すようにフリップフロップ
３２１の出力信号３ｒｕクロック信号べ・ ３ａに同期してその信号レベルは“Ｈ”から”Ｌ″レベ
ル変化する。信号３ｒによりフリップフロップ３０２の
出力信号３ｇｔ！”Ｈ″から”Ｌ″に変化する（Ｆｉｇ
、６（Ｈ）■４）。したがってフリップフロップ３０３
の出力信号３ｈは“Ｌ′から“Ｈ”に変化（Ｆｉｇ、６
（Ｉ）■、）シ、同時に図示していないが３ｉ（＝３ｈ
）ｄ“Ｈ″から”Ｌ′に信号レベルが変化し、［有］の
領域では再びクロック信号３ｘ＊　ａｙ、ａ　ｚの供給
が開始される（領域■についても同様）。

次に、クロック停止解除後の動作について説明する。ク
ロック制御回路に割込み信号３１．３ｍ。

３ｎ、３ｏの少なくともいずれか１つが入力し、クロッ
クの停止状態を解除した後、データ処理装置はマスク・
ゲート３２４による結果の信号２０をみて割込み処理に
入るか否かを判定し、処理を続行するが、この様子を第
７図に示したマイクロ命令フロー・チャートにより説明
する。本フロー・チャートは１つのブロックが１マイク
ロ命令を示している。第５図、第６図に示したタイム・
チャートとの関係で以下説明する。クロック停止の為の
命令実行はブロック７ａのプログラムカウンタＰＣデク
リメントから開始する。これは命令フェッチ段階でパイ
プライン制御がなされ、ＰＣが１つ多くインクリメント
されていた為で、本発明とは直接関連がないので詳細の
説明は省略する。次に、ブロック７ｂのクロック停止の
為のマイクロ命令を発し、クロック停止状態に入って行
く。ブロック７Ｃの１’ｌＪ　Ｏ−ＯＦ　（Ｎ　ｏ　０
ｐｅｒａｔｉ　ｏｎ）はクロックが完全に停止するまで
の余裕でおり、ブロック７ｄのＮｏ−０ＰＨクロック停
止時に割込み待ちを行うためのマイクロ命令である。

以上のブロック７ｄのＮｏ−ＯＰ状態で割込みが受は付
けられると、一定の同期化サイクルを経てブロック７ｅ
の命令フェッチ先頭のマイクロ命令へと制御を移す。こ
こではＰＣをアドレスレジスタＭＡＲ２５へ送出し、Ｐ
Ｃインクリメントを行う。ブロック７ｆでは主メモリの
読み出しを行い、ブロック７ｇで読み出した命令全命令
レジスタｌＲ２６へ取り込む。このようにして、ブロッ
ク７ｈのマイクロ命令実行後、割込みチェックを行い、
前記したマスク・ゲート３２４の出力に割込み信号２ｃ
が存在する時には割込み処理のマイクロプログラム（ブ
ロック７ｉ、７ｊ）へと分岐し、割込み信号が存在しな
い時にはブロック７ｇで取り込んだ命令に応じた実行用
マイクロプログラムの１つへ分岐する。以上水した如く
、クロック停止解除後はマスク・ゲート３２４の状態に
より割込み処理あるいは次の命令へとマキクロなプログ
ラムは制御されることになる。

以上のように、図示した実施例によれば特殊命令により
ユーザー・プログラマブルなりロック停止が行え、これ
によって低消費電力モードへと移れる。更に′、割込み
のマスク状態に応じて割込み処理あるいに次の命令へと
柔軟な制御が可能となる。

以上説明したように本発明によると、クロック信号の供
給を制御することにより、低消費電力化を柔軟に制御す
ることができるのでより一層の消費電力の低減をはかる
ことができる。

また本発明の実施例は上述のものに限られるものではな
い。その変形例について以下に述べる。

第８図はデータ処理装置を複数のブロックに分割し、ク
ロック信号供給禁止命令を読出した時にクロックの供給
を禁止するブロックと禁止しないブロックに分けて実施
する例を示したものである。

とれは第２図のシステムに１例としてクロック供給が禁
止されないタイマ８０．シリアル入出力装置（Ｉｌｏ）
８１を付加したデータ処理装置を構成するものである。

クロックの停止・解除は次のように行われる。

プロセッサ２２でクロック信号供給禁止命令が検知され
た時、信号３ｄによりクロック供給回路２１の出力３ｘ
−３ｙＩ／′ｉ停止する。これにより。

プロセッサ２２の動作は停止するが、タイマ８０及びシ
リアルｌ１０８１はクロック３ａ〜３ｂによって動作す
る為に停止しない。この状態で、タイマ８０からのタイ
マ割込み３ｎ或はシリアルｌ１０８１からのオーバーフ
ローなどの割込み３０または外部からの割込ｊＬ３ｔ、
３ｍのいずれかが入力されるとクロック供給回路２１は
動作を開始して、プロセッサ２２が割込み処理を行う。

第９図は複数のクロック信号供給禁止命令をもつプロセ
ッサ２２によりブロック毎のクロック供給回路２１０〜
２１２によりクロック供給の停止φ解除を行うシステム
の例を示したものである。プロセッサ２２が７種類のク
ロック信号供給停止命令１１〜７をもっているとする。

命令１１では信号３０ｄ、Ｉ２では信号３１ｄ、Ｉ３で
は信号３０ｄ、３１ｄ、Ｉ４では信号３２ｄといった具
合に信号３０ｄ〜３２ｄのあらゆる組合せがプロセッサ
２２の実行する命令１１〜７に対応して得られる。これ
らの命令によシプロセッサ２２自身も含め、他の第１ブ
ロック９０％第２ブロック９１の３ブロツクがあらゆる
組合せでクロック９０Ｘ〜９２にの供給停止が行われる
。それぞれのクロック供給回路２１０〜２１２の解除は
信号３０ｔ〜３２ｔそれぞれで独立に行われる。以上の
如くシステムを構成する事により、プロセッサ２２は動
作の必要のなくなったブロックから命令によりクロック
供給の禁止を行っていくことができる。これも低消費電
力の点で効果がある。

第１０図は、クロック信号供給禁止の為の参照レジスタ
１００及びマスクゲート１０１を設けた　。

ものである。ここでは第９図のものとクロック信号供給
禁止のだめの手続きのみが異なるので、その部分だけを
示す。

（１）　クロック信号供給禁止ブロックの設定プロセッ
サ２２内のレジスタｅファイル２３０１つの内容が参照
レジスタ設定命令により信号１００ｂを介して、デコー
ダ２７から得られる設定信号１００ａにより参照レジス
タ１００に設定される。その出力信号１００Ｃ〜１０２
Ｃはマスクゲート１０１により通常はマスクされクロッ
ク信号供給禁止信号３０ｄ〜３２ｄＦｉ出力されない。

（２）　クロック信号供給禁止信号の出力プロセッサ２
２でクロック信号供給禁止命令が実行されると信号３ｄ
が出力される。これが参照レジスタ１００の内容にした
がってマスクゲート１０１を介して信号３０ｄ〜３２ｄ
として各クロック供給回路２１０〜２１２に出力され、
対応するクロック信号の供給を禁止する。

参照レジスタ１００の内容はこの設定命令によシ書き替
える事ができるため、クロック信号供給禁止ブロックを
プログラマブルに変更できる。

第１１図は第４図に示したクロック供給回路のクロック
・ケート３０４〜３０６の代りに１分周回路１１０〜１
１２、セレクタ１１３〜１１５によって構成したもので
ある。分周回路１１０〜１１２により現周期の信号３ａ
〜３ｃよりそれぞれ長周期の信号１１８〜１１ｃが得ら
れている。

このような構成により、通常は信号３ｈ、３ｉはソレソ
れ”Ｈ″、”Ｌ’となってお９％クロック信号３ａ〜３
ｃがセレクタ１１３−−〜１１４により選択されクロッ
ク信号３Ｘ〜３ｙとして出方している。ここで、クロッ
ク信号供給禁止命令が実行されると信号３ｈ、３ｉけそ
れぞれ反転し、”Ｌ″。

”Ｈ“となる。従って、この場合には長周期のクロック
信号１１ａ〜ｌｌｃがセレクタ１１３〜１１５により選
択され、クロック信号３ｘ〜３ｚとして重力する。　　
　　！ 信号３ｈ、３ｉを入れかえれば、クロック信号供給禁止
命令により通常よシ短周期のクロックの第１２図は通常
のクロック周期に加えて、長周期オたけ短周期のクロッ
ク周期を可変に切シ換えるようにしたクロック発生部を
示したものである。

長周期への切り換え命令により信号３ｄ、短周期への切
り換え命令により信号ａｄ／がプロセッサ２２内のデコ
ーダ２７から発生する。

（１）　通常のクロック周期 特に、クロック周期を切り換える命令が読出されない限
り、クロック制御回路３２７の出力３ｈ及び３ｈ’はそ
れぞれ“Ｌ”と々っている。従って、ゲート１２９出力
１２ａＨ“Ｈ″となり１分周回路１２０〜１２２の出力
がセレクタ１２６〜１２８により選択され３Ｘ〜３ｚに
出力される。これが通常のクロック周期でるる。

（２）　長周期 クロック周期を鼻くする切り換え命令が読出されると信
号３ｄがアクティブとなり、結果として３ｈ＃−ｔ″Ｈ
″となる。これにより低速用分周回路１２３〜１２５出
力がセレクタ１２６〜１２８により選択され、通常より
も長周期のクロックが３Ｘ〜３ｚに出力される。

（３）　短周期 クロック周期を短くする切り換え命令が読出されると信
号３ｄ’がアクティブとなり、結果として３ｈ’は“Ｈ
”となる。これによシクロツク３ａ〜３Ｃが直接セレク
タ１２６〜１２８により選択され、最も周期の短かい（
高速な）クロックが３ｘ〜３ｚに出力される。　　□ クロック周波数切替え命令を読出したときクロック周期
を変えることにより消費電力を制御することができる。

【図面の簡単な説明】

第１図（Ａ）はＣ−ＭＯＳから成るデータ処理部への・
クロック信号の停止回路の一例を示す。第１図（’Ｂ）
〜（Ｉ）は、第１図（Ａ）における各部の動作を説明す
るためのタイムチャートである。 第２図は本発明をさらに改良したクロック信号供給制御
回路を備えたデータ処理装置の概略を示すブロック図で
ある。第３図はクロック供給禁止命令の読出し実行を説
明するためのフローチャートを示す。第４図はクロック
供給制御回路の具体的な実施例を示している。第５，６
図はクロック信号の供給禁止および復帰の動作を説明す
るタイムチャートである。第７図はクロック停止解除後
の動作におけるマイクロ命令の実行フローチャートを示
す。第８，９図はクロックの供給禁止ブロックを複数の
ブロックに分割した場合の説明図を示す。第１０図はク
ロック供給禁止参照レジスタを設けた場合の説明図であ
る。第１１．１２図はクロック信号の供給禁止に代えて
クロック信号の周期を可変にして消費電力の低減化を計
る場合の説明図を示す。 ２０・・・クロック発生回路、２２・・・プロセッサ、
２３・・・レジスタファイル、２４・・・演算回路、２
５・・・アドレスレジスタ、２７・・・デコーダ。 ・パ−ノ 第８図 第９図 Ｚｄ 第１Ｏ図 ３ｈ

Claims (1)

1. 【特許請求の範囲】 １、　　ＣＭＯ８（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅ
   ｔａｌ　ＱｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ　）で
   構成される論理回路を含みあらかじめ記憶されているプ
   ログラムを順次読出して実行するデータ処理装置におい
   て、該データ処理命令とともにあらかじめクロック信号
   供給禁止命令を記憶し、該クロック信号禁止命令を読出
   したときは該論理回路を含むデータ処理装置の少なくと
   も一部の回路へのクロック信号の供給を禁止あるいは特
   定信号レベルに固定することを特徴とするデータ処理装
   置におけもクロック信号供給制御方法。 ２、前記特許請求の範囲第１項の記載において、該論理
   回路を含むデータ処理装置をあらかじめ複数の回路領域
   に分割し、該クロック信号供給禁止命令を読出したとき
   該クロック信号の供給の禁止対象となる回路領域と該ク
   ロック信号の供給を禁止し表い回路領域とをあらかじめ
   定め、該クロック信号の供給禁止を該禁止対象回路領域
   についておこなうことを特徴とするデータ処理装置にお
   けるクロック信号供給制御方法。　　　　３、前記特許
   請求の範囲第２項の記載において、該クロック信号供給
   禁止命令を該クロック信号供給禁止対象回路領域に対応
   してそれぞれ設けて記憶し、該クロック信号供給禁止命
   令を読出したときはあらかじめ定められた対応する回路
   領域へのクロック信号の供給を禁止することを特徴とす
   るデータ処理装置におけるクロック信号供給制御方法。 ４、前記特許請求の範囲第３項の記載において、該クロ
   ック信号供給禁止命令を読出すごとに順次対応する回路
   領域へのクロック信号の供給を禁止することを特徴とす
   るデータ処理装置におけるクロック信号供給制御方法。 ５、前記特許請求の範囲第３項の記載において、クロッ
   ク信号供給禁止参照レジスタを設け、該参照レジスタに
   あらかじめ被クロック信号供給禁止回路領域の識別コー
   ドを設定し、該クロック信号供給禁止命令を読出したと
   きは該参照レジスタを参照し、該参照レジスタに設定さ
   れている回路領域について該クロック信号の供給を禁止
   することを特徴とするデータ処理装置におけるクロック
   信号供給制御方法。 ６、前記特許請求の範囲第５項の記載において。 該参照レジスタの内容を対象とする回路領域に応じて誓
   き替え、該書き替えられた回路領域について該クロック
   信号の供給を禁止することを特徴とするデータ処理装置
   におけるクロック信号供給制御方法。 ７、前記特許請求の範囲第１項の記載において。 該クロック信号供給禁止状態を割込み処理信号により解
   除し、該クロック信号の供給を再開させることを特徴と
   するデータ処理装置におけるクロック信号供給制御方法
   。 ８、前記特許請求の範囲第”）項の記載において。 該割込み信号と該割込み信号のマスク論理との論理積が
   成立したか否かによシ該割込み信号の受付けの可あるい
   は否を決定し、該決定された割込み処理により該クロッ
   ク信号の供給の再開あるいは留保処理をおこなうことを
   特徴とするデータ処理−装置におけるクロック信号供給
   制御方法。 ９、前記特許請求の範囲第７項の記載において、該割込
   み信号が該論理回路を含むデータ処理装置の外部から与
   えられる信号であることを特徴とするデータ処理装置に
   おけるクロック信号供給制御方法。 １０、前記特許請求の範囲第７項の記載において、該割
   込み信号が該論理回路を含むデータ処理装置の内部から
   与えられる信号であることを特徴とするデータ処理装置
   におけるクロック信号供給制御方法。 １１、前記特許請求の範囲第１項の記載において。 該クロック信号が複数のクロック信号であることを特徴
   とするＴ−夕処、理装買におけるクロック信号供給制御
   方法。 １２、前記特許請求の範囲第１１項の記載において。 該複数のクロック信号の供給禁止におけるクロック信号
   レベルを低電位レベルあるいは高電位レベルを保持した
   混在状態でのクロック信号供給禁止であることを特徴と
   するデータ処理装置におけるクロック信号供給制御方法
   。 １３、前記特許請求の範囲第１項の記載において、該ク
   ロック信号禁止命令を読出したとき該クロック信号の禁
   止に代えて該クロック信号の周期をあらかじめ定められ
   た周期だけ長くしてクロック信号の供給を継続すること
   を特徴とする１−夕処理装置におけるクロック信号供給
   制御方法。 １４、前記特許請求の範囲第１項の記載において。 該クロック信号禁止命令に代えてクロック信号の周期可
   変命令を記憶し、該クロック信号周期可変命令を読出し
   たときは該命令の内容に応じて該クロック信号の周期を
   現周期よりも短周期または長周期に変更し、該変更され
   た周期のクロック信号の供給をおこなうことを特徴とす
   るデータ処理装置におけるクロック信号供給制御方法。