JPS60195631A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、データ処理装置に関するもので、例えば、
周辺回路を内蔵した１チツプのマイクロコンピュータシ
ステムに利用して有効な技術に関するものである。

〔背景技術〕

従来よりＲＡＭ、ＲＯＭのような記憶回路、あるいはタ
イマー回路のような各種周辺回路装置を内蔵した１チツ
プのマイクロコンピュータが公知である（例えば、■日
立製作所より販売されている’ＨＤ　６３０１　Ｖ、　
ＸＪ　等６照）　−、：ノヨウナ複数の周辺回路を内蔵
したマイクロコンピュータにおいては、全ての周辺回路
がユーザーにおいて使用されるとは限らない。このこと
に着目して、本願発明者は、その低消費電力化を図るこ
とを考えた。

〔発明の目的〕

この発明の目的は、無駄な電流消費を削減することので
きるデータ処理装置を提供することにある。

この発明の前記ならびにその伯の目的と新規な特徴は、
この明細書の記述および添付図面から明らかに“なるで
あろう。

（発明の概要〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の適切である。

すなわち、データ処理装置を構成する各種周辺装置のう
ち、使用しない周辺装置に対してはクロック信号の供給
を選択的に停止させることによって、無駄な電流消費を
削減するものである。

〔実施例〕

図面には、この発明が適用された１チツプのマイクロコ
ンピュータの一実施例のブロック図が示されている。

同図において、破線で囲まれた部分の各回路ブロックは
、特に制限されないが、全体として１チップマイクロコ
ンピュータμＣＯＭを構成しており、公知の半導体集積
回路の製造技術によって単結晶シリコンのような１個の
半導体基板上において形成される。

記号ｃＰＵで示されているのは、マイクロプロセッサで
あり、その主要構成ブロックが代表として例示的に示さ
れている。すなわち、Ａはアキュムレータ、Ｘはインデ
ックスレジスタ、ＣＣはコンディションコードレジスタ
、ＳＰはスタックポインタ、ＰＣＬ、ＰＣＨはプログラ
ムカウンタ、ＣＰＵ−Ｃ０ＮＴはＣＰＵコントローラ、
ＡＬＵは算術論理ユニットである。これらのマイクロプ
ロセッサＣＰＵの構成は、公知であるので、その詳細な
説明を省略する。

特に制限されないが、上記マイクロプロセッサＣＰＵの
周辺回路として下記の各回路ブロックが設けられる。

記号Ｉ１０で示されているのは、入出力ボートであり、
内部のデータ方向レジスタに従ってデータ出力回路又は
データ入力回路として使用される。

また、記号Ｉで示されているのは、入力専用ボートであ
る。

記号ＣＰＧで示されているのは、クロック発生回路であ
り、特に制限されないが、外付される水晶振動子Ｘ−ｔ
ｅｌを利用して高精度の基準周波数信号を形成する発振
回路と、その発振周波数信号に基づいてクロック信号を
形成する回路とを含んでいる。このクロック発生回路Ｃ
ＰＧにより形成さたクロック信号は、上記マイクロプロ
セッサＣＰＵに供給される。また、この実施例におてい
は、使用されない周辺回路での無駄な電流の消費を削減
するため、周辺回路に対して形成されたクロック信号φ
０〜φ３等は、それぞれアンドゲート回路を通してそれ
ぞれ下記の各周辺回路に供給される。

例えば、クロック信号φＯは、タイマーＴＭの基準時間
パルスとしても用いられ、マイクロプロセッサＣＰＵか
らの制御信号ＳＯによって制御されるアンドゲート回路
ＧＯを通してタイマー回路ＴＭに供給される。この外イ
マーＴＭは、カウンタＣ０ＵＮＴ、プリスケーラＰＲ及
びコントローラＣ０ＮＴとによって構成される。

記号ＲＡＭで示されているのは、ランダム・アクセス・
メモリであり、主として一時データの記憶回路として用
いられる。そして、そのクロック信号φ１は、上記マイ
クロプロセッサＣＰＵによって形成された制゛御信号Ｓ
１によって制御されるアンドゲート回路Ｇ１を通して供
給される。

記号ＲＯＭで示されているのは、ＲＯＭであり情報処理
のためのプログラムが書込まれている。

また、アナログ／ディジタル変換回路Ａ／Ｄは、外部端
子から供給されたアナログ信号Ａｉをディジタル信号に
変換するものである。そして、そのクロック信号φ２は
、上記マイクロプロセッサＣＰＵによって形成された制
御信号Ｓ２によって制御されるアンドゲート回路Ｇ２を
通して供給される。

以上の各回路ブロックは、マイクロプロセンサＣＰＵを
中心とし内部バスＢＵＳによって相互に接続される。同
図に示されている内部バスＢｕｓは、アドレス信号線、
データ信号線とを含むものである。

この実施例では、上記マイクロコンピュータが応用され
るデータ処理装置において、使用しない周辺回路に対応
した制御信号５Ｏ−３２は、特に制限されないが、その
データ処理プログラムの初期設定等において、論理“Ｏ
”にされる。これにより、アンドゲート回路ＧＯ〜Ｇ２
がゲートを閉じるので、その周辺回路には、上記クロッ
ク信号φ０〜φ２が供給されない。このようにすること
によって、使用されない周辺回路での動作を停止させて
、無駄な電流消費が行われるのを禁止するものである。

特に、上記１チツプのマイクロコンピュータを０ＭＯ３
（相補型ＭＯ３）回路により構成した場合には、理論的
にその電流消費を零にすることができるものである。

〔効　果〕

＋１）周辺回路の内、実際に使用しないものに対してク
ロック信号の供給を停止させることによって、無駄な電
流消費を抑えることができるから、中央処理装置と複数
の周辺装置からなるデータ処理装置の低消費電力化を実
現することができるという効果が得られる。特に、上記
周辺装置をＣＭＯＳ回路により構成した場合には、その
クロック信号の供給を禁止することによって、理論的に
は電流消費をぼり零にすることができるから、大きな効
果が期待できるものとなる。

（２）使用しない周辺装置に対するクロック信号の選択
的な供給をそのデータ処理中のプログラムにより実行す
ることにより、その切り換えが極めて簡単に行うことが
できるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、周辺回路が受
け持つデータ処理機能は、前記実施例に示したものの他
何であってもよい。また、周辺回路に対する選択的なり
ロック信号の切り換えは、外部端子からの信号により行
うようにするものであってもよい。また、上記のクロッ
ク信号の選択的な供給制御は、ある時間帯では使用され
ない周辺回路がある場合に、そのクロック信号の供給を
一時的に停止させるようにするものであってもよい。

〔利用分野〕

以上の説明では主として本願発明者によってなされた発
明をその背景となって技術分野である１チツプのマイク
ロコンピュータに通用した場合について説明したが、こ
れに限定されるものではなく、この発明は、中央処理装
置と複数の周辺装置とからなり、プログラムに従って所
定の情報処理を行うデータ処理装置に広く利用できるも
のである。

【図面の簡単な説明】

図面は、この発明が通用された１チツプのマイクロコン
ピュータの一実施例を示すブロック図である。 μＣＯＭ・・マイクロコンピュータ、ＣＰＵ・・マイク
ロプロセッサ、ＣＰＵ−Ｃ０ＮＴ・・ＣＰＵコントロー
ラ、ＡＬＵ・・算術論理ユニット、Ａ・・アキュムレー
タ、Ｘ・・インデックスレジスタ、ＣＣ・・コンディシ
ョンコードレジスタ、ＳＰ・・スタックポインタ、ＰＣ
Ｌ、ＰＣＨ・・プログラムカウンタ、ＲＡＭ・・ラング
・アクセス・メモリ、ＲＯＭ・・リード・オンリー・メ
モリ、Ｉｌｏ・・入出力ポート、ＣＰＧ・・クロック発
生回路、ＴＭ・・タイマー、ＣＯＵ　Ｎ　Ｔ・・カウン
タ、Ｃ０ＮＴ・・コントローラ、ＰＲ・・プリスケーラ
、Ａ／Ｄ・・アナログ／ディジタル変換回路、ＧＯ〜Ｇ
２・・アンドゲート回路、ＢＵＳ・・内部バス

Claims (1)

1. 【特許請求の範囲】 １、所定の情報処理プログラムに従って一定の情報処理
   を実行する中央処理装置と、上記中央処理装置と選択的
   に接続され、特定の情報処理動作を行う複数の周辺回路
   装置と、上記中央処理装置からの制御信号に従って選択
   的に上記各周辺回路装置に対してその動作に必要なりロ
   ック信号を供給するゲート回路とを含むことを特徴とす
   るデータ処理装置。 ２、少なくとも上記各周辺回路装置は、ＣＭＯＳ回路に
   より構成されるものであることを特徴とする特許請求の
   範囲第１項記載のデータ処理装置。 ３、上記データ処理装置は、１チツプのマイクロコンピ
   ュータシステムを構成するものであることを特徴とする
   特許請求の範囲第１又は第２項記載のデータ処理装置。