TW202339400A - 半導體器件及操作半導體器件的方法 - Google Patents
半導體器件及操作半導體器件的方法 Download PDFInfo
- Publication number
- TW202339400A TW202339400A TW112105554A TW112105554A TW202339400A TW 202339400 A TW202339400 A TW 202339400A TW 112105554 A TW112105554 A TW 112105554A TW 112105554 A TW112105554 A TW 112105554A TW 202339400 A TW202339400 A TW 202339400A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor device
- voltage
- pmu
- clock
- power
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000000034 method Methods 0.000 title claims abstract description 13
- 230000002093 peripheral effect Effects 0.000 claims abstract description 101
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本發明關於一種具有多個操作模式的半導體器件(10),適於執行軟體應用程式(14)的核心(12),所述軟體應用程式(14)適於選擇週邊設備(60)中的一個或多個的配置並發出睡眠請求;電源管理單元(PMU)(130),該電源管理單元具有用於接收所述週邊設備中的一個或多個的配置的第一輸入埠(132)、用於接收來自執行所述軟體應用程式(14)的所述核心(12)的睡眠請求的第二輸入埠(134)、以及被配置用於在接收到所述睡眠請求時根據所述週邊設備中的一個或多個的配置從所述多個操作模式中選擇操作模式的控制邏輯模組(136);本發明還關於一種操作所述器件之方法。
Description
本發明關於一種具有多個操作模式的半導體器件,該半導體器件包括用於根據應用需求在所述多個操作模式中選擇操作模式的電源管理單元。本發明還關於一種操作所述半導體器件之方法。
本發明關於一種半導體器件,包括一個或多個電源域、時鐘發生器模組、視需要電壓發生器模組、以及電源管理單元。本發明還關於一種用於管理半導體器件的操作模式之方法。
文獻US 8975916揭露了一種包括數位子系統、時鐘子系統和電源管理子系統的核心架構。電源管理子系統可以實施和管理電源模式。基於應用的功率和處理要求來進入和退出電源模式。電源模式可以由CPU基於程式的執行來控制,或者它可以由外部控制器藉由寫入電源子系統內的寄存器來控制。
例如,文獻US 2009/089599和US 2019/0079573揭露了一種包括處理單元的微控制器,該處理單元具有正常功率操作模式和低功率操作模式。該處理單元進一步具有連接到該處理單元的數位電路系統。軟體激活睡眠模式,然後微控制器及其所有部件被禁用。
現代半導體器件(比如微控制器(MCU))通常被劃分為包含提供各種功能的類比和/或數位電路的多個域。每個域通常可以用變化頻率的時鐘來運行,可以是時鐘閘控(意指沒有時鐘信號到達該域)的,和/或可以是電源閘控(意指沒有電力供應給該域)的。為了節省電力,現代數位半導體器件通常具有使用時鐘縮放、時鐘閘控以及功率縮放、電源閘控的組合來實施的不同的操作模式,以用於不同的域。通常,該等操作模式中有活動模式(所有域皆為活動的並且最高的時鐘頻率係可用的)、睡眠模式(一些域係時鐘閘控的)和深度睡眠模式(一些域係時鐘閘控和電源閘控的和/或其他一些域以較低的時鐘頻率運行)。因此,半導體器件的可用功能和性能隨該等模式而變化。使用者可以在任何時候藉由軟體選擇適合應用需求的最低消耗模式。核心IP供應商(如ARM)對該等操作模式進行模糊地定義,而MCU製造商通常對它們進行具體定義。通常,製造商會定義超過3種操作模式,從而提供更細粒度的功率控制。隨著操作模式的數量以及MCU的複雜性增加,對於使用者而言,編寫在恰當的時間將MCU設置為恰當的模式的軟體變得越來越複雜。例如,使用者一般必須經由多個寄存器來控制時鐘發生器和電壓發生器,以將它們設置成實現目標操作模式的這種狀態。這理解和應用起來往往並不容易。由於使用者不能正確地編寫軟體,操作模式就不能被正常使用,因此這通常會導致非最佳的功耗。
本發明之目的係提供一種半導體器件,其中,能簡單且高效地選擇和配置操作模式以最小化功耗。
本發明由獨立請求項限定。從屬請求項限定了有利的實施方式。
根據本發明之第一方面,提供了一種具有多個操作模式的半導體器件,該半導體器件包括
- 該半導體器件的操作所需的部件,該等部件各自具有可從多個操作條件中選擇的操作條件(通常但不限於如電壓調節器或時鐘發生器等服務部件);
- 一個或多個週邊設備,該一個或多個週邊設備各自被配置為根據一個或多個配置中的選定配置向該半導體器件提供功能(比如但不限於通信、定時、感測或安全功能);
- 適於執行軟體應用程式的核心,所述軟體應用程式適於選擇所述週邊設備中的一個或多個的配置並發出睡眠請求;
該半導體器件進一步包括電源管理單元(PMU),該電源管理單元具有用於接收所述週邊設備中的一個或多個的配置的第一輸入埠、用於接收來自執行所述軟體應用程式的所述核心的睡眠請求的第二輸入埠、以及被配置用於在接收到所述睡眠請求時根據所述週邊設備中的一個或多個的配置從所述多個操作模式中選擇操作模式的控制邏輯模組。
較佳的是,在該半導體器件中,所述週邊設備中的一個或多個包括包含一個或多個位元的週邊設備控制和狀態寄存器(PCSR),該一個或多個位元包括用於將該週邊設備設置為操作打開或關閉狀態並且用於提供有關該週邊設備的狀態資訊的位元,該半導體器件包括用於在所述核心與所述週邊設備中的所述一個或多個之間交換資料的第一匯流排,所述軟體應用程式適於藉由所述第一匯流排發送資料來選擇所述週邊設備中的一個或多個的配置。
在本發明之第一實施方式中,在該半導體器件中,所述週邊設備中的一個或多個包括用於接收一個或多個時鐘的時鐘輸入端子;該半導體器件的所述部件之一係包括一個或多個時鐘發生器的時鐘發生器模組,該一個或多個時鐘發生器被配置用於產生時鐘並向所述一個或多個週邊設備的所述時鐘輸入端子提供時鐘,並被配置用於接收用於打開或關閉該等時鐘發生器中的每一個和/或確定要產生的頻率的第一命令;並且PMU被配置用於在接收到所述睡眠請求時根據所述選定的操作模式發送所述第一命令,以將所述半導體器件設置為所述選定的操作模式。
在本發明之第二實施方式中,該半導體器件包括一個或多個電源域,該一個或多個電源域各自包括所述週邊設備中的一個或多個;所述一個或多個電源域中的一個或多個進一步包括用於接收電壓以為該電源域供電的電壓輸入端子;該半導體器件的所述部件之一係包括一個或多個電壓發生器和電壓輸出端子的電壓發生器模組,該一個或多個電壓發生器和電壓輸出端子分別被配置用於產生一個電壓並向所述電壓輸入端子中的至少一個提供一個電壓以為所述一個或多個電源域供電,並被配置用於接收用於打開或關閉該等電壓發生器中的每一個和/或確定要產生的電壓的第二命令;該PMU被配置用於在接收到所述睡眠請求時根據所述選定的操作模式發送所述第二命令,以將所述半導體器件設置為所述選定的操作模式。
在本發明之所述實施方式中,可以在該PMU與該等時鐘發生器中的每一個之間提供用於該時鐘發生器的一根導線,以用於發送所述第一命令。
在本發明之所述實施方式中,可以提供第二匯流排以在所述PMU與所述時鐘發生器模組之間交換資料,所述PMU和所述時鐘發生器模組被配置用於藉由所述第二匯流排分別發送和接收所述第一命令。
在本發明之所述第二實施方式中,可以在該PMU與該時鐘發生器之間提供用於該等電壓發生器中的每一個的一根導線,以用於發送所述第二命令。
在本發明之所述第二實施方式中,可以提供第二匯流排以在所述PMU與所述電壓發生器模組之間交換資料,所述PMU和所述電壓發生器模組被配置用於藉由所述第二匯流排分別發送和接收所述第二命令。
所述第一匯流排和所述第二匯流排可以有利地相互連接以形成單條匯流排。
在本發明之所述第二實施方式中,在電壓輸出端子與電壓輸入端子之間提供有電源閘控開關,以用於在該開關接通時向該電源域提供電力,以及用於在該開關斷開時對提供給所述電源域的電壓進行閘控;所述電源閘控開關(140)由第三命令控制,該PMU(130)被配置用於在接收到所述睡眠請求時根據所述選定的操作模式發送所述第三命令,以將所述半導體器件(10)設置為所述選定的操作模式。
在本發明之所述第二實施方式中,所述電源域中的一個或多個可以包括分頻器模組,該分頻器模組被配置用於接收來自該時鐘發生器模組的時鐘並用於將所述時鐘分成具有不同頻率的多個時鐘。
根據本發明之第二方面,提供了一種操作根據本發明之半導體器件之方法,該方法包括以下步驟:
1. 所述軟體應用程式根據應用需求來設置所述週邊設備中的一個或多個的配置;
2. 所述軟體應用程式決定轉換到不同的操作模式;
3. 該PMU收集所述週邊設備中的至少一個的配置;
4. 該PMU的控制邏輯根據所述週邊設備中的一個或多個的配置來選擇該半導體器件的操作模式。
較佳的是,在該方法中,該PMU根據所述選定的操作模式發送所述第一命令和/或所述第二命令和/或所述第三命令。
圖1示意性地表示了根據本發明之半導體器件10之示例實施方式。眾所周知,電子電路的功耗隨著電路使用的時鐘的頻率並隨著施加在電路上的電壓的平方而增加。因此,已知要改變(降低)時鐘的頻率和施加於電路的電力的電壓。根據本發明之半導體器件10被細分為不同的部分,其包括:
- 核心12,其可以是具有如ARMv6或ARMv7或ARMv8或RISC-V等架構的處理單元。軟體應用程式14可以在核心12上執行;
- 當操作半導體器件時所需要且可操作的部件18。該等部件18可以包括用於為器件的其他部分供電的電源模組,或用於為器件的其他部分提供時鐘的時鐘模組。
- 週邊設備60,該等週邊設備可以根據應用需求可操作或不可操作,並且在時鐘頻率和/或電壓方面具有不同的配置以便節省電力。該等週邊設備可以執行半導體器件的功能,比如模數轉換(ADC)、通用非同步收發器(UART)、通用序列匯流排(USB)、真亂數發生器(TRNG)的功能或在MCU和半導體器件領域一般眾所周知的其他功能;
- 電源管理單元(PMU)130,用於管理操作模式。
在對功耗要求嚴苛的應用中,半導體器件可以根據如活動、運行、睡眠、深度睡眠、待機、停止、空閒、關閉、關機等不同的操作模式進行操作。該等操作模式可以包括,例如,
- 活動模式,在該活動模式下,以最高電壓對器件的所有部分進行供電,並以最快的時鐘進行鐘控;
- 專用於應用程式當前執行的內容的多個操作模式,例如,快速獲取(當必須啟用週邊設備並對其進行快速鐘控時);計算(當一些週邊設備可能被禁用時);低速獲取(當一些週邊設備可能以慢速啟用時);通信(當一些通信週邊設備被啟用時),...
- 專用於盡可能降低功耗的多個操作模式,在該等模式下,大多數週邊設備係電源閘控的並且只有少數週邊設備使用低頻時鐘保持啟用。
軟體應用程式14可以與週邊設備交互,以藉由發送週邊設備配置信號62將週邊設備設置為特定的選定配置。週邊設備配置可以包括可操作的打開或關閉狀態、要使用的特定時鐘頻率、或選擇無時鐘、或選擇特定的電壓、或根本不選擇電壓。軟體應用程式可以決定發出睡眠請求170。在一些架構中,睡眠請求170係指令集的一部分。睡眠請求170可以由核心12傳輸給PMU 130。當接收到睡眠請求170時,PMU 130獲得週邊設備的配置的值。在PMU 130處提供輸入埠132,用於接收週邊設備60的配置的值。PMU 130包括控制邏輯模組136,其用於接收配置的值並在接收到睡眠請求時根據週邊設備60的配置來確定要為半導體器件10選擇的目標操作模式。
圖2示意性地表示了根據本發明之半導體器件10的示例實施方式的各部分。在該實施方式中,週邊設備60可以包括週邊設備控制和狀態寄存器(PCSR)30,該等寄存器各自具有使得能夠控制週邊設備(例如,激活或停用週邊設備,或指定要用於對週邊設備進行鐘控的時鐘,或表示週邊設備的狀態)的多個位元。
器件10可以包括第一匯流排16。然後,可以例如由核心(其運行應用程式並決定啟用或禁用該等週邊設備中的一個或多個、並根據應用需求選擇快時鐘或慢時鐘)藉由第一匯流排16以寫入模式接入PCSR。然後,可以藉由第一匯流排16發送週邊設備配置信號62。PMU 130可以藉由直接連接PCSR和PMU的輸入埠132的一組導線150來獲得對存儲在PCSR中的值的接入。該等導線150可以將PCSR的位元的內容或其邏輯功能引向PMU 130。為了清楚起見,在圖1上沒有表示該等導線,而是用箭頭150來象徵。
圖3示意性地表示了根據本發明之半導體器件10的示例實施方式的各部分。在該實施方式中,部件18包括:包含一個或多個時鐘發生器105的時鐘發生器模組100,該一個或多個時鐘發生器被配置用於向週邊設備60提供一個或多個時鐘,導線將時鐘發生器模組100的時鐘輸出端子110連接到週邊設備的時鐘輸入端子50。雖然圖3上表示的是單根線,但可以根據時鐘發生器模組100產生的時鐘數量提供多根導線,符號「//」表示可以存在多條導線,因而時鐘輸入端子具有相同數量的接觸點。當PMU 130接收到睡眠請求並且獲得週邊設備的配置的值時,PMU為半導體器件選擇操作模式,並向時鐘發生器模組100發送第一命令107,以用於根據所選定的操作模式將時鐘發生器105設置為例如開或關的狀態或指定的頻率。PMU 130可以被配置用於直接藉由一根或多根導線發送第一命令107。可以提供導線以將時鐘發生器105「打開」或「關閉」。該半導體器件還可以包括用於在PMU與部件18之間交換資料的第二匯流排17。第二匯流排17可以是專用匯流排或可以是第一匯流排16。然後,PMU 130可以被配置用於直接藉由所述第二匯流排17發送第一命令107。第一命令可以包括用於將半導體器件10從一種操作模式安全地切換到另一種操作模式的一系列操作,例如,為振盪器穩定、電壓調節器穩定、保存資料提供時間,或者一般地為電路提供一段時間來適應新的條件。
圖4示意性地表示了根據本發明之半導體器件10的示例實施方式之各部分。在該實施方式中,部件18包括包含一個或多個電壓發生器75的電壓發生器模組70。在該實施方式中,該半導體器件包括一個或多個電源域20、20'。電源域可以將一個或多個週邊設備60分組在一起。提供導線以將VGM 70的電壓輸出端子80連接到電源域20、20'的電壓輸入端子40,該等電壓輸入端子用於接收電壓以為電源域中包括的(多個)週邊設備60供電。
每個電源域可以提供有時鐘輸入端子50,該時鐘輸入端子用於接收對電源域中包括的(多個)週邊設備進行鐘控的一個或多個時鐘,如上所述。
為了簡單起見,圖4的示例中表示了兩個電源域,每個電源域具有三個週邊設備。然而,該器件可以包括任何數量的電源域,每個電源域都具有適合應用需求的任何數量的週邊設備60。
與在圖3的實施方式中一樣,當PMU 130接收到睡眠請求並獲得週邊設備的配置的值時,PMU為半導體器件選擇操作模式,並向電壓發生器模組70發送第二命令77,以用於根據所選定的操作模式將電壓發生器75設置為例如「開」或「關」的狀態或指定的電壓。PMU 130可以被配置用於直接藉由一根或多根導線發送第二命令77。該半導體器件可以包括用於在PMU與部件18之間交換資料的第二匯流排17。第二匯流排17可以是專用匯流排或可以是第一匯流排16。然後,PMU 130可以被配置用於直接藉由所述第二匯流排17發送第二命令77。
如關於圖3的實施方式所討論的,第二命令77也可以包括一系列的操作。
根據圖4的實施方式的器件可以附加地包括用於電源域20、20'中的至少一個的電源閘控開關140,以用於使得當電源域處於「開」的狀態時向電源域供電,以及當電源域處於「關」的狀態時使電源域與VGM 70絕緣。PMU 130可以在接收到所述睡眠請求時根據週邊設備的配置來確定要為電源閘控開關140的設置的狀態,藉由發送第三命令控制電源閘控開關,以用於將半導體器件配置為取決於週邊設備的配置的操作模式。
圖5示意性地表示了根據本發明之器件中的週邊設備60的詳細視圖。在該示例中,該多個時鐘包括兩個時鐘,為一個慢時鐘和一個快時鐘。週邊設備60包括具有三個位元的PCSR 30。第0位元專用於控制週邊設備的狀態,當等於0時狀態為禁用,並且等於1時狀態為啟用。第1位元和第2位元用於選擇要由週邊設備使用的時鐘。當等於00時,時鐘係閘控的,即,週邊設備中不准許有時鐘。當等於01時,選擇慢時鐘,當等於10時,選擇快時鐘。不使用11的組合。例如,應用程式可以判定將來不需要某個特定的週邊設備,因此將其啟用/禁用位元設置為零。應用程式可以決定需要另一個週邊設備但該週邊設備可以以較低的速度運行,因為該功能並非係對時間要求嚴苛的。因此,為了節省電力,應用程式可以設置使能位元,並將01寫入第1位元和第2位元,以選擇慢時鐘。
圖6示意性地表示了本發明之實施方式中之電源域20,其包括分頻器模組65。該分頻器模組接收來自時鐘發生器模組的時鐘,並且可以將該時鐘分成具有不同頻率的多個時鐘,例如除以2、4、8或其他因子。然後,週邊設備60可以根據PCSR 30選擇該等劃分的時鐘之一用於對週邊設備進行鐘控。
根據電源域的數量以及每個電源域中週邊設備的性質和數量,可以定義操作模式的數量。該操作模式數量可能相當大,即超過了簡單的活動/待機/睡眠的組合。PMU中包括的控制邏輯模組136被配置用於將應用程式制定的週邊設備的配置轉換成該等操作模式中的選定操作模式,並用於將電壓和時鐘的所需配置傳達給VGM 70和/或時鐘發生器模組100和/或其他所需的部件18。作為示例,如果電源域的所有週邊設備被禁用,則PMU可以藉由關閉時鐘發生器105中的一個或多個來對所有週邊設備進行時鐘閘控,或者如果電源閘控可用,則PMU可以將電源閘控開關140設置為「關閉」(如果這與目標操作模式相一致)。
實例
我們考慮具有多個週邊設備的微控制器,該多個週邊設備用於通信目的,比如SPI、I2C、UART;用於定時目的,比如計時器、RTC、看門狗;用於類比感測目的,比如ADC、比較器;用於安全目的,比如AES、亂數發生器。該微控制器被劃分為三個電源域。電源域1包括微控制器的核心。電源域2包括ADC、比較器、SPI、I2C、計時器、看門狗、AES和亂數字發生器。電源域3包括RTC和UART。微控制器具有生成高頻率和低頻率的兩個時鐘發生器。微控制器具有生成高電壓和低電壓的兩個電壓發生器。應用程式可以將每個週邊設備配置為以高頻率或低頻率進行操作。核心由低電壓供電。其他週邊設備以高電壓供電。該微控制器具有四個操作模式。模式1使所有的域都被供電並被鐘控,所有的時鐘發生器都被激活,並且所有的電壓發生器都被激活。模式2使得域1被供電但進行時鐘閘控,域2和域3被供電並被鐘控,所有時鐘發生器都被激活,並且所有電壓發生器都被激活。模式3使得域1和域2被電源閘控,域3被供電並被鐘控,所有的時鐘發生器都被激活,並且只有高電壓發生器被激活。模式4使得域1和域2被電源閘控,域3被供電並被鐘控,只有低頻率時鐘發生器被激活,並且只有高電壓發生器被激活。
啟動時,微控制器處於模式1。然後,當使用者藉由軟體請求進入睡眠時,PMU將檢查哪些功能係需要的。如果SPI被激活(因此其被需要),則PMU將選擇模式2(因為SPI在模式3和4下不可用)。如果只啟動了UART並且選擇了高頻率,則PMU將選擇模式3(因為仍然需要高頻率的時鐘發生器)。如果只激活了UART並且選擇了低頻率,則PMU將選擇模式4。
圖7表示了根據本發明之操作半導體器件之方法的流程圖。
本發明之半導體器件可以如下進行操作:
- 在步驟210中,軟體應用程式14根據應用需求配置週邊設備,即,可以啟用一些所使用或可以使用的週邊設備,並且禁用不使用的週邊設備。也可以根據應用需求選擇時鐘,例如,如果需要短回應時間或高輸送量,則選擇更快的時鐘。這可以藉由設置PCSR的位元來執行。
- 在步驟220中,當應用程式判定在應用的背景下滿足進入「睡眠」操作模式(並且因而減少需要的電力)的條件時,則應用程式可以發出睡眠請求,並藉由專用導線將該請求發送或斷言給PMU。
- 在步驟230中,PMU然後例如藉由檢查不同PCSR中包含的值來確定週邊設備的配置。這係藉由接入將PCSR的每個位元與PMU進行連接的導線中的每一根來執行的或係藉由匯流排接入來執行的。
- 在步驟240中,包括在PMU中的控制邏輯模組136然後根據週邊設備的配置來確定操作模式。
- 在步驟250中,PMU 130可以分別向時鐘發生器模組、電壓發生器模組和時鐘閘控開關發送第一命令和第二命令以及視需要第三命令,從而將半導體器件切換到期望的操作模式。
- 當接收到喚醒條件時,半導體器件會回到正常模式。
- 這一系列步驟可以根據軟體應用程式執行的操作而重複。
藉由使用本發明之半導體器件和方法,提供了一種簡單且高效之方法來選擇並配置該器件的操作模式。應用程式根據應用需求僅啟用或禁用週邊設備並選擇要使用的時鐘速度和/或電壓。由PMU執行確定如何配置器件的任務,而應用程式並不負責決定操作模式的最佳配置。
10:半導體器件
12:核心
14:軟體應用程式
62:週邊設備配置信號
170:睡眠請求
132:輸入埠
60:週邊設備
136:控制邏輯模組
16:第一匯流排
150:導線
18:部件
100:時鐘發生器模組
110:時鐘輸出端子
50:時鐘輸入端子
105:時鐘發生器模組
107:第一命令
17:第二匯流排
70:電壓發生器模組
20, 20':電源域
80:電壓輸出端子
40:電壓輸入端子
75:電壓發生器
77:第二命令
140:電源閘控開關
65:分配器模組
134:第二輸入埠
130:PMU
30:PCSR
210, 220, 230, 240, 250:步驟
將藉由舉例方式並參考附圖對本發明之該等和進一步方面進行更詳細解釋,在附圖中:
[圖1]示意性地表示了根據本發明之半導體器件之實施方式。
[圖2]示意性地表示了根據本發明之半導體器件的另一個實施方式之各部分。
[圖3]示意性地表示了根據本發明之半導體器件的實施方式之各部分,包括時鐘發生器模組。
[圖4]示意性地表示了根據本發明之半導體器件的實施方式之各部分,包括電壓發生器模組。
[圖5]示意性地表示了根據本發明之器件中的週邊設備之詳細視圖。
[圖6]示意性地表示了根據本發明之器件中的電源域之詳細視圖。
[圖7]表示了根據本發明之操作半導體器件之方法之流程圖。
不同附圖上的相同附圖標記表示相同的部件或特徵。
在本發明之背景下,週邊設備的控制和狀態寄存器(CSR)係包括指示邏輯值0或1的多個位元的寄存器。該等位元可以被設置為0或1以管理包括CSR的週邊設備的行為,並且可以被週邊設備外部的元件使用和接入以評估週邊設備的狀態。
附圖既未按比例繪製也不成比例。通常,在附圖中,相同的部件由相同的附圖標記表示。為了清楚起見,並未將所有的部件表示在附圖上。
無
10:半導體器件
12:核心
14:軟體應用程式
16:第一匯流排
30:PCSR
60:週邊設備
62:週邊設備配置信號
130:PMU
132:輸入埠
134:第二輸入埠
136:控制邏輯模組
150:導線
170:睡眠請求
Claims (13)
- 一種具有多個操作模式的半導體器件(10),該半導體器件包括 • 該半導體器件的操作所需的部件(18),該等部件各自具有可從多個操作條件中選擇的操作條件; • 一個或多個週邊設備(60),該一個或多個週邊設備各自被配置為根據一個或多個配置中的選定配置向該半導體器件(10)提供功能; • 適於執行軟體應用程式(14)的核心(12),所述軟體應用程式(14)適於選擇所述週邊設備(60)中的一個或多個的配置並發出睡眠請求; 其中,該半導體器件(10)進一步包括 • 電源管理單元(PMU)(130),該電源管理單元具有用於接收所述週邊設備中的一個或多個的配置的第一輸入埠(132)、用於接收來自執行所述軟體應用程式(14)的所述核心(12)的睡眠請求的第二輸入埠(134)、以及被配置用於在接收到所述睡眠請求時根據所述週邊設備中的一個或多個的配置從所述多個操作模式中選擇操作模式的控制邏輯模組(136)。
- 如請求項1所述之半導體器件(10),其中,所述週邊設備(60)中的一個或多個包括包含一個或多個位元的週邊設備控制和狀態寄存器(PCSR)(30),該一個或多個位元包括用於將該週邊設備(60)設置為操作打開或關閉狀態並且用於提供有關該週邊設備的狀態資訊的位元,該半導體器件包括用於在所述核心(12)與所述週邊設備(60)中的所述一個或多個之間交換資料的第一匯流排(16),所述軟體應用程式(14)適於藉由所述第一匯流排(16)發送資料來選擇所述週邊設備中的一個或多個的配置。
- 如請求項1或2中任一項所述之半導體器件(10),其中, • 所述週邊設備(60)中的一個或多個包括用於接收一個或多個時鐘的時鐘輸入端子(50); • 該半導體器件(10)的所述部件(18)之一係包括一個或多個時鐘發生器(105)的時鐘發生器模組(100),該一個或多個時鐘發生器被配置用於產生時鐘並向所述一個或多個週邊設備(60)的所述時鐘輸入端子(50)提供時鐘,並被配置用於接收用於打開或關閉該等時鐘發生器(105)中的每一個和/或確定要產生的頻率的第一命令; • 該PMU(130)被配置用於在接收到所述睡眠請求時根據所述選定的操作模式發送所述第一命令,以將所述半導體器件(10)設置為所述選定的操作模式。
- 如請求項1至3中任一項所述之半導體器件(10),其中, • 該半導體器件(10)包括一個或多個電源域(20,20'),該一個或多個電源域各自包括所述週邊設備(60)中的一個或多個; • 所述一個或多個電源域(20,20')中的一個或多個進一步包括用於接收電壓以為該電源域(20,20')供電的電壓輸入端子(40); • 該半導體器件(10)的所述部件(18)之一係包括一個或多個電壓發生器(75)和電壓輸出端子(80)的電壓發生器模組(70),該一個或多個電壓發生器和電壓輸出端子分別被配置用於產生一個電壓並向所述電壓輸入端子(40)中的至少一個提供一個電壓以為所述一個或多個電源域供電,並被配置用於接收用於打開或關閉該等電壓發生器中的每一個和/或確定要產生的電壓的第二命令; • 該PMU(130)被配置用於在接收到所述睡眠請求時根據所述選定的操作模式發送所述第二命令,以將所述半導體器件(10)設置為所述選定的操作模式。
- 如請求項3或4中任一項所述之半導體器件(10),其中,在該PMU(130)與該等時鐘發生器(105)中的每一個之間提供用於該時鐘發生器的一根導線,以用於發送所述第一命令。
- 如請求項3至5中任一項所述之半導體器件(10),其中,提供第二匯流排(17)以在所述PMU(130)與所述時鐘發生器模組(100)之間交換資料,所述PMU(130)和所述時鐘發生器模組(100)被配置用於藉由所述第二匯流排(17)分別發送和接收所述第一命令。
- 如請求項4至6中任一項所述之半導體器件(10),其中,在該PMU(130)與該時鐘發生器之間提供用於該等電壓發生器(75)中的每一個的一根導線,以用於發送所述第二命令。
- 如請求項4至7中任一項所述之半導體器件(10),其中,提供第二匯流排(17)以在所述PMU(130)與所述電壓發生器模組(70)之間交換資料,所述PMU(130)和所述電壓發生器模組(70)被配置用於藉由所述第二匯流排(17)分別發送和接收所述第二命令。
- 如請求項6或8中任一項所述之半導體器件(10),其中,所述第一匯流排(16)和所述第二匯流排(17)相互連接以形成單條匯流排。
- 如請求項4至9中任一項所述之半導體器件(10),在電壓輸出端子(80)與電壓輸入端子(40)之間提供有電源閘控開關(140),以用於在該開關接通時向該電源域提供電力,以及用於在該開關斷開時對提供給所述電源域的電壓進行閘控;所述電源閘控開關(140)由第三命令控制,該PMU(130)被配置用於在接收到所述睡眠請求時根據所述選定的操作模式發送所述第三命令,以將所述半導體器件(10)設置為所述選定的操作模式。
- 如請求項4至10中任一項所述之半導體器件(10),其中,所述電源域中的一個或多個包括分頻器模組(65),該分頻器模組被配置用於接收來自該時鐘發生器模組的時鐘並用於將所述時鐘分成具有不同頻率的多個時鐘。
- 一種操作如請求項1至11中任一項所述之半導體器件之方法,包括以下步驟: 1) 所述軟體應用程式(14)根據應用需求來設置所述週邊設備(60)中的一個或多個的配置; 2) 所述軟體應用程式(14)決定轉換到不同的操作模式; 3) 該PMU(130)收集所述週邊設備(60)中的至少一個的配置; 4) 該PMU的控制邏輯(136)根據所述週邊設備(60)中的一個或多個的配置來選擇該半導體器件的操作模式。
- 如請求項12所述之方法,包括以下步驟: 5) 該PMU(130)根據所述選定的操作模式發送所述第一命令和/或所述第二命令和/或所述第三命令。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP22162896.9 | 2022-03-18 | ||
EP22162896.9A EP4246285A1 (en) | 2022-03-18 | 2022-03-18 | Semiconductor device operating modes management |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202339400A true TW202339400A (zh) | 2023-10-01 |
Family
ID=80819839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112105554A TW202339400A (zh) | 2022-03-18 | 2023-02-16 | 半導體器件及操作半導體器件的方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP4246285A1 (zh) |
TW (1) | TW202339400A (zh) |
WO (1) | WO2023174756A1 (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE205616T1 (de) * | 1994-10-19 | 2001-09-15 | Advanced Micro Devices Inc | Integrierte prozessorsysteme für tragbare informationsgeräte |
US7908500B2 (en) | 2007-10-01 | 2011-03-15 | Silicon Laboratories Inc. | Low power retention flip-flops |
US8547135B1 (en) | 2009-08-28 | 2013-10-01 | Cypress Semiconductor Corporation | Self-modulated voltage reference |
US10754414B2 (en) * | 2017-09-12 | 2020-08-25 | Ambiq Micro, Inc. | Very low power microcontroller system |
-
2022
- 2022-03-18 EP EP22162896.9A patent/EP4246285A1/en active Pending
-
2023
- 2023-02-16 TW TW112105554A patent/TW202339400A/zh unknown
- 2023-03-07 WO PCT/EP2023/055747 patent/WO2023174756A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
EP4246285A1 (en) | 2023-09-20 |
WO2023174756A1 (en) | 2023-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8122269B2 (en) | Regulating power consumption in a multi-core processor by dynamically distributing power and processing requests by a managing core to a configuration of processing cores | |
US7181188B2 (en) | Method and apparatus for entering a low power mode | |
JP3894573B2 (ja) | 非同期部分リセットを有するコアセクション | |
US7529958B2 (en) | Programmable power transition counter | |
EP0712064B1 (en) | Variable frequency clock control for microprocessor-based computer systems | |
US6639455B2 (en) | Semiconductor integrated circuit device | |
JP3487349B2 (ja) | マイクロエレクトロニック装置及びパワーダウン方法 | |
JP5707321B2 (ja) | スリーププロセッサ | |
JP3714963B2 (ja) | 別個に電源を落とす能力を有する集積回路の入出力セクション | |
JP4716642B2 (ja) | 電圧レベルがプロセッサにより制御されるシステムにおいて決定論的電源投入電圧を与える方法および装置 | |
WO2002086678A2 (en) | Power management system and method | |
JP2003092359A (ja) | 半導体集積回路 | |
JPH07230347A (ja) | Scsiディスクドライブパワーダウン装置 | |
KR20040060727A (ko) | 동적 전압 전이 | |
US10732697B2 (en) | Voltage rail coupling sequencing based on upstream voltage rail coupling status | |
US6381705B1 (en) | Method and device for reducing current consumption of a microcontroller | |
TW201416844A (zh) | 電子系統及其電源管理方法 | |
KR100329330B1 (ko) | 마이크로컴퓨터 | |
CN111406254A (zh) | 从易失性存储器到非易失性存储器的可配置数据刷新 | |
TW202339400A (zh) | 半導體器件及操作半導體器件的方法 | |
JPH10149237A (ja) | 半導体回路 | |
US10331592B2 (en) | Communication apparatus with direct control and associated methods | |
CN112416677B (zh) | 一种具有软关机功能的服务器和软关机方法 | |
US20080172568A1 (en) | Apparatus for power control of electronic device | |
US6848016B2 (en) | System and method for efficiently implementing an electronic device architecture |