KR100329330B1 - 마이크로컴퓨터 - Google Patents

Abstract

본 발명에 따르면, 저소비 전력 모드로의 천이에 수반되는 피크적인 전력 소비를 해소할 수 있다.

제어 신호 발생 회로(4)는, 발진 회로(2) 및 제어 회로(3A, 3B)를 제어함으로써, 클럭 MC, PC 양쪽이 공급되는 통상 모드, 클럭 PC만이 공급되는 저소비 전력 모드인 대기 모드, 클럭 MC, PC 양쪽의 공급이 정지되는 또 하나의 저소비 전력 모드인 정지 모드의 3 개의 클럭 모드를 실현한다. 제어 신호 발생 회로(4)의 제어를 지시하는 제어 입력 신호 EI, SI는, CPU(5)를 거치지 않고, 외부 요구 신호 ERA, ERB에 근거하여 ICU(6)로부터 직접 입력된다. 저소비 전력 모드로의 천이가 CPU(5)의 동작을 필요로 하지 않기 때문에, 피크적인 전력 소비가 발생하지 않는다.

Description

마이크로컴퓨터{MICROCOMPUTER}

본 발명은 전지(電池)에 의한 구동에 바람직한 원 칩형 마이크로컴퓨터에 관한 것으로, 특히 저소비 전력 모드로의 천이에 있어서 막대한 전력을 소비하는 일 없이 실현하기 위한 개량에 관한 것이다.

최근, 가전 제품 및 정보 기기의 고성능화, 소형화가 급속히 진행되고 있는데, 그들 가전 제품이나 정보 기기 중에서도 휴대용 소형 기기의 발달에 있어서는 괄목할 만한 것이 있다. 이 휴대용 소형 기기의 진보를 실현한 중요한 부품 중의 하나로서, 단일 반도체 칩(반도체 기판)에 모든 회로 요소가 내장된 원 칩형 마이크로컴퓨터를 들 수 있다. 휴대용 소형 기기에서는, 마이크로컴퓨터를 채용함으로써, 사용 부품의 집적화, 소형화, 저소비 전력화가 가능해졌다. 특히, 휴대용 소형 기기의 전력을 공급하는 부품인 전지의 소형화, 경량화가 실현되고, 그에 따라 소형 기기의 휴대성이 획기적으로 촉진되었다.

<종래 장치의 구성>

도 8은 본 발명의 배경이 되는 종래의 원 칩형 마이크로컴퓨터의 내부 구성을 나타내는 블럭도이다. 이 마이크로컴퓨터(150)에는, 회로 요소 중의 주요부, 즉 주요 회로로서 CPU(중앙 연산 처리부)(5), ICU(인터럽트 제어부)(6), 메모리(7), 입출력 인터페이스(8) 및 주변 회로(9)가 구비되어 있다. CPU(5)는 프로그램에 근거하여 연산 처리를 실행한다. 메모리(7)는 CPU(5)에 의해 실행되는 프로그램이나, CPU(5)에 의해 판독 기입되는 데이터를 기억하는 반도체 기억 소자이며, CPU(5)에 의해 액세스되는 ROM 및 RAM을 총칭하고 있다.

입출력 인터페이스(8)는, 외부 장치와의 사이에서 데이터를 교환하기 위한 입출력 포트를 제어하는 장치 부분이며, 외부 장치에 대한 인터페이스로서 기능한다. 이 입출력 인터페이스(8)는 패러랠(parallel) 인터페이스, 시리얼(serial) 인터페이스, 또는 그들 양쪽을 포함하고 있다. 주변 회로(9)에는, 통상, 타이머, 아날로그 디지털 컨버터, 디지털 아날로그 컨버터 및 펄스폭 모듈레이터(펄스폭 변조기) 등이 포함된다.

ICU(6)는 CPU(5)의 인터럽트 처리를 제어하는 장치 부분이다. ICU(6)는, 주변 회로(9)에 속하는 타이머 등으로부터 송출되어 신호선(91)을 통해 입력되는 내부 요구 신호 IR과, 외부 단자(13)를 통해 입력되는 외부 요구 신호 ER에 응답하여, 신호선(65)을 통해 CPU(5)로 제어 신호를 전달한다.

내부 요구 신호 IR 및 외부 요구 신호 ER은, 모두 CPU(5)에 인터럽트 처리를 요구하는 신호, 즉 인터럽트 요구 신호이다. 내부 요구 신호 IR은마이크로컴퓨터(150)의 내부에서 생성되고, 외부 요구 신호 ER은 외부로부터 입력된다는 점에서 서로 다르다. 외부 단자(13)는 외부 요구 신호 ER, 즉 외부 인터럽트 요구 신호를 중계하는 단자, 즉 외부 인터럽트 입력 단자이다.

이들 주요 회로의 각 소자는 3 종류의 버스 라인(51, 52, 53)을 통하여 서로 결합되어 있다. 버스 라인(51)은 어드레스 신호를 전달하는 어드레스 버스 라인이고, 버스 라인(52)은 데이터 전송을 담당하는 데이터 버스 라인이며, 버스 라인(53)은 CPU(5)와 그 밖의 회로 요소 사이에서 제어 신호를 전송하는 제어 신호 버스 라인이다.

주요 회로 중에서, 주변 회로(9)를 제외한 장치 부분(가령,「중심 회로」라고 칭함), 즉 CPU(5), ICU(6), 메모리(7) 및 입출력 인터페이스(8)에는, 제어 회로(3A) 및 신호선(31A)을 통하여 클럭 MC가 공급된다. 클럭 MC는 중심 회로에서 이용되는 클럭 신호, 즉 메인 시스템 클럭 신호이다. 제어 회로(3A)는 클럭 MC의 출력을 제어하는 메인 시스템 클럭 출력 제어 회로이다. 또한, 신호선(31A)은 클럭 MC를 전달하는 신호선, 즉 메인 시스템 클럭선이다.

한편, 주변 회로(9)에는 제어 회로(3B) 및 신호선(31B)을 통하여 클럭 PC가 공급된다. 클럭 PC는 주변 회로(9)에서 이용되는 클럭 신호, 즉 주변 회로용 클럭 신호이다. 제어 회로(3B)는 클럭 PC의 출력을 제어하는 주변 회로용 클럭 출력 제어 회로이다. 또한, 신호선(31B)은 클럭 PC를 전달하는 신호선, 즉 주변 회로용 클럭선이다.

제어 회로(3A, 3B)는 발진 회로(2) 및 신호선(21)을 통하여 클럭 소스 SC를공급받는다. 발진 회로(2)에는 단자(11, 12)가 접속되어 있다. 이들 단자(11, 12)에는 도시하지 않은 외부의 발진자(세라믹 발진자, 수정 발진자 등)가 접속되고, 접속된 발진자는 발진 회로(2)에 구비된 발진 증폭 소자의 작용에 의해 자려(自勵) 발진한다. 그 결과, 발진 회로(2)로부터는 클럭 소스 SC가 출력된다.

발진 회로(2)에는, 통상, 발진자의 자려 발진에 의해 생성된 정현파의 발진 신호를, 구형파로 파형 성형한 다음에, 혹은 더 분주한 다음에 클럭 소스 SC로서 출력하는 클럭 파형 성형 회로가 구비된다. 또한, 발진자를 접속하는 대신에, 파형 성형된 외부 클럭을 단자(11)를 통하여 입력하는 것도 가능하다. 이 때, 단자(12)는 개방되든가, 혹은 단자(11)에 입력되는 외부 클럭과는 역(逆) 위상의 신호가 단자(12)로 입력된다.

제어 회로(3A, 3B)의 동작은 제어 신호 발생 회로(4)에 의해 제어된다. 즉, 제어 회로(3A)는, 제어 신호 발생 회로(4)에서 생성되어 신호선(41A)을 통해 입력되는 제어 신호 MCS, 즉 메인 시스템 클럭 제어 신호에 응답하여, 클럭 소스 SC를 클럭 MC로서 출력하거나, 혹은 클럭 MC의 출력을 정지시키기도 한다. 마찬가지로, 제어 회로(3B)는, 제어 신호 발생 회로(4)에서 생성되어 신호선(41B)을 통하여 입력되는 제어 신호 PCS, 즉 주변 회로용 클럭 제어 신호에 응답하여, 클럭 소스 SC를 클럭 PC로서 출력하거나, 혹은 클럭 PC의 출력을 정지시키기도 한다.

발진 회로(2)도 제어 신호 발생 회로(4)에 의해 제어된다. 즉, 발진 회로(2)는, 제어 신호 발생 회로(4)에서 생성되어 신호선(42)을 통해 입력되는 제어 신호 ECS, 즉 외부 클럭 발진 제어 신호에 응답하여, 클럭 소스 SC를 출력하거나, 혹은 클럭 소스 SC의 출력을 정지시키기도 한다.

또, 발진 회로(2), 제어 회로(3A, 3B) 및 제어 신호 발생 회로(4)는, 마이크로컴퓨터(150)의 기준 클럭(시스템 클럭)인 클럭 MC, PC의 출력을 제어하는 기준 클럭 제어 회로(120)를 구성한다.

<3 종류의 클럭 모드>

제어 신호 발생 회로(4)는 CPU(5) 및 ICU(6)로부터 송출되는 각종 트리거 신호에 근거하여 제어 신호 MCS, PCS, ECS를 생성한다. 그에 따라, 제어 신호 발생 회로(4)는, CPU(5)의 처리, 혹은 ICU(6)로 입력되는 외부 요구 신호 ER 또는 내부 요구 신호 IR에 응답하여, 3 종류의 클럭 모드를 실현한다. 이들 복수의 클럭 모드는 전력이 전지에 의해 공급되는 것을 고려하여, 마이크로컴퓨터(150)의 소비 전력을 절감하기 위해 도입된 기술이다.

즉, 제어 신호 발생 회로(4)는, CPU(5) 혹은 ICU(6)로부터 특별한 지시가 없는 통상의 동작 상태에 있어서는, 클럭 소스 SC 및 클럭 MC, PC가 출력되는 클럭 모드, 즉 통상(normal) 모드를 실현한다. 이에 따라, CPU(5), 메모리(7) 등의 중심 회로가, 클럭 MC를 공급받아 정상으로 동작함과 동시에, 주변 회로(9)도 클럭 PC를 공급받아 정상으로 동작한다.

즉, 통상 모드는, 주요 회로 모두가 정상으로 동작하는 통상의 동작 상태에 대응한다. 통상 모드에서는, 마이크로컴퓨터(150)의 소비 전력이 가장 높다. 따라서, 전지 등에 의해 공급되는 마이크로컴퓨터(150)의 전원 전압이 충분히 높을때에는, CPU(5) 혹은 요구 신호 ER, IR에 의해 통상 모드가 선택되어, 마이크로컴퓨터(150)의 모든 기능이 발휘된다.

통상 모드에 있을 때에는, 트리거 신호 SQ, 즉 시스템 클럭 정지 트리거 신호가 CPU(5)에서 생성되어 신호선(55)을 통해 제어 신호 발생 회로(4)로 입력되면, 제어 신호 발생 회로(4)는 제어 신호 MCS를 통하여 제어 회로(3A)로 클럭 MC의 출력을 정지시킬 것을 지시한다. 이에 따라, 클럭 MC의 출력이 정지하는 한편, 클럭 PC의 출력은 계속되는 클럭 모드, 즉 대기 모드가 실현된다. 이 때, 신호선(31A)의 신호는 일정한 신호 레벨(하이 레벨 또는 로우 레벨)로 고정된다.

대기 모드에서는, 주요 회로 중에서 주변 회로(9)만이 클럭 PC의 공급을 받아 정상적인 동작을 계속하고, 클럭 MC에 동기하여 동작하는 CPU(5), 메모리(7) 등의 중심 회로는 동작을 정지한다. 그 결과, 버스 라인(51, 52, 53)의 신호에는 변화가 없는 상태가 실현되어, 마이크로컴퓨터(150)의 소비 전력은 통상 모드에 비해 대폭 절감된다.

즉, 대기 모드는, 소비 전력을 절감하는 저소비 전력 기술로서 도입된 클럭 모드이다. 따라서, 통상 모드로부터 대기 모드로의 천이는, 마이크로컴퓨터(150)의 전원 전압이 소정의 기준값 이하까지 저하되었을 때에 선택된다. 이 선택은 CPU(5)에 의해 실행된다.

통상 모드 혹은 대기 모드에 있을 때, 트리거 신호 EQ, 즉 외부 클럭 발진 정지 트리거 신호가 CPU(5)에서 생성되어 신호선(54)을 통해 제어 신호 발생 회로(4)로 입력되면, 제어 신호 발생 회로(4)는 제어 신호 ECS를 통하여 발진회로(2)로 동작의 정지를 지시한다. 이에 따라 클럭 소스 SC의 출력이 정지하기 때문에, 클럭 MC, PC 양쪽이 정지한다. 혹은, 제어 신호 MCS를 통하여 제어 회로(3A)로 클럭 MC의 출력 정지를 지시함과 동시에, 제어 신호 PCS를 통하여 제어 회로(3B)로 클럭 PC의 출력의 정지를 지시함으로써, 클럭 MC, PC 양쪽의 정지를 실현하는 기술도 알려져 있다.

이에 따라, 클럭 MC와 클럭 PC 양쪽의 출력이 정지하는 클럭 모드, 즉 정지 모드가 실현된다. 이 때, 신호선(31A, 31B)의 신호는 각각 일정한 신호 레벨(하이 레벨 또는 로우 레벨)에 고정된다. 정지 모드에서는, 주요 회로 모두가 동작을 정지한다. 그 결과, 마이크로컴퓨터(150)의 소비 전력은 대기 모드에 있어서의 경우보다 절감된다. 특히, 발진 회로(2)의 동작이 정지할 때에는 소비 전력이 더욱 절감된다.

즉, 정지 모드는 대기 모드보다 소비 전력의 절감을 더욱 효과적으로 달성하는 초(超) 저소비 전력 기술로서 도입된 클럭 모드이다. 따라서, 통상 모드 또는 대기 모드로부터 정지 모드로의 천이는 통상, 마이크로컴퓨터(150)의 전원 전압이 전술한 소정의 기준값보다 더 낮게 설정되는 별도의 기준값 이하까지 저하되었을 때에 선택된다. 이 선택 역시 CPU(5)에 의해 실행된다.

이것에 반하여, 정지 모드로부터 대기 모드 혹은 통상 모드로의 천이, 즉 정지 모드의 해제는 내부 요구 신호 IR 또는 외부 요구 신호 ER이 ICU(6)로 입력됨에 따라 실행된다. 마찬가지로, 대기 모드로부터 통상 모드로의 천이, 즉 대기 모드의 해제 역시 외부 요구 신호 ER 또는 내부 요구 신호 IR이 ICU(6)로 입력됨에 따라 실행된다. ICU(6)는 외부 요구 신호 ER 또는 내부 요구 신호 IR이 입력되면, 신호선(65)을 통해 제어 신호 발생 회로(4) 및 CPU(5)로 트리거 신호 SS를 입력한다. 이에 따라, 정지 모드 및 대기 모드의 해제가 실현된다.

도 9는 ICU(6)의 내부 구성을 나타내는 블럭도이다. 외부 단자(13)(단수로 한정되지 않음)를 통해 입력된 외부 요구 신호 ER과, 신호선(91)을 통해 입력된 내부 요구 신호 IR은, 모두 래치 회로(67)에 의해 래치된다. 즉, 래치 회로(67)는 인터럽트 요구 신호 래치 회로로서 구성되어 있다.

래치된 외부 요구 신호 ER 및 내부 요구 신호 IR은 판정 회로(68)에 의해 인터럽트가 허가되어 있는지 여부의 판정에 관계된다. 즉, 판정 회로(68)는 인터럽트 허가 판정 회로로서 구성되어 있다. 예를 들어, 클럭 모드가 대기 모드 혹은 정지 모드에 있을 때에는, 그들 모드를 해제하기 위해 입력되는 외부 요구 신호 ER 또는 내부 요구 신호 IR에 대해서는 인터럽트를 허가해야 한다는 판정이 이루어진다.

판정 회로(68)에 의해 인터럽트가 허가된 외부 요구 신호 ER 또는 내부 요구 신호 IR은 판별 회로(69)에 입력된다. 판별 회로(69)는 인터럽트 순위 판별 회로로서, 입력되는 복수의 요구 신호 중에서 우선 순위가 가장 높은 것을 선택하여 트리거 신호 SS로서 신호선(65)으로 출력한다.

<클럭 모드의 천이에 대한 상세>

도 8로 되돌아가서, 이하에서 클럭 모드의 천이에 따른 각 장치 부분의 동작에 대하여 상세히 설명한다. 먼저, 통상 모드와 대기 모드 사이의 천이에 대하여 설명한다.

대기 모드로부터 통상 모드로의 천이가 내부 요구 신호 IR에 응답하여 실행되는 것을 전제로 하는 경우에는, 통상 모드로부터 대기 모드로의 천이 시에, CPU(5)는 주변 회로(9)에 포함되는 도시하지 않은 타이머에 대한 설정을 실행한다. 즉, 타이머에 부수되는 도시하지 않은 동작 모드 레지스터에 대하여 소정의 데이터가 기입된다. 이에 따라, 타이머에는 클럭 모드 천이의 시기가 설정된다. 대기 모드로부터 통상 모드로의 복귀가 외부 요구 신호 ER에 응답하여 실행되는 것을 전제로 할 경우, 타이머의 설정은 불필요하다.

CPU(5)는, 동시에 ICU(6)에 대해서도 소정의 설정을 수행한다. 이에 따라 ICU(6)는, 내부 요구 신호 IR이 타이머에 의해 생성되어 신호선(91)을 통해 입력되었을 때, 또는 외부 요구 신호 ER이 외부 단자(13)를 통해 입력되었을 때에 대기 모드의 해제를 지시하는 트리거 신호 SS를 출력할 수 있는 상태로 된다. 이들 설정이 완료된 후에, 클럭 MC의 고정을 지시하는 트리거 신호 SQ가 CPU(5)로부터 제어 신호 발생 회로(4)로 입력된다. 그 결과, 앞서 설명한 방법으로 통상 모드로부터 대기 모드로의 천이가 완료된다.

트리거 신호 SQ의 송출은, CPU(5)가 특정 명령인 대기 명령을 실행하든가, 혹은 CPU(5)가 액세스 명령을 실행함에 따라 모드 엔트리 레지스터(대기 모드나 정지 모드로의 천이를 제어하는 기능을 갖는 특정한 레지스터)에 대하여 기입 혹은 판독이 실행되든지의 두가지 경우 중 어느 하나에 의해 실행된다. 이상과 같이,통상 모드로부터 대기 모드로의 천이 시에는 CPU(5)의 동작이 필수적이다.

대기 모드에서는, 타이머를 포함하는 주변 회로(9)는 동작을 계속한다. 따라서, 타이머가 설정되어 있는 경우, 타이머는 설정된 시간이 경과했을 때에 대기 모드의 해제를 요구하는 내부 인터럽트 요구 신호인 내부 요구 신호 IR을 출력한다. 이 내부 요구 신호 IR은 신호선(91)을 통하여 ICU(6)로 인가된다.

ICU(6)는, 내부 요구 신호 IR, 혹은 외부 요구 신호 ER이 입력되면, 클럭 MC 공급의 재개를 지시하는 트리거 신호 SS를 신호선(65)을 통하여 제어 신호 발생 회로(4)에 입력한다. 이와 동시에, ICU(6)는 CPU(5)에 대하여 인터럽트의 실행을 요구하는 소정의 요구 신호를 동일한 신호선(65)을 통하여 입력한다.

그 결과, 제어 회로(3A)로부터의 클럭 MC의 공급이 개시되어, CPU(5)를 포함한 중심 회로가 동작 가능해진다. CPU(5)는, 우선 ICU(6)로부터 수신한 소정의 요구 신호에 근거하여 소정의 인터럽트 처리를 실행한다. 그 결과, CPU(5)는 데이터 전송이나 연산 처리 등의 통상 모드에 있어서의 처리를 재개한다.

다음에, 통상 모드와 정지 모드 사이의 천이에 대하여 설명한다. 정지 모드에서는 주변 회로(9)의 동작도 정지시킴으로써, 정지 모드의 해제가 내부 요구 신호 IR에 근거하여 실행되지 않고, 외부 요구 신호 ER에만 응답하여 실행된다. 따라서, 통상 모드로부터 정지 모드로의 천이에 있어서, 주변 회로(9)의 타이머로의 설정은 실행되지 않는다.

CPU(5)는, 통상 모드로부터 정지 모드로의 천이에 있어서, ICU(6)에 대해서는 소정의 설정을 수행한다. 이에 따라, ICU(6)는 외부 요구 신호 ER이 외부단자(13)를 통해 입력되었을 때에, 정지 모드의 해제를 지시하는 트리거 신호 SS를 출력할 수 있는 상태로 된다. 이들 설정이 완료된 후에, 클럭 MC와 클럭 PC 양쪽의 고정, 혹은 클럭 소스 SC의 고정을 지시하는 트리거 신호 EQ가 CPU(5)로부터 제어 신호 발생 회로(4)로 입력된다. 그 결과, 앞서 설명한 방법으로 통상 모드로부터 정지 모드로의 천이가 완료된다.

트리거 신호 EQ의 송출은, CPU(5)가 특정 명령인 정지 명령을 실행하든가, 혹은 CPU(5)가 액세스 명령을 실행함으로써 모드 엔트리 레지스터에 대하여 기입 혹은 판독이 실행되든지의 두가지 중 어느 한 경우에 의해 실행된다. 이상과 같이, 통상 모드로부터 정지 모드로의 천이 시에도 CPU(5)의 동작이 필수적이다.

ICU(6)는, 정지 모드에 있을 때에 외부 요구 신호 ER의 입력을 받으면, 클럭 MC와 클럭 PC의 공급, 혹은 클럭 소스 SC 공급의 재개를 지시하는 트리거 신호 SS를 신호선(65)을 통하여 제어 신호 발생 회로(4)로 입력한다. 그와 동시에, ICU(6)는 CPU(5)에 대하여 인터럽트의 실행을 요구하는 소정의 요구 신호를 동일한 신호선(65)을 통하여 입력한다.

그 결과, 클럭 MC, PC의 공급이 개시되어, CPU(5)를 포함한 중심 회로 및 주변 회로(9)가 동작 가능해진다. CPU(5)는, 우선 ICU(6)로부터 수신한 소정의 요구 신호에 근거하여 소정의 인터럽트 처리를 실행한다. 그 결과, CPU(5)는 데이터 전송이나 연산 처리 등의 통상 모드에 있어서의 처리를 재개한다.

또한, 대기 모드로부터 정지 모드로의 천이시의 각 장치 부분의 동작은, 통상 모드로부터 정지 모드로의 천이시의 동작과 마찬가지로 실행된다. 즉, 대기 모드에 있어서 동작을 중지하고 있던 CPU(5)는, 클럭 모드가 대기 모드로부터 정지 모드로 천이할 때에는 일단 동작을 재개하여, ICU(6)나 제어 신호 발생 회로(4)에 대한 소정의 동작을 실행한다. 이를 위해서는 클럭 MC의 공급도 일시적으로나마 재개된다. 즉, 대기 모드로부터 정지 모드로의 천이는 일시적으로 통상 모드로의 복귀를 통과함으로써 실현된다.

정지 모드로부터 대기 모드로의 천이 역시, 정지 모드로부터 통상 모드로의 천이와 마찬가지로 실행된다. 즉, 외부 단자(13)를 통하여 ICU(6)로 입력되는 외부 요구 신호 ER에 응답하여, 정지 모드로부터 대기 모드로의 천이가 개시된다. 즉, ICU(6)는, 정지 모드에 있을 때 외부 요구 신호 ER의 입력을 받으면, 클럭 PC의 공급, 혹은 클럭 소스 SC의 공급 재개를 지시하는 트리거 신호 SS를 신호선(65)을 통해 제어 신호 발생 회로(4)로 입력한다.

그 결과, 클럭 PC의 공급이 개시되어 주변 회로(9)가 동작 가능해진다. 단, 통상 모드로의 천이와는 달리, 트리거 신호 SS는 CPU(5)로는 입력되지 않으며, CPU(5)가 인터럽트 처리를 하는 일 없이 대기 모드로의 천이가 완료된다.

이상과 같이, 마이크로컴퓨터(150)에서는, 전원 전압의 높이에 따라 그 동작 상태가 3 종류의 클럭 모드 사이에서 천이하기 때문에, 소비 전력이 대폭 절감된다. 그 결과, 전지를 전원으로 하는 휴대용 소형 기기에의 이용이 크게 촉진되었다.

그러나, 이하에 설명하는 바와 같이, 종래 장치인 마이크로컴퓨터(150)에는 클럭 모드가 저소비 전력 모드(대기 모드, 정지 모드 등, 통상 모드와는 다른 소비전력을 억제하기 위한 클럭 모드)로 천이할 때에 과대한 전력 소비가 발생한다고 하는 문제점이 있었다.

상기한 바와 같이, 통상 모드로부터 대기 모드로의 천이, 통상 모드로부터 정지 모드로의 천이 및 대기 모드로부터 정지 모드로의 천이 중 어느 경우에 있어서도, CPU(5)가 대기 명령이나 정지 명령 등의 특정 명령을 실행하든지, 혹은 CPU(5)가 액세스 명령을 실행함으로써 모드 엔트리 레지스터에 대하여 기입 혹은 판독이 실행되든지의 두가지 중 어느 한 경우에 따라서 실현된다. 즉, 소비 전력 모드로의 천이에 있어서는, CPU(5)의 동작과, CPU(5)가 명령을 판독하기 위한 메모리(7)의 판독 동작이 불가피하게 실행된다.

이 동작과 더불어, 마이크로컴퓨터(150)는, 일시적이기는 하지만 대기 모드나 정지 모드에 있어서의 소비 전력에 비해 훨씬 막대한 전력을 소비한다. 저소비 전력 모드로의 천이에 따른 피크(peak)적인 전력 소비는 전지를 전원으로 하는 휴대용 소형 기기에 있어서는 때때로 큰 문제를 야기시킨다.

예를 들어, 마이크로컴퓨터(150)를 탑재한 기기를 전지로 구동할 때에는, 클럭 모드가 대기 모드에 있을 때, 전지의 잔류 전력이 얼마 남지 않게 되고, 그 결과 전지가 공급하는 전원 전압이 CPU(5)의 동작 한계에 상당하는 전압(동작 한계 전압)까지 저하하는 경우가 있을 수 있다. 이 때에 있어서도, 전력의 소비를 억제하기 위해서 클럭 모드를 대기 모드로부터 정지 모드로 천이시키기 위해서는, 일시적이나마 막대한 전력을 소비하는 상술한 동작을 거칠 필요가 있었다.

또한, 통상 모드에서의 동작중에, 전지가 공급하는 전원 전압이 낮아지기 때문에, 클럭 모드를 통상 모드로부터 대기 모드로 천이시킬 필요가 발생한 경우에도, 피크적인 전력 소비를 거치지 않고는 대기 모드로의 천이가 실행될 수 없었다. 이와 같이, 전지의 잔류 전력이 부족하게 되어 소비 전력을 절감할 필요가 발생한 경우에, 전력의 절감을 달성하기 위해서는, 일시적이나마 그에 역행하도록 막대한 전력 소비가 강요되었다.

그 때문에, 전지의 잔류 전력이 부족하게 되어, 저소비 전력 모드로의 천이를 실행할 때에, 전력이 피크적으로 소비됨에 따라 전지가 공급하는 전원 전압이 CPU(5)의 동작 한계 전압까지 저하하는 경우가 있었다. 그 결과, CPU(5)가 정상으로 동작할 수 없어, 때때로 CPU(5)의 처리 폭주가 발생하는 경우가 있었다. CPU(5)가 일단 폭주하면, 메모리(7)에 포함되는 RAM 등의 휘발성 메모리에 기억되는 데이터가 정상적인 값 그대로 유지되어 있다고 하는 보증을, CPU(5)의 예기치 못한 동작에 의해서 얻을 수 없게 된다. 그 결과, 전지의 전압이 정상적인 높이까지 복귀한 뒤에도, CPU(5)가 이전의 상태로 복귀할 수 없는 경우가 있었다.

본 발명의 목적은 종래의 장치에 있어서의 상기한 문제점을 해소하기 위해서 이루어진 것으로, 피크적인 전력 소비를 수반하는 일 없이 저소비 전력 모드로의 천이를 가능하게 하는 마이크로컴퓨터를 제공하는 것이다.

도 1은 실시예 1의 장치의 블럭도,

도 2는 실시예 1의 ICU의 내부 블럭도,

도 3은 실시예 2의 장치의 블럭도,

도 4는 실시예 3의 장치의 블럭도,

도 5는 실시예 4의 장치의 블럭도,

도 6은 실시예 5의 장치의 블럭도,

도 7은 실시예 6의 장치의 블럭도,

도 8은 종래의 장치의 블럭도,

도 9는 종래의 ICU의 내부 블럭도.

도면의 주요 부분에 대한 부호의 설명

2 : 발진 회로3A, 3B : 제어 회로

4 : 제어 신호 발생 회로5 : CPU

6 : ICU7 : 메모리

9 : 주변 회로

13, 13A, 13B, 14, 14A, 14B : 외부 단자

61, 62, 63, 64, 65 : 신호선120 : 기준 클럭 제어 회로

200 : 전원 전압 검출 회로

EI, SI, MI, PI, SS : 제어 입력 신호

ER, ERA, ERB : 외부 요구 신호IR : 내부 요구 신호

제 1 발명의 장치는, 회로 요소가 단일 반도체 칩에 내장된 원 칩형 마이크로컴퓨터에 있어서, 상기 회로 요소로서, 주요 회로와, 해당 주요 회로에 클럭을 공급하는 기준 클럭 제어 회로를 구비하고, 상기 주요 회로는, 적어도 CPU와, 상기 CPU에 의해 액세스되는 메모리와, 입력되는 인터럽트 요구 신호에 응답하여 상기 CPU의 인터럽트 처리를 제어하는 ICU를 포함하고 있다.

그리고, 상기 기준 클럭 제어 회로는, 입력되는 제어 입력 신호에 응답하여, 상기 주요 회로중에서, 상기 클럭에 동기하여 동작하는 회로 모두에 상기 클럭을 공급하는 통상 모드와, 상기 주요 회로 중에서, 상기 CPU를 포함하는 적어도 일부의 회로에 대해서는 상기 클럭의 공급을 정지하는 저소비 전력 모드의, 2개의 클럭 모드 사이에서 천이가 가능하다.

상기 마이크로컴퓨터는, 상기 회로 요소로서, 상기 인터럽트 요구 신호로서 외부로부터 입력되는 외부 요구 신호를 상기 ICU로 중계하는 외부 단자와, 상기 외부 요구 신호에 응답하여 상기 ICU가 출력하는 신호를, 상기 CPU를 중계하는 일 없이, 상기 제어 입력 신호로서 상기 기준 클럭 제어 회로로 전달하는 신호선을 더 구비한다.

제 2 발명의 장치는, 제 1 발명의 마이크로컴퓨터에 있어서, 상기 제어 입력 신호로서 외부로부터 입력되는 외부 입력 신호를 상기 신호선으로 중계하는 별도의 외부 단자를 상기 회로 요소로서 더 구비한다.

제 3 발명의 장치는, 제 1 또는 제 2 발명의 마이크로컴퓨터에 있어서, 상기주요 회로가, 내부 요구 신호를 생성하여 상기 인터럽트 요구 신호로서 상기 ICU로 송출할 수 있는 주변 회로를 더 포함하고, 상기 ICU는 상기 내부 요구 신호에도 응답하여 상기 제어 입력 신호를 출력한다.

제 4 발명의 장치는, 제 1 또는 제 2 발명의 마이크로컴퓨터에 있어서, 상기 주요 회로가, 상기 제어 입력 신호로서 내부 요구 신호를 생성하여 상기 신호선으로 송출하는 주변 회로를 더 포함한다.

제 5 발명의 장치는, 제 3 또는 제 4 발명의 마이크로컴퓨터에 있어서, 상기 저소비 전력 모드가, 상기 주변 회로로의 상기 클럭의 공급만을 정지하는 대기 모드와, 상기 주요 회로의 모든 회로에 대하여 상기 클럭의 공급을 정지하는 정지 모드를 포함하고 있고, 상기 기준 클럭 제어 회로는 또한, 상기 제어 입력 신호에 응답하여 상기 대기 모드와 상기 정지 모드 사이에서 천이가 가능하다.

제 6 발명의 장치는, 제 5 발명의 마이크로컴퓨터에 있어서, 상기 회로 요소로서, 전원 전압 검출 회로를 더 구비하고, 해당 전원 전압 검출 회로는, 상기 마이크로컴퓨터에 공급되는 전원 전압을 감시하여, 해당 전원 전압이, 인가된 제 1 기준 전압을 초과하여 저하된 경우에는 상기 대기 모드로의 천이를 지시하는 신호를, 또한 상기 전원 전압이, 인가된 제 2 기준 전압을 초과하여 저하된 경우에는 상기 정지 모드로의 천이를 지시하는 신호를 상기 제어 입력 신호로서 상기 신호선으로 송출한다.

제 7 발명의 장치는, 제 5 또는 제 6 발명의 마이크로컴퓨터에 있어서, 상기 기준 클럭 제어 회로가, 클럭 소스를 생성하는 발진 회로와, 상기 주요 회로 중에서 상기 주변 회로 이외의 상기 클럭을 필요로 하는 회로에 상기 클럭 소스를 상기 클럭으로서 공급하는 제 1 제어 회로와, 상기 주변 회로에 상기 클럭 소스를 상기 클럭으로서 공급하는 제 2 제어 회로와, 상기 제어 입력 신호에 응답하여 제어 신호를 상기 제 1 및 제 2 제어 회로에 입력함으로써, 해당 제 1 및 제 2 제어 회로를 제어하는 제어 신호 발생 회로를 구비하고 있다.

그리고, 상기 제어 신호 발생 회로는, 상기 제어 입력 신호가 정지 모드로의 천이를 지시할 때에는, 상기 제 1 및 제 2 제어 회로 양쪽이 상기 클럭의 공급을 정지하도록 상기 제어를 수행하고, 상기 제어 입력 신호가 대기 모드로의 천이를 지시할 때에는, 상기 제 1 제어 회로는 상기 클럭의 공급을 정지하고, 상기 제 2 제어 회로는 상기 클럭을 공급하도록 상기 제어를 수행하며, 상기 제어 입력 신호가 통상 모드로의 천이를 지시할 때에는, 상기 제 1 및 상기 제 2 제어 회로 양쪽이 상기 클럭을 공급하도록 상기 제어를 수행한다.

제 8 발명의 장치는, 제 5 또는 제 6 발명의 마이크로컴퓨터에 있어서, 상기 기준 클럭 제어 회로가, 클럭 소스를 생성하는 발진 회로와, 상기 주요 회로 중에서 상기 주변 회로 이외의 상기 클럭을 필요로 하는 회로에 상기 클럭 소스를 상기 클럭으로서 공급하는 제 1 제어 회로와, 상기 주변 회로에 상기 클럭 소스를 상기 클럭으로서 공급하는 제 2 제어 회로와, 상기 제어 입력 신호에 응답하여 제어 신호를 상기 발진 회로 및 상기 제 1 제어 회로로 입력함으로써 상기 발진 회로 및 상기 제 1 제어 회로를 제어하는 제어 신호 발생 회로를 구비하고 있다.

그리고, 상기 제어 신호 발생 회로는, 상기 제어 입력 신호가 정지 모드로의천이를 지시할 때에는, 상기 클럭 소스의 생성이 정지하도록 상기 발진 회로를 제어하고, 상기 제어 입력 신호가 대기 모드로의 천이를 지시할 때에는, 상기 발진 회로는 상기 클럭 소스를 생성하고, 상기 제 1 제어 회로는 상기 클럭의 공급을 정지하도록 상기 제어를 수행하며, 상기 제어 입력 신호가 통상 모드로의 천이를 지시할 때에는, 상기 발진 회로가 상기 클럭 소스를 생성하여, 상기 제 1 제어 회로가 상기 클럭을 공급하도록 상기 제어를 수행한다.

본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.

발명의 실시예

<각 실시예의 개략>

이하, 본 발명의 실시예의 마이크로컴퓨터에 대하여 설명한다. 이하에 설명하는 각 실시예의 장치 역시, 도 8 및 도 9에 도시한 종래의 마이크로컴퓨터(150)와 마찬가지로, 원 칩형 마이크로컴퓨터로서 구성된다. 이들 장치는 저소비 전력 모드로의 천이를, CPU(5)의 동작을 거치지 않고 실현한다는 점에서, 종래 장치(150)와는 특징적으로 다르다. 이에 따라 저소비 전력 모드로의 천이에 따른 피크적인 전력 소비가 해소된다.

또한, 이러한 특징을 갖는 동작이, 종래 장치(150)에 대하여 주로 그 배선을 변경하는 것만으로 실현된다. 즉, 각 실시예는, 종래 장치(150)를 구성하는 반도체 칩에 있어서, 주로 그 상층부에 위치하는 배선의 패턴을 변경하는 것만으로, 바꿔 말하면 배선 패턴을 형성하기 위한 마스크 패턴을 변경하는 것만으로, 종래 장치(150)가 특징있는 새로운 장치로서 거듭나게 한다.

피크적인 전력 소비의 문제를 야기하지 않는 저소비 전력 모드의 해제에 관해서는, 종래 장치(150)와 실질적으로 동일하다. 즉, 종래 장치(150)와 마찬가지의 구성 및 동작에 의해서 저소비 전력 모드를 해제시킬 수 있다.

또, 이하의 각 실시예에서는, 장황한 설명을 피하기 위해서, 이하에 참조하는 도 1 내지 도 7에 있어서, 도 8 및 도 9와 동일 부분에 대해서는 동일 부호를 부여하고, 그 상세한 설명을 생략한다.

(실시예 1)

도 1은, 실시예 1의 마이크로컴퓨터의 구성을 나타내는 블럭도이다. 이 마이크로컴퓨터(101)에서는, 트리거 신호 EQ, SQ를 CPU(5)로부터 제어 신호 발생 회로(4)로 전달하기 위한 신호선(54, 55)(도 8)이 제거되어 있다. 그리고, 그 대신에, 제어 신호 ECS의 출력을 제어하는 제어 입력 신호 EI와, 제어 신호 MCS, PCS의 출력을 제어하는 제어 입력 신호 SI를, ICU(6)로부터 제어 신호 발생 회로(4)로 전달하는 신호선(61, 62)이 배치되어 있다.

제어 입력 신호 EI는, 제어 신호 발생 회로(4)에 대하여 제어 신호 ECS에 의한 발진 회로(2)의 제어를 지시하는 외부 클럭 제어 입력 신호이며, 신호선(61)은 이 신호를 전달하는 외부 클럭 제어 입력 신호선이다. 또한, 제어 입력 신호 SI는, 제어 신호 발생 회로(4)에 대하여 제어 신호 MCS, PCS에 의한 제어 회로(3A,3B)의 제어를 지시하는 시스템 클럭 제어 입력 신호이며, 신호선(62)은 이 신호를 전달하는 시스템 클럭 제어 입력 신호선이다.

제어 입력 신호 EI, SI는, 외부 단자(13A, 13B)를 통해 ICU(6)로 입력되는 외부 요구 신호 ERA, ERB에 근거하여, ICU(6)로부터 출력된다. 도 2는 장치(101)의 ICU(6)의 내부 구성을 도시하는 블럭도이다. 도 2에 도시하는 바와 같이, 제어 입력 신호 EI, SI를 전달하는 신호선(61, 62)은 판정 회로(68)의 출력에 직결되어 있다.

도 1로 되돌아가서, 장치(101)가 사용될 때에는, 종래 장치(150)와 마찬가지로, 통상, 도시하지 않은 외부의 전원 전압 검출 회로가 장치(101)에 접속된다. 이 전원 전압 검출 회로는, 장치(101)에 공급되는 전원 전압을 감시하는 장치이다. 전원 전압 검출 회로는, 미리 설정된 제 1 기준 전압, 예를 들면 CPU(5)의 동작 한계 전압까지 전원 전압이 저하하면, 제 1 소정의 신호를 출력하고, 제 2 기준 전압, 예를 들면 ICU(6)의 동작 한계 전압까지 저하하면, 제 2 소정의 신호를 출력한다.

장치(101)는, 이들의 제 1 및 제 2 소정의 신호를, 각각 외부 단자(13A, 13B)를 통하여 수신한다. 수신된 신호는, 각각 외부 요구 신호 ERA, ERB로서 ICU(6)로 전달된다.

클럭 모드가, 통상 모드로부터 대기 모드로 천이할 때에는, 장치(101)의 각 요소는 다음과 같이 동작한다.

클럭 모드가 통상 모드에 있을 때에는, ICU(6)의 판정 회로(68)는 외부 요구신호 ERA, ERB를 허가하도록 설정되어 있다. 이 때문에, 외부의 전원 전압 검출 회로가 전원 전압이 제 1 기준 전압까지 저하한 것을 검출하고, 그 결과 외부 요구 신호 ERA가 ICU(6)에 입력되면, 외부 요구 신호 ERA는 제어 입력 신호 SI로서 제어 신호 발생 회로(4)로 전달된다. 제어 신호 발생 회로(4)는 제어 입력 신호 SI를 수신하면, 트리거 신호 SQ(도 8)를 수신하였을 때와 동등하게 동작한다.

즉, 제어 신호 발생 회로(4)는 제어 신호 MCS를 제어 회로(3A)로 송출함으로써, 제어 회로(3A)에 대하여 클럭 MC의 출력을 고정하도록 지시한다. 그 결과, 클럭 MC가 고정되는 한편, 클럭 PC는 출력을 계속하는 대기 모드가 실현된다. 이와 같이, 장치(101)에서는 통상 모드로부터 대기 모드로의 천이가 CPU(5)를 거치지 않고서 외부 요구 신호 ERA의 입력에 의해 실현된다.

다음에, 클럭 모드가 대기 모드로부터 정지 모드로 천이할 때에는, 장치(101)의 각 요소는 다음과 같이 동작한다.

대기 모드에 있어서 ICU(6)의 설정은, 통상 모드에 있어서의 설정을 그대로 유지한다. 따라서, 외부의 전원 전압 검출 회로가 전원 전압이 제 2 기준 전압까지 저하한 것을 검출하고, 그 결과 외부 요구 신호 ERB가 ICU(6)에 입력되면, 외부 요구 신호 ERB는 제어 입력 신호 EI로서 제어 신호 발생 회로(4)로 전달된다. 제어 신호 발생 회로(4)는, 제어 입력 신호 EI를 수신하면, 트리거 신호 EQ(도 8)를 수신하였을 때와 동등하게 동작한다.

즉, 제어 신호 발생 회로(4)는, 제어 신호 ECS를 발진 회로(2)로 송출함으로써, 발진 회로(2)에 대하여 그 동작을 정지하고, 클럭 소스 SC의 출력을 고정하도록 지시한다. 그 결과, 클럭 MC, PC 양쪽이 고정되는 정지 모드가 실현된다. 이와 같이 장치(101)에서는, 대기 모드로부터 정지 모드로의 천이가 CPU(5)를 거치지 않고서 외부 요구 신호 ERB의 입력에 의해 실현된다.

또한, 통상 모드로부터 정지 모드로의 천이 역시, 전원 전압 검출 회로가 출력하는 제 2 소정의 신호를 외부 요구 신호 ERB로서 ICU(6)에 입력함으로써, 대기 모드로부터 정지 모드로의 천이와 마찬가지로 실현된다. 제어 신호 발생 회로(4)는 제어 신호 ECS를 송출함으로써 클럭 소스 SC를 고정하도록 발진 회로(2)를 제어한다. 이와 같이, 장치(101)에서는, 통상 모드로부터 정지 모드로의 천이 역시, CPU(5)를 거치지 않고서 외부 요구 신호 ERB의 입력에 의해 실현된다.

앞서 설명한 바와 같이, 정지 모드의 해제 및 대기 모드의 해제에 관하여, 장치(101)는 종래 장치(150)와 실질적으로 동일하다. 정지 모드로부터 대기 모드로의 천이에 대하여 간단히 설명하면, 전원 전압 검출 회로는 전원 전압이, 예를 들면 CPU(5)의 동작 한계 전압을 초과할 만큼 높아지면, 제 1 소정의 신호를 외부 단자(13A)로 출력한다. ICU(6)는 이 신호를 외부 요구 신호 ERA로서 수신하여, 제어 입력 신호 EI로서, 혹은 종래 장치(150)와 마찬가지로 트리거 신호 SS(또하나의 제어 입력 신호)로서 제어 신호 발생 회로(4)로 송출한다.

제어 신호 발생 회로(4)는, 제어 입력 신호 EI 또는 트리거 신호 SS를 수신하면, 제어 신호 ECS를 송출함으로써 클럭 소스 SC의 고정을 해제하도록 발진 회로(2)를 제어한다. 이에 따라 클럭 PC의 출력이 재개되어 대기 모드가 실현된다. ICU(6)가 트리거 신호 SS를 송출하더라도, 트리거 신호 SS는 CPU(5)에 대하여인터럽트 요구 신호로서는 기능하지 않고, CPU(5)의 동작을 따르지 않는다는 점은 종래 장치(150)와 마찬가지이다.

대기 모드 및 정지 모드로부터 통상 모드로의 천이는, 종래 장치(150)와 마찬가지로, 외부 요구 신호 ER 또는 내부 요구 신호 IR에 응답하여 ICU(6)로부터 제어 신호 발생 회로(4)로 트리거 신호 SS가 전달되어 대기 모드의 해제가 지시됨과 동시에, 트리거 신호 SS가 CPU(5)로도 전달되어 소정의 인터럽트 처리의 실행이 요구됨에 따라 실현된다.

이상 설명한 바와 같이, 장치(101)에서는, 통상 모드로부터 대기 모드로의 천이, 통상 모드 또는 대기 모드로부터 정지 모드로의 천이 모두, CPU(5)의 동작을 거치지 않고서 외부 요구 신호 ERA, ERB의 입력에 근거하여 실행된다. 이 때문에, 이들의 천이에 수반되는 일시적인 소비 전력의 상승이 해소되고, 그 결과 안정된 동작이 실현되어 장치의 신뢰성이 향상된다. 또한, 정지 모드가 발진 회로(2)의 정지를 수반하기 때문에, 정지 모드에 있어서의 소비 전력이, 특히 효과적으로 절감된다.

(실시예 2)

도 3은 실시예 2의 마이크로컴퓨터의 구성을 나타내는 블럭도이다. 이 마이크로컴퓨터(102)에서는, 제어 신호 MCS의 출력을 제어하는 제어 입력 신호 MI와, 제어 신호 PCS의 출력을 제어하는 제어 입력 신호 PI를 ICU(6)로부터 제어 신호 발생 회로(4)로 전달하는 신호선(64, 63)이 장치(101)의 신호선(61, 62) 대신에 배치되어 있다.

또한, 제어 신호 ECS를 제어 신호 발생 회로(4)로부터 발진 회로(2)로 전달하는 신호선(42)(도 1)은 배치되지 않아, 제어 신호 발생 회로(4)에 의한 발진 회로(2)의 제어는 실행되지 않는다. 즉, 장치(102)는, 발진 회로(2)의 정지에 의해서가 아니라, 제어 회로(3A, 3B)가 클럭 MC, PC의 출력을 고정함으로써 정지 모드가 실현된다고 하는 점에서, 장치(101)와는 특징적으로 다르다.

제어 입력 신호 MI는, 제어 신호 발생 회로(4)에 대하여 제어 신호 MCS에 의한 제어 회로(3A)의 제어를 지시하는 메인 시스템 클럭 제어 입력 신호이고, 신호선(64)은 이 신호를 전달하는 메인 시스템 클럭 제어 입력 신호선이다. 또한, 제어 입력 신호 PI는, 제어 신호 발생 회로(4)에 대하여 제어 신호 PCS에 의한 제어 회로(3B)의 제어를 지시하는 주변 회로용 클럭 제어 입력 신호이고, 신호선(63)은 이 신호를 전달하는 주변 회로용 클럭 제어 입력 신호선이다.

제어 입력 신호 MI, PI는, 외부 단자(13A, 13B)를 통하여 ICU(6)에 입력되는 외부 요구 신호 ERA, ERB에 근거하여, ICU(6)로부터 출력된다. 도시하지는 않았지만, 신호선(63, 64)은 도 2의 블럭도에 있어서의 신호선(61, 62)과 마찬가지로, 판정 회로(68)의 출력에 직결된다. 장치(102)에 접속되는 외부의 전원 전압 검출 회로가 출력하는 제 1 및 제 2 소정의 신호는, 각각 외부 단자(13A, 13B)를 통하여 수신된다. 수신된 신호는, 각각 외부 요구 신호 ERA, ERB로서 ICU(6)로 전달된다.

클럭 모드가, 통상 모드로부터 대기 모드로 천이할 때에는, 장치(102)의 각 요소는 다음과 같이 동작한다.

클럭 모드가 통상 모드에 있을 때에는, 장치(101)와 마찬가지로, ICU(6)의 판정 회로(68)가 외부 요구 신호 ERA, ERB를 허가하도록 설정되어 있다. 이 때문에, 외부의 전원 전압 검출 회로가 전원 전압이 제 1 기준 전압까지 저하한 것을 검출하고, 그 결과 외부 요구 신호 ERA가 ICU(6)로 입력되면, 외부 요구 신호 ERA는 제어 입력 신호 MI로서 제어 신호 발생 회로(4)로 전달된다. 제어 신호 발생 회로(4)는 제어 입력 신호 MI를 수신하면, 트리거 신호 SQ(도 8)를 수신하였을 때와 동등하게 동작한다.

즉, 제어 신호 발생 회로(4)는, 제어 신호 MCS를 제어 회로(3A)로 송출함에 따라, 제어 회로(3A)에 대하여 클럭 MC의 출력을 고정하도록 지시한다. 그 결과, 클럭 MC가 고정되는 한편, 클럭 PC는 출력을 계속하는 대기 모드가 실현된다. 이와 같이, 장치(102)에 있어서도 통상 모드로부터 대기 모드로의 천이가 CPU(5)를 거치지 않고서 외부 요구 신호 ERA의 입력에 의해 실현된다.

다음에, 클럭 모드가 대기 모드로부터 정지 모드로 천이할 때에는, 장치(102)의 각 요소는 다음과 같이 동작한다.

대기 모드에 있어서는, 장치(101)와 마찬가지로, ICU(6)의 설정은 통상 모드에 있어서의 설정을 그대로 유지한다. 따라서, 외부의 전원 전압 검출 회로가, 전원 전압이 제 2 기준 전압까지 저하된 것을 검출하고, 그 결과 외부 요구 신호 ERB가 ICU(6)에 입력되면, 외부 요구 신호 ERB는 제어 입력 신호 PI로서 제어 신호 발생 회로(4)로 전달된다.

제어 신호 발생 회로(4)는, 제어 입력 신호 PI를 수신하면, 제어 신호 PCS를제어 회로(3B)로 송출함으로써 제어 회로(3B)에 대하여 클럭 PC의 출력을 고정하도록 지시한다. 그 결과, 클럭 MC, PC 양쪽이 고정되는 정지 모드가 실현된다. 이와 같이, 장치(102)에서는, 대기 모드로부터 정지 모드로의 천이가 CPU(5)를 거치지 않고서 외부 요구 신호 ERB의 입력에 의해 실현된다.

또한, 통상 모드로부터 정지 모드로의 천이 역시, 전원 전압 검출 회로가 출력하는 제 2 소정의 신호를, 외부 요구 신호 ERB로서 ICU(6)로 입력함으로써, 대기 모드로부터 정지 모드로의 천이와 마찬가지로 실현된다. 제어 신호 발생 회로(4)는, 제어 신호 MCS, PCS 양쪽을 송출함으로써, 클럭 MC, PC 양쪽을 고정하도록 제어 회로(3A, 3B)를 제어한다. 이와 같이, 장치(102)에서는, 통상 모드로부터 정지 모드로의 천이 역시, CPU(5)를 거치지 않고서 외부 요구 신호 ERB의 입력에 의해 실현된다.

정지 모드로부터 대기 모드로의 천이에 대하여 간단히 설명하면, 전원 전압이, 예를 들어 CPU(5)의 동작 한계 전압을 초과할 만큼 높아짐에 따라, 제 1 소정의 신호가 전원 전압 검출 회로로부터 외부 단자(13A)로 입력되면, ICU(6)는 이 신호를 외부 요구 신호 ERA로서 수신하여 제어 입력 신호 PI로서, 혹은 종래 장치(150)와 마찬가지로 트리거 신호 SS로서 제어 신호 발생 회로(4)에 송출한다.

제어 신호 발생 회로(4)는, 제어 입력 신호 PI 또는 트리거 신호 SS를 수신하면, 제어 신호 PCS를 송출함으로써 클럭 PC의 고정을 해제하도록 제어 회로(3B)를 제어한다. 이에 따라, 클럭 PC의 출력이 재개되어 대기 모드가 실현된다. ICU(6)가 트리거 신호 SS를 송출하더라도, 트리거 신호 SS는 CPU(5)에 대하여 인터럽트 요구 신호로서는 기능하지 않고, CPU(5)의 동작을 수반하지 않는다고 하는 점은 종래 장치(150)와 마찬가지이다.

대기 모드 및 정지 모드로부터 통상 모드로의 천이는, 종래 장치(150), 장치(101)와 마찬가지로 실행된다.

이상 설명한 바와 같이, 장치(102)에서는, 통상 모드로부터 대기 모드로의 천이, 통상 모드 또는 대기 모드로부터 정지 모드로의 천이 모두, CPU(5)의 동작을 거치는 일 없이, 외부 요구 신호 ERA, ERB의 입력에 근거하여 실행된다. 이 때문에, 이들의 천이에 따른 일시적인 소비 전력의 상승이 해소되고, 그 결과 안정된 동작이 실현되어 장치의 신뢰성이 향상된다.

또한, 정지 모드가, 발진 회로(2)의 동작을 정지시키는 일 없이 실현되기 때문에, 신호선(42)(도 1)을 통해 제어 신호 발생 회로(4)가 발진 회로(2)를 제어하도록 구성되어 있지 않은 마이크로컴퓨터에 대해서도, 신호선(63, 64)에 관하여 배선 패턴을 변경하는 것만으로, 장치(102)를 구성할 수 있다고 하는 이점이 있다.

(실시예 3)

도 4는 실시예 3의 마이크로컴퓨터의 구성을 나타내는 블럭도이다. 이 장치(103)는, 제어 신호 ECS의 출력을 제어하는 제어 입력 신호 EI가 ICU(6)를 중계하는 일 없이 외부 단자(14)로부터 신호선(61)을 통해 제어 신호 발생 회로(4)로 직접 입력되고 있다는 점에서, 장치(101)와는 특징적으로 상이하다. 신호선(61)은 ICU(6)로부터 분리되어 있다. 즉, 외부 단자(14)는 제어 신호 발생 회로(4)에 직결된 외부 클럭 제어 입력 단자로서 설치되어 있다.

통상 모드 및 대기 모드로부터 정지 모드로 천이할 때에는, 외부 단자(14) 및 신호선(61)을 통하여 제어 입력 신호 EI가 제어 신호 발생 회로(4)로 직접 입력된다. 제어 신호 발생 회로(4)는, 제어 입력 신호 EI의 입력을 수신하면, 장치(101)와 마찬가지의 동작을 통해 클럭 소스 SC를 고정하여 정지 모드를 실현한다.

정지 모드로부터 대기 모드로 천이할 때에도, 외부 단자(14) 및 신호선(61)을 통하여, 제어 입력 신호 EI가 제어 신호 발생 회로(4)로 직접 입력된다. 제어 신호 발생 회로(4)는, 제어 입력 신호 EI의 입력을 수신하면, 장치(101)와 마찬가지의 동작을 통하여 클럭 소스 SC의 고정을 해제함으로써 대기 모드로의 천이를 실현한다.

제어 신호 발생 회로(4)가, 입력되는 제어 입력 신호 EI에 대하여 정지 모드로의 천이 지시와, 정지 모드의 해제 지시를 식별하기 위해서는, 예를 들면 제어 입력 신호 EI의 하강 에지를 정지 모드로의 천이 지시에 할당하고, 반대로 상승 에지를 정지 모드의 해제 지시로 할당하면 된다.

이상과 같이, 장치(103)에서는, 제어 입력 신호 EI가 ICU(6)를 중계하지 않고 제어 신호 발생 회로(4)로 직접 입력되기 때문에, 장치(102)의 효과에 덧붙여 ICU(6)의 회로 구성이 간소화된다고 하는 효과를 얻을 수 있다.

(실시예 4)

도 5는 실시예 4의 마이크로컴퓨터의 구성을 나타내는 블럭도이다. 이 장치(104)는, 제어 신호 ECS의 출력을 제어하기 위한 제어 입력 신호 EI를 중계하는 외부 단자(14)가 2개의 외부 단자(14A, 14B)로 분리되어 있다는 점에서, 장치(103)와는 특징적으로 다르다. 한쪽 외부 단자(14A)에는 정지 모드로의 천이를 지시하는 제어 입력 신호 EI가 입력되고, 다른쪽 외부 단자(14B)에는 정지 모드의 해제를 지시하는 제어 입력 신호 EI가 입력된다. 즉, 2 계통의 신호가 별개의 외부 단자(14A, 14B)를 통해 입력된다.

예를 들어, 제어 신호 발생 회로(4)는 외부 단자(14A)를 통하여 입력된 제어 입력 신호 EI의 하강 에지에 응답하여, 클럭 소스 SC를 고정하도록 발진 회로(2)를 제어함으로써 정지 모드를 실현한다. 또한, 제어 신호 발생 회로(4)는 외부 단자(14B)를 통하여 입력된 제어 입력 신호 EI의 상승 에지에 응답하여, 클럭 소스 SC의 고정을 해제하도록 발진 회로(2)를 제어함으로써 정지 모드의 해제를 실현한다. 제어 입력 신호 EI, SI에 근거한 제어 신호 발생 회로(4)의 동작 및 그것에 근거한 클럭 모드의 천이에 대해서는, 장치(103)와 마찬가지이므로 설명을 생략한다.

(실시예 5)

도 6은 실시예 5의 마이크로컴퓨터의 구성을 나타내는 블럭도이다. 이 장치(105)는, 제어 신호 발생 회로(4)의 동작을 지시하기 위한 제어 입력 신호 EI,SI 양쪽이 외부 단자(14A, 14B)를 통하여 ICU(6)를 거치지 않고서 외부로부터 직접 입력 가능함과 동시에, 신호선(91A, 91B)을 통하여 ICU(6)를 거치지 않고 주변 회로(9)로부터 직접 입력 가능하다는 점에서, 장치(104)와는 특징적으로 다르다. 따라서, ICU(6)의 회로 구성이 더욱 간소화된다고 하는 이점이 있다.

외부 단자(14A)를 통하여 입력된 외부 요구 신호 ERA는, 신호선(61)을 통하여 제어 입력 신호 EI로서 제어 신호 발생 회로(4)에 입력된다. 마찬가지로, 내부 인터럽트 요구 신호인 내부 요구 신호 IRA가 주변 회로(9)에 포함되는 타이머 등으로부터 출력되고, 이 내부 요구 신호 IRA가 신호선(91A)을 통하여 제어 입력 신호 EI로서 제어 신호 발생 회로(4)에 입력 가능하도록 되어 있다.

제어 신호 발생 회로(4)는, 장치(101)와 마찬가지로, 제어 입력 신호 EI에 근거하여 발진 회로(2)를 제어함으로써, 클럭 소스 SC의 고정 개시 및 고정 해제를 실현한다. 즉, ICU(6)를 거치지 않고, 또한 외부 요구 신호 ERA와 내부 요구 신호 IRA 모두에 의해서 정지 모드의 개시 및 해제를 수행하는 것이 가능하도록 되어 있다.

외부 단자(14B)를 통하여 입력된 외부 요구 신호 ERB는, 신호선(62)을 통하여 제어 입력 신호 SI로서 제어 신호 발생 회로(4)에 입력된다. 마찬가지로, 내부 인터럽트 요구 신호인 내부 요구 신호 IRB가 주변 회로(9)의 타이머 등으로부터 출력되고, 이 내부 요구 신호 IRB가 신호선(91B)을 통해 제어 입력 신호 SI로서 제어 신호 발생 회로(4)에 입력 가능하도록 되어 있다.

제어 신호 발생 회로(4)는, 장치(101)와 마찬가지로, 제어 입력 신호 SI에근거하여 제어 회로(3A)를 제어함으로써 클럭 MC의 고정 개시 및 고정 해제를 실현한다. 즉, ICU(6)를 거치지 않고, 또한 외부 요구 신호 ERB와 내부 요구 신호 IRB 모두에 의해서 대기 모드의 개시 및 해제를 수행하는 것이 가능하도록 되어 있다.

제어 입력 신호 EI 및 제어 입력 신호 SI에 근거한 제어 신호 발생 회로(4)의 동작 및 그에 따른 클럭 모드의 천이에 대해서는, 장치(101)와 마찬가지이므로 상세한 설명은 생략한다.

(실시예 6)

도 7은 실시예 6의 마이크로컴퓨터의 구성을 나타내는 블럭도이다. 이 장치(106)는 전원 전압 검출 회로(200)를 구비하고 있고, 그 출력 신호가 신호선(61, 62)으로 입력 가능하도록 구성되어 있다는 점에서, 장치(105)와는 특징적으로 다르다. 전원 전압 검출 회로(200)는, 장치(106)를 구성하는 다른 회로와 더불어 원 칩내에 내장되어 있다.

전원 전압 검출 회로(200)에는, 기준 전압 발생 회로(20)와 클럭 모드 변경 요구 신호 발생 회로(10)가 구비되어 있다. 도시하지는 않았지만, 기준 전압 발생 회로(20)는 전술한 제 1 및 제 2 기준 전압을 발생하는 회로와, 이들의 기준 전압과 전원 전압을 비교하는 비교 회로를 구비하고 있다. 비교 회로는, 전원 전압과 제 1 기준 전압 사이의 비교 결과를 나타내는 검출 신호 CV와, 전원 전압과 제 2 기준 전압 사이의 비교 결과를 나타내는 검출 신호 PV를 생성한다.

CPU 동작 전압 범위 검출 신호인 검출 신호 CV는, 신호선(201)을 통하여 요구 신호 발생 회로(10)로 전송된다. 마찬가지로, 주변 회로 동작 전압 범위 검출 신호인 검출 신호 PV는, 신호선(202)을 통하여 요구 신호 발생 회로(10)로 전달된다. 요구 신호 발생 회로(10)는 검출 신호 CV, PV에 근거하여 요구 신호 WT, ST를 출력한다.

즉, 전원 전압이 제 1 기준 전압 이하로 저하될 때에는, 통상 모드로부터 대기 모드로의 천이를 지시하기 위한 요구 신호 WT가 출력된다. 또한, 전원 전압이 더욱 저하하여 제 2 기준 전압 이하로 되면, 대기 모드로부터 정지 모드로의 천이를 지시하기 위한 요구 신호 ST가 출력된다. 전원 전압이 상승하여 제 2 기준 전압 이상에 도달하면, 정지 모드로부터 대기 모드로의 천이를 지시하기 위한, 정지 모드의 해제를 요구하는 요구 신호 ST가 출력된다.

전원 전압이 상승할 때에는, 제 2 기준 전압과는 다른 제 3 기준 전압을 비교 대상으로 하여, 정지 모드로부터 대기 모드로의 천이를 지시하는 요구 신호 ST가 출력되더라도 무방하다. 즉, 임의의 소정 천이와 그 반대의 천이 사이에서, 서로 동일한 기준 전압이 전원 전압의 비교 대상으로 될 필요는 없다.

요구 신호 WT는, 신호선(101) 및 신호선(62)을 통하여 제어 입력 신호 SI로서 제어 신호 발생 회로(4)로 입력된다. 또한, 요구 신호 ST는 신호선(102) 및 신호선(61)을 통하여 제어 입력 신호 EI로서 제어 신호 발생 회로(4)로 입력된다. 제어 입력 신호 EI 및 제어 입력 신호 SI에 근거한 제어 신호 발생 회로(4)의 동작 및 그에 따른 클럭 모드의 천이에 대해서는, 장치(101)와 마찬가지이므로 상세한 설명은 생략한다.

이상과 같이, 장치(106)에서는, 전원 전압 검출 회로(200)가 내장되어 있기 때문에, 전원 전압의 높이에 따라서, 클럭 모드의 천이가 자동적으로 실행된다. 따라서, 전원 전압 검출 회로를 외부 장치로서 장치(106)에 접속할 필요가 없어, 장치(106)를 이용하는 기기의 설계가 용이하다고 하는 이점을 얻을 수 있다.

제 1 발명의 장치에서는, 제어 입력 신호에 근거하여 2개의 클럭 모드를 실현하는 기준 클럭 제어 회로에, 제어 입력 신호가 ICU로부터 인가되고, CPU는 제어 입력 신호의 인가에 개재되지 않는다. 이 때문에, 종래 장치에 있어서 불가피했던 저소비 전력 모드로의 천이에 수반되는 피크적인 전력 소비가 없어져, 장치 오동작의 문제가 해소된다.

또한, 종래 장치에 있어서, CPU로부터 기준 클럭 제어 회로에 접속되어 있던 배선을, ICU로부터 기준 클럭 제어 회로에 접속하는 배선으로 대체하는 것만으로 발명의 장치를 실현할 수 있다. 즉, 반도체 칩의 제조 과정에서, 배선 패턴을 규정하는 마스크 패턴을 변경하는 것만으로, 종래 장치의 제조에 관한 다른 자원을 그대로 살려 새로운 특징있는 장치를 실현할 수 있다. 이것은, 제조 공정의 저렴 화를 가져올 뿐만 아니라, 종래 장치보다 장치의 규모, 즉 칩 면적을 확대시키는 일 없이, 발명의 장치를 얻을 수 있는 것도 의미한다.

제 2 발명의 장치에서는, 제어 입력 신호를 ICU를 거치는 일 없이, 직접적으로 기준 클럭 제어 회로에 입력하는 것도 가능하다. 이 때문에, 제어 입력 신호의일부, 예를 들면 저소비 전력 모드로의 천이와 그 해제 중 어느 하나, 혹은 저소비 전력 모드가 복수의 모드를 포함할 때에는 그 중의 특정한 모드로의 천이와 그 해제 등을, ICU를 거치지 않고서 외부로부터 직접 기준 클럭 제어 회로에 인가하는 것이 가능하다. 이에 따라 ICU의 구조를 간소화할 수 있다.

제 3 발명의 장치에서는, 주변 회로가 구비되어 있고, 또한 ICU에 접속되어 있기 때문에, 예를 들면 타이머 등에 의해서 내부 요구 신호를 생성하여, 이를 계기로 저소비 전력 모드로부터 통상 모드로의 천이 등을 실현하는 것이 가능하다.

제 4 발명의 장치에서는, 주변 회로가 구비되고, 또한 그 출력이 제어 입력 신호로서 직접적으로 기준 클럭 제어 회로에 입력되기 때문에, 예를 들면 타이머 등에 의해서 내부 요구 신호를 생성하여, 이를 계기로 저소비 전력 모드로부터 통상 모드로의 천이 등을 실현할 수 있다. ICU가 개재되지 않기 때문에 ICU의 구조를 간소화할 수 있다.

제 5 발명의 장치에서는, 기준 클럭 제어 회로가, 저소비 전력 모드로서, 주변 회로가 동작을 계속하는 대기 모드와, 모든 주요 회로가 정지하여 소비 전력이 보다 효과적으로 절감되는 정지 모드의 2 종류의 모드를 포함하고, 제어 입력 신호에 근거하여 이들 사이에서의 천이도 가능하다. 이 때문에, 보다 실용적으로, 또한 소비 전력의 효과적인 절감을 실현할 수 있다.

제 6 발명의 장치에서는, 전원 전압 검출 회로가 내장되어 있기 때문에, 장치의 외부에 전원 전압 검출 회로를 설치할 필요가 없다. 따라서, 발명의 장치가 응용되는 기기의 설계가 용이하게 됨과 동시에, 기기의 소형화를 한층 더 도모할수 있다.

제 7 발명의 장치에서는, 제 1 및 제 2 제어 회로 양쪽이 클럭의 공급을 정지함으로써 정지 모드가 실현된다. 이 때문에, 발진 회로를 정지하지 않고서 정지 모드를 실현하는 간단한 방법의 종래 장치의 제조에 관한 자원을 효율적으로 이용할 수 있다.

제 8 발명의 장치에서는, 발진 회로에 의한 클럭 소스의 공급을 정지함으로써 정지 모드가 실현되기 때문에, 정지 모드에 있어서의 소비 전력의 절감 효과가 높다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (3)

1. 회로 요소가 단일 반도체 칩에 내장된 원 칩형 마이크로컴퓨터에 있어서,

   상기 회로 요소로서,

   주요 회로와, 상기 주요 회로에 클럭을 공급하는 기준 클럭 제어 회로를 포함하되,

   상기 주요 회로는, 적어도 CPU와, 상기 CPU에 의해 액세스되는 메모리와, 입력되는 인터럽트 요구 신호에 응답하여 상기 CPU의 인터럽트 처리를 제어하는 ICU를 포함하고,

   상기 기준 클럭 제어 회로는,

   입력되는 제어 입력 신호에 응답하여, 상기 주요 회로 중에서, 상기 클럭에 동기하여 동작하는 회로 모두에 상기 클럭을 공급하는 통상 모드와, 상기 주요 회로 중에서 상기 CPU를 포함하는 적어도 일부의 회로에 대해서는 상기 클럭의 공급을 정지하는 저소비 전력 모드의 2개의 클럭 모드 사이에서 천이가 가능하며,

   상기 마이크로컴퓨터는, 상기 회로 요소로서,

   상기 인터럽트 요구 신호로서, 외부로부터 입력되는 외부 요구 신호를 상기 ICU로 중계하는 외부 단자와,

   상기 외부 요구 신호에 응답하여 상기 ICU가 출력하는 신호를, 상기 CPU를 중계하는 일 없이 상기 제어 입력 신호로서 상기 기준 클럭 제어 회로로 전달하는 신호선을 더 포함하는 마이크로컴퓨터.
2. 제 1 항에 있어서,

   상기 제어 입력 신호로서 외부로부터 입력되는 외부 입력 신호를 상기 신호선으로 중계하는 별도의 외부 단자를, 상기 회로 요소로서 더 포함하는 마이크로컴퓨터.
3. 제 1 항에 있어서,

   상기 주요 회로가,

   내부 요구 신호를 생성하여, 상기 인터럽트 요구 신호로서 상기 ICU로 송출할 수 있는 주변 회로를 더 포함하며,

   상기 ICU는 상기 내부 요구 신호에도 응답하여 상기 제어 입력 신호를 출력하는 마이크로컴퓨터.