CN113050780B - 系统级SoC芯片低功耗控制电路 - Google Patents

系统级SoC芯片低功耗控制电路 Download PDF

Info

Publication number
CN113050780B
CN113050780B CN202110338065.7A CN202110338065A CN113050780B CN 113050780 B CN113050780 B CN 113050780B CN 202110338065 A CN202110338065 A CN 202110338065A CN 113050780 B CN113050780 B CN 113050780B
Authority
CN
China
Prior art keywords
power consumption
axi
control circuit
low
low power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110338065.7A
Other languages
English (en)
Other versions
CN113050780A (zh
Inventor
徐波
邓强
赵衡
许云龙
王松明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Electronic Technology Institute No 10 Institute of Cetc
Original Assignee
Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Electronic Technology Institute No 10 Institute of Cetc filed Critical Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority to CN202110338065.7A priority Critical patent/CN113050780B/zh
Publication of CN113050780A publication Critical patent/CN113050780A/zh
Application granted granted Critical
Publication of CN113050780B publication Critical patent/CN113050780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及一种系统级SoC芯片低功耗控制电路，旨在提供一种简单、可靠的，对基于AMBA AXI架构的SoC芯片低功耗控制电路。AXI主设备接口控制电路接收AXI主设备命令，控制各从设备是否进入低功耗模式的AXI从设备接口控制电路，根据握手机制数据传输协议将接收AXI主设备发送的低功耗控制命令和不同的功能，分别送入AXI从设备接口控制电路、时钟控制电路，AXI从设备接口控制电路接收到命令后，根据指令，向DWAXI从设备发起低功耗请求，同时等待DWAXI从设备发出的握手信号，利用DesignWare AXI IP核中低功耗接口对多个从设备、AXI总线时钟进行低功耗控制，降低SoC芯片功耗。

Description

系统级SoC芯片低功耗控制电路
技术领域
本发明涉及一种主要用于基于DesignWare AXI的系统级功耗控制电路。
背景技术
SoC系统集成的IP数以摩尔定律的速度增加，带来的不仅仅是复杂度的提高，更是功耗的增加和功耗密度的飞涨，随着集成密度的提高，SoC功耗管理技术所采用的方法一直在不断增加，有些对外部电路还会产生重要影响。SoC芯片非常复杂，会有很多不同的功耗管理方法同时在工作。至少有三种方法，其复杂的功耗管理技术使得系统电源设计人员的工作日益复杂—排序问题、大负载性能以及瞬变响应等。稳压器等功率IC采取了很多措施来处理所有这些问题。几乎每一种较好的功耗管理技术都要求SoC有大量的独立电压域。任何具有多个电压域的IC都要求电源线按照一定的顺序冷启动，每次一个，或者互相跟踪。实际上，某些器件即使是突然断电时，也要求电源按照一定的顺序进行关断。芯片级的I/O功耗大约占整个系统功耗的1/4到1/2，SoC系统的某些部分可能相比其他模块有高得多的功耗，同时需要释放大量的热量，SoC之间的走线阻抗等问题有可能成为很难解决的问题。功耗不但直接影响芯片的封装形式与成本，而且过高的功耗将导致芯片温度的增加，直接决定着芯片的可靠性。此外，系统功耗的增加还将带来电迁移效应、电流密度增大、I R Drop等问题，使得芯片的稳定性进一步恶化；而这些影响反过来又会给电源、地的设计以及电路可靠性分析等诸多方面带来挑战，如果SoC的电源管理设计产生较大的负载瞬变，可能会导致非常复杂的布板，或者昂贵的其他电路板层。无论是专用集成电路ASIC、ASSP还是FPGA，其隐含的一些技巧能够有效的降低能耗。但是，这些技巧越隐含，出现不良结果的风险就越大，这些结果可能会与系统使用模型冲突，使得电源设计更加复杂，或者不可预测的失效模式等。系统级芯片的构成可以是系统级芯片控制逻辑模块、微处理器/微控制器CPU内核模块、数字信号处理器DSP模块、嵌入的存储器模块、和外部进行通讯的接口模块、含有ADC/DAC的模拟前端模块、电源提供和功耗管理模块，对于一个无线SoC还有射频前端模块、用户定义逻辑以及微电子机械模块。促进低功耗技术研究的因素有很多，概括起来主要有以下几点：电路的可靠性电路的功耗将转化为热量而释放出来，过多的热量将导致器件工作温度升高，继而严重降低系统的可靠性，导致许多问题的产生。工作温度过高将使各种制造上的轻微物理缺陷所造成的故障显现出来，如桥接故障等。同时，较高的工作温度也会使连线电阻增大，从而加大了线上延对，日寸延故障将变得更为严重。温度的提高还将导致漏电流增加；如果降低工作电压，又惊致使逻辑门延时增加，同样使时延故障变得严重。实际上，温度每提高10度，电路系统的失效率将会提高1倍，所以对于高可靠性的芯片设计，功耗是一个十分重要的设计参数，必须采取有效的低功耗设计方法加以保证。对于SoC芯片来说，功耗的优化设计方法可以分为几个级：自上而下分别为系统级、算法级、寄存器传输级、逻辑级和电路级。目前，逻辑级和电路级上的功耗优化方法研究的比较成熟，而系统级、算法级、寄存器传输级上的功耗优化技术正处于研究的热点。功耗管理可分为动态功耗管理和静态功耗管理两种，动态功耗管理是对正常工作模式的功耗进行管理，在执行一个特定操作时，电路各个模块的活动级别不同。有的需要被调用，有的就可能不会被调用；动态功耗管理的思想就是有选择地将不被调用的模块挂起，从而降低功耗。
发明内容
本发明的目的是针对现有复杂SOC芯片存在的问题，提供一种使用简单，占用资源低，可靠性高，降低成本、能实现功耗管理，易于工程应用，同时又能基于DesignWare AXI的系统级功耗控制电路。
本发明解决其技术问题所采用的技术方案是：一种系统级SoC芯片低功耗控制电路，包括，接收主设备发送的低功耗模式命令的AXI主设备接口控制电路，控制各从设备是否进入低功耗模式的AXI从设备接口控制电路，控制AXI总线时钟是否进入低功耗模式的AXI总线时钟控制电路，其特征在于，AXI主设备通过AXI高级扩展接口总线连接AXI主设备接口控制电路，AXI主设备接口控制电路共端连接AXI从设备接口控制电路和AXI总线时钟控制电路，AXI主设备接口控制电路接收AXI主设备命令，根据AMBA基于VALID/READY的握手机制数据传输协议AXI4总线协议，将接收AXI主设备发送的低功耗控制命令和不同的功能，分别送入AXI从设备接口控制电路、AXI总线时钟控制电路，AXI从设备接口控制电路接收到AXI主设备发出的命令后，根据指令，通过传输读地址通道、读数据通道、写地址通道、写数据通道、写响应通道，向DWAXI从设备发起低功耗请求，同时等待DWAXI从设备发出的握手信号，当握手信号由高电平变为低电平后，DWAXI从设备进入低功耗模式；或者，AXI总线时钟控制电路收到AXI主设备发出的命令后，当AXI主设备没有对DWAXI从设备再发起任何操作之后，AXI总线时钟控制电路接收到AXI主设备发出的命令，根据接收到AXI主设备发出的指令向AXI总线发起低功耗请求，AXI总线进入低功耗模式。根据指令向AXI总线发起低功耗请求，AXI总线时钟进行低功耗控制，控制AXI总线时钟的通断，AXI总线进入低功耗模式，达到降低SoC芯片功耗的目的。
如权利要求1所述的系统级SoC芯片低功耗控制电路，其特征在于：AXI主设备通过AXI总线向AXI主设备接口控制电路发送低功耗控制命令，AXI主设备接口控制电路将低功耗控制命令下发到AXI从设备接口控制电路，收到命令后，按照接口时序将命令下发到各个从设备。
本发明相比于现有技术具有如下有益效果：
本发明在基于DesignWare AXI的基础上，AXI主设备接口控制电路接收AXI主设备命令，根据AMBA AXI4总线协议，将接收AXI主设备发送的低功耗控制命令和不同的功能分别送入AXI从设备接口控制电路，通过在低功耗模式下，对该SoC芯片内部DW AXI从设备和AXI总线时钟的控制以达到功耗管理的目的。方法使用简单，不需要改动硬件，占用资源低，可靠性高。
本发明根据指令向AXI总线发起低功耗请求，AXI总线时钟进行低功耗控制，控制AXI总线时钟的通断，AXI总线进入低功耗模式，达到降低SoC芯片功耗的目的。利用了DesignWare AXI IP核中低功耗接口功能，能简单有效的对多个从设备、AXI总线时钟进行低功耗控制，可靠性高，降低成本、降低功耗能实现功耗管理的目的。
本发明在不改变调试接口外部硬件管脚的前提下，软件的方法实现调试接口的通断和屏蔽。
附图说明
图1是本发明系统级SoC芯片低功耗控制电路的电路原理示意图；
图2是图1AXI主设备接口控制电路的将命令下发到各个从设备接口的时序曲线示意图。
具体实施方式
参阅图1。在以下描述的优选实施例中，一种系统级SoC芯片低功耗控制电路，包括，接收主设备发送的低功耗模式命令的AXI主设备接口控制电路，控制各从设备是否进入低功耗模式的AXI从设备接口控制电路，控制AXI总线时钟是否进入低功耗模式的AXI总线时钟控制电路，其特征在于，AXI主设备通过AXI高级扩展接口总线连接AXI主设备接口控制电路，AXI主设备接口控制电路共端连接AXI从设备接口控制电路和AXI总线时钟控制电路，AXI主设备接口控制电路接收AXI主设备命令，根据AMBA基于VALID/READY的握手机制数据传输协议AXI4总线协议，将接收AXI主设备发送的低功耗控制命令和不同的功能，分别送入AXI从设备接口控制电路、AXI总线时钟控制电路，AXI从设备接口控制电路接收到AXI主设备发出的命令后，根据指令，通过传输读地址通道、读数据通道、写地址通道、写数据通道、写响应通道，向DWAXI从设备发起低功耗请求，同时等待DWAXI从设备发出的握手信号，当握手信号由高电平变为低电平后，DWAXI从设备进入低功耗模式；或者，AXI总线时钟控制电路收到AXI主设备发出的命令后，当AXI主设备没有对DWAXI从设备再发起任何操作之后，AXI总线时钟控制电路接收到AXI主设备发出的命令，根据接收到AXI主设备发出的指令向AXI总线发起低功耗请求，AXI总线进入低功耗模式。根据指令向AXI总线发起低功耗请求，AXI总线时钟进行低功耗控制，控制AXI总线时钟的通断，AXI总线进入低功耗模式，达到降低SoC芯片功耗的目的。
如权利要求1所述的系统级SoC芯片低功耗控制电路，其特征在于：AXI主设备通过AXI总线向AXI主设备接口控制电路发送低功耗控制命令，AXI主设备接口控制电路将低功耗控制命令下发到AXI从设备接口控制电路，收到命令后，按照接口时序将命令下发到各个从设备。
图2中各信号说明如下：
CSYSREQ_x：AXI主设备接口控制电路请求外部设备进入低功耗模式，CSYSREQ时钟控制器系统退出低功耗请求，此信号从“时钟控制器”到“外设”CSYSACK外设退出低功耗状态确认CACTIVE外设请求时钟有效，该信号有高电平到低电平，表示请求外设x进入低功耗模式，反之，当该信号由低电平到高电平，表示请求外部设备外设x退出低功耗模式；CSYSACK_x：该AXI主设备接口控制电路信号由外部设备发起，当外部设备x控制低功耗接口信号AXI4低功耗接口信号信号源CSYSREQ时钟控制器CSYSACK时钟控制器钟有效信号由高电平到低电平，表明该外部设备响应进入低功耗模式，当外部设备x控制该信号由低电平到高电平，表明该外部设备响应退出低功耗模式；
CACTIVE_x：CACTIVE控件外部设备状态信号，当该外部设备状态信号为高电平时，表明外部设备处于忙状态，外部设备可拒绝进入低功耗模式，当该外部设备状态信号为低电平时，表明外部设备处于不忙状态，此时，外部设备可进入低功耗模式。
T0时刻～T1时刻：系统正常工作阶段，此时，CSYSREQ_x、CSYSACK_x和CACTIVE_x均为高电平；
T1时刻～T3时刻：系统进入低功耗模式阶段，此时，CSYSREQ_x由高电平变为低电平，发起低功耗模式请求，如果CACTIVE_x由高电平变为低电平，表明外部设备此时处于不忙状态，当CSYSACK_x由高电平变为低电平时，外部设备进入低功耗模式；
T3时刻～T4时刻：系统低功耗模式阶段，此时CSYSREQ_x、CSYSACK_x和CACTIVE_x均为低电平；
T4时刻～T6时刻：系统退出低功耗模式阶段，CSYSREQ_x由低电平变为高电平，请求退出低功耗模式，当CSYSACK_x由低电平变为高电平时，外部设备退出低功耗模式。
AXI总线时钟控制电路：AXI总线时钟控制电路向所有外部设备发起低功耗请求，此时，SYSREQ_AXI_BUS为低电平，仅当所有的DWAXI从设备的CACTIVE信号为低时，AXI总线可关闭总线时钟，此时，CLKEN为低。如果外部设备一直处于忙状态，请求信号CSYSREQ_x必须释放。
上述整个电路作为SoC芯片内部功能中功耗控制的一部分，同时该电路除了可在专用集成电路ASIC芯片中实现，也可以在可编程门阵列芯片FPGA芯片中实现，其结构简单，易于工程应用。
以上所述仅是实现高密度通用信号处理装置的优选实施方案，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (8)

1.一种系统级SoC芯片低功耗控制电路，包括，接收主设备发送的低功耗模式命令的AXI主设备接口控制电路，控制各从设备是否进入低功耗模式的AXI从设备接口控制电路，控制AXI总线时钟是否进入低功耗模式的AXI总线时钟控制电路，其特征在于，AXI主设备通过AXI高级扩展接口总线连接AXI主设备接口控制电路，AXI主设备接口控制电路共端连接AXI从设备接口控制电路和AXI总线时钟控制电路，AXI主设备接口控制电路接收AXI主设备命令，根据AMBA基于VALID/READY的握手机制数据传输协议、AXI4总线协议，将接收到的AXI主设备发送的低功耗控制命令和不同的功能，分别送入AXI从设备接口控制电路、AXI总线时钟控制电路，AXI从设备接口控制电路接收到AXI主设备发出的命令后，根据指令，通过传输读地址通道、读数据通道、写地址通道、写数据通道和写响应通道，向DWAXI从设备发起低功耗请求，同时等待DWAXI从设备发出的握手信号，当握手信号由高电平变为低电平后，DWAXI从设备进入低功耗模式，或者，AXI总线时钟控制电路收到AXI主设备发出的命令后，当AXI主设备没有对DWAXI从设备再发起任何操作之后，AXI总线时钟控制电路接收到AXI主设备发出的命令，根据接收到AXI主设备发出的指令向AXI总线发起低功耗请求，AXI总线进入低功耗模式。
2.如权利要求1所述的系统级SoC芯片低功耗控制电路，其特征在于：时钟控制电路根据指令向AXI总线发起低功耗请求，AXI总线时钟进行低功耗控制，控制AXI总线时钟的通断，AXI总线进入低功耗模式，达到降低SoC芯片功耗的目的。
3.如权利要求1所述的系统级SoC芯片低功耗控制电路，其特征在于：AXI主设备通过AXI总线向AXI主设备接口控制电路发送低功耗控制命令，AXI主设备接口控制电路将低功耗控制命令下发到AXI从设备接口控制电路，收到命令后，按照接口时序将命令下发到各个从设备。
4.如权利要求1所述的系统级SoC芯片低功耗控制电路，其特征在于：T0时刻～T1时刻系统正常工作阶段时，CSYSREQ_x、CSYSACK_x和CACTIVE_x均为高电平。
5.如权利要求1所述的系统级SoC芯片低功耗控制电路，其特征在于：T1时刻～T3时刻系统进入低功耗模式阶段时，CSYSREQ_x由高电平变为低电平，发起低功耗模式请求，如果CACTIVE_x由高电平变为低电平，表明外部设备此时处于闲状态，当CSYSACK_x由高电平变为低电平时，外部设备进入低功耗模式。
6.如权利要求1所述的系统级SoC芯片低功耗控制电路，其特征在于：T3时刻～T4时刻：系统低功耗模式阶段，此时CSYSREQ_x、CSYSACK_x和CACTIVE_x均为低电平；T4时刻～T6时刻系统退出低功耗模式阶段，CSYSREQ_x由低电平变为高电平，请求退出低功耗模式，当CSYSACK_x由低电平变为高电平时，外部设备退出低功耗模式。
7.如权利要求1所述的系统级SoC芯片低功耗控制电路，其特征在于：AXI总线时钟控制电路向所有外部设备发起低功耗请求时，SYSREQ_AXI_BUS为低电平，当所有的DWAXI从设备的CACTIVE信号为低时，AXI总线可关闭总线时钟，此时，CLKEN为低。
8.如权利要求1所述的系统级SoC芯片低功耗控制电路，其特征在于：外部设备一直处于忙状态，请求信号CSYSREQ_x必须释放。
CN202110338065.7A 2021-03-30 2021-03-30 系统级SoC芯片低功耗控制电路 Active CN113050780B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110338065.7A CN113050780B (zh) 2021-03-30 2021-03-30 系统级SoC芯片低功耗控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110338065.7A CN113050780B (zh) 2021-03-30 2021-03-30 系统级SoC芯片低功耗控制电路

Publications (2)

Publication Number Publication Date
CN113050780A CN113050780A (zh) 2021-06-29
CN113050780B true CN113050780B (zh) 2023-04-14

Family

ID=76516174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110338065.7A Active CN113050780B (zh) 2021-03-30 2021-03-30 系统级SoC芯片低功耗控制电路

Country Status (1)

Country Link
CN (1) CN113050780B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114153303A (zh) * 2021-10-31 2022-03-08 山东云海国创云计算装备产业创新中心有限公司 一种功耗控制系统和功耗控制方法、装置、介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110704351A (zh) * 2019-09-24 2020-01-17 山东华芯半导体有限公司 基于axi总线的主机设备数据传输扩展方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687659B1 (ko) * 2005-12-22 2007-02-27 삼성전자주식회사 Ａｘｉ 프로토콜에 따른 락 오퍼레이션을 제어하는네트워크 인터페이스, 상기 네트워크 인터페이스가 포함된패킷 데이터 통신 온칩 인터커넥트 시스템, 및 상기네트워크 인터페이스의 동작 방법
CN105786741B (zh) * 2014-12-25 2023-05-23 锐迪科（重庆）微电子科技有限公司 一种soc高速低功耗总线及转换方法
CN104850516B (zh) * 2015-05-25 2017-09-26 福州瑞芯微电子股份有限公司 一种ddr变频设计方法和装置
CN110781120B (zh) * 2019-10-23 2023-02-28 山东华芯半导体有限公司 一种axi总线主机设备跨4kb传输的实现方法
CN112486245B (zh) * 2020-12-17 2023-03-10 清华大学 可重构阵列时钟门控控制方法、装置、设备及介质

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110704351A (zh) * 2019-09-24 2020-01-17 山东华芯半导体有限公司 基于axi总线的主机设备数据传输扩展方法

Also Published As

Publication number Publication date
CN113050780A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
US6535056B2 (en) Semiconductor integrated circuit device
US8549463B2 (en) Die expansion bus
US6115823A (en) System and method for task performance based dynamic distributed power management in a computer system and design method therefor
EP2194442B1 (en) A multi-core processor and a method of data communication between the cores
US20110213950A1 (en) System and Method for Power Optimization
US20120331275A1 (en) System and method for power optimization
US20120331319A1 (en) System and method for power optimization
US8339869B2 (en) Semiconductor device and data processor
CN101162448A (zh) 一种usb高速数据隧道的硬件传输方法
US10732697B2 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
US6694441B1 (en) Power management method and arrangement for bus-coupled circuit blocks
CN113050780B (zh) 系统级SoC芯片低功耗控制电路
KR100591524B1 (ko) 버스 구조하에서 다이나믹 클록 게이팅이 가능한 슬레이브장치 및 그 동작방법
CN112711547B (zh) 一种存储器控制装置、控制方法和存储器芯片
US20240111700A1 (en) Latency reduction for link speed switching in multiple lane data links
US8199601B2 (en) System and method of selectively varying supply voltage without level shifting data signals
CN115878538A (zh) 一种基于arm总线动态时钟门控装置
CN101441613A (zh) 一种双cpu片上系统及其启动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant