CN112711547B - 一种存储器控制装置、控制方法和存储器芯片 - Google Patents

一种存储器控制装置、控制方法和存储器芯片 Download PDF

Info

Publication number
CN112711547B
CN112711547B CN202011561599.8A CN202011561599A CN112711547B CN 112711547 B CN112711547 B CN 112711547B CN 202011561599 A CN202011561599 A CN 202011561599A CN 112711547 B CN112711547 B CN 112711547B
Authority
CN
China
Prior art keywords
control module
switching control
memory
module
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011561599.8A
Other languages
English (en)
Other versions
CN112711547A (zh
Inventor
冯国臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Eswin Computing Technology Co Ltd
Haining Eswin IC Design Co Ltd
Original Assignee
Beijing Eswin Computing Technology Co Ltd
Haining Eswin IC Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Eswin Computing Technology Co Ltd, Haining Eswin IC Design Co Ltd filed Critical Beijing Eswin Computing Technology Co Ltd
Priority to CN202011561599.8A priority Critical patent/CN112711547B/zh
Publication of CN112711547A publication Critical patent/CN112711547A/zh
Application granted granted Critical
Publication of CN112711547B publication Critical patent/CN112711547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种存储器控制装置、控制方法和存储器芯片。所述存储器控制装置包括:第一切换控制模块、电源控制模块和存储器模块,存储器模块包括静态随机存取存储器,电源控制模块包括寄存器和第二切换控制模块;第一切换控制模块和第二切换控制模块分别与存储器模块连接;所述寄存器根据所处的系统工况输出通道选择信号以选择所述第一切换控制模块和所述第二切换控制模块中的一者对所述静态随机存取存储器的处理模式进行切换控制;其中,所述第一切换控制模块内的时钟信号的频率高于所述第二切换控制模块内的时钟信号的频率。根据本发明实施例的存储器控制装置,能够有效降低存储器模式切换所带来的延迟,并且能够有效降低存储器的动态功耗。

Description

一种存储器控制装置、控制方法和存储器芯片
技术领域
本发明涉及存储器技术领域,具体涉及一种存储器控制装置、控制方法和存储器芯片。
背景技术
在复杂的系统级芯片(SOC)中,为了提高系统性能、减小访问外部存储设备所带来的延迟,片上存储器(on-chip SRAM)变得越来越流行,且其容量越来越大,随之而来的是片上存储器的功耗问题也变得越来越突出。这对于低功耗敏感的应用而言,减小片上存储器的功耗变得非常较为困难。
目前从SOC设计的角度,为了降低静态随机存取存储器(Static Random-AccessMemory,SRAM)的功耗,通常会动态切换存储器的模式,以降低存储器的功耗。然而,存储器模式的切换具有一定的延迟,切换需要较长的时间,对于有实时性要求的系统,一旦切换等待时间超过了系统的允许极限,系统的整体运行就会出错紊乱,从而严重影响系统的性能甚至功能。
发明内容
有鉴于此,本发明提供一种存储器控制装置、控制方法和存储器芯片,能够解决现有技术中降低存储器的功耗时会影响系统的性能甚至功能的问题。
为解决上述技术问题,本发明采用以下技术方案:
第一方面,本发明实施例提供了一种存储器控制装置,该控制装置包括:第一切换控制模块、电源控制模块和存储器模块,所述存储器模块包括静态随机存取存储器,所述电源控制模块包括寄存器和第二切换控制模块;
所述第一切换控制模块和所述第二切换控制模块分别与所述存储器模块连接;
所述寄存器根据所处的系统工况输出通道选择信号以选择所述第一切换控制模块和所述第二切换控制模块中的一者对所述静态随机存取存储器的处理模式进行切换控制;
其中,所述第一切换控制模块内的时钟信号的频率高于所述第二切换控制模块内的时钟信号的频率。
可选的,还包括:
数据选择器,所述第一切换控制模块和所述第二切换控制模块分别与所述数据选择器的两个数据选择端连接,所述寄存器与所述数据选择器的控制端连接,所述数据选择器还与所述存储器模块连接,所述数据选择器用于接收所述寄存器输出的通道选择信号,以控制所述第一切换控制模块和所述第二切换控制模块中的一者与所述静态随机存取存储器连通。
可选的,在所处的系统工况为第一工况的情况下,所述第一切换控制模块对所述静态随机存取存储器的处理模式进行切换控制,在所处的系统工况为第二工况的情况下,所述第二切换控制模块对所述静态随机存取存储器的处理模式进行切换控制,其中,所述第一工况下的运行负荷大于所述第二工况下的运行负荷。
可选的,所述第一切换控制模块还与所述第二切换控制模块连接,所述第一切换控制模块和所述第二切换控制模块之间通过握手以获悉所述静态随机存取存储器受控于所述第一切换控制模块或所述第二切换控制模块。
可选的,在所述静态随机存取存储器受控于所述第一切换控制模块的情况下,所述第二切换控制模块中的时钟关断,在所述静态随机存取存储器受控于所述第二切换控制模块的情况下,所述第一切换控制模块中的时钟关断。
可选的,所述第一切换控制模块和所述静态随机存取存储器与同一时钟信号端连接。
可选的,所述第一切换控制模块或所述第二切换控制模块根据所述存储器模块输出的保持请求以切换所述静态随机存取存储器的处理模式,所述处理模式包括工作模式和保持模式。
第二方面,本发明实施例提供了一种存储器控制方法,应用于如第一方面所述的存储器控制装置,所述控制方法包括:
根据所处的系统工况,选择所述第一切换控制模块和所述第二切换控制模块中的一者对所述静态随机存取存储器的处理模式进行切换控制;
其中,所述第一切换控制模块内的时钟信号的频率高于所述第二切换控制模块内的时钟信号的频率。
可选的,所述根据所处的系统工况,选择所述第一切换控制模块和所述第二切换控制模块中的一者对所述静态随机存取存储器的处理模式进行切换控制包括:
根据所处的系统工况,控制所述第一切换控制模块和所述第二切换控制模块中的一者与所述静态随机存取存储器连通。
可选的,所述根据所处的系统工况,选择所述第一切换控制模块和所述第二切换控制模块中的一者对所述静态随机存取存储器的处理模式进行切换控制,包括:
在所处的系统工况为第一工况的情况下,选择所述第一切换控制模块对所述静态随机存取存储器的处理模式进行切换控制;
在所处的系统工况为第二工况的情况下,选择所述第二切换控制模块对所述静态随机存取存储器的处理模式进行切换控制;
其中,所述第一工况下的运行负荷大于所述第二工况下的运行负荷。
可选的,所述方法还包括:
所述第一切换控制模块和所述第二切换控制模块之间通过握手以获悉所述静态随机存取存储器受控于所述第一切换控制模块或所述第二切换控制模块。
可选的,还包括:
在所述静态随机存取存储器受控于所述第一切换控制模块的情况下,关断所述第二切换控制模块中的时钟,在所述静态随机存取存储器受控于所述第二切换控制模块的情况下,关断所述第一切换控制模块中的时钟。
可选的,所述第一切换控制模块和所述静态随机存取存储器采用同一时钟信号。
可选的,还包括:
控制所述存储器模块向所述第一切换控制模块或所述第二切换控制模块输出保持请求;
所述第一切换控制模块或所述第二切换控制模块根据接收到的保持请求,切换所述静态随机存取存储器的处理模式,所述处理模式包括工作模式和保持模式。
第三方面,本发明实施例提供了一种存储器芯片,包括如第一方面所述的存储器控制装置。
本发明上述技术方案的有益效果如下:
根据本发明实施例的存储器控制装置,通过根据系统的工况来选择不同工作频率的模块来控制存储器模式的切换,能够有效降低存储器模式切换所带来的延迟,并且能够有效降低存储器的动态功耗。
附图说明
图1为本发明实施例提供的一种存储器控制装置的结构示意图;
图2为本发明实施例提供的一种存储器控制方法的流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例的附图,对本发明实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于所描述的本发明的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本发明保护的范围。
为了降低SRAM的功耗,一是可以根据片选线(chip select)的状态,选择性地关断存储器内部的时钟,以此减小存储器的动态功耗;二是可以通过划分电源域,控制片上电源开关(on-chip power switch)动态地关断SRAM所在的模组的电源,并且根据需求,将SRAM置成关断(power-off)或者保持模式(retention mode),以此减小系统的静态功耗;三是动态地切换存储器模式,即在不能整体关断存储器时钟的情况下,根据总线的活跃程度,引导存储器阵列中的部分堆(memory bank)由工作模式(active mode)进入保持模式(retention mode),以此减小不活跃存储器堆(memory bank)的功耗。
对于上述第二、第三种方式,由于存储器和其相应的子系统/逻辑模块(Subsys/IP/Module)是紧密绑定在一起的,它们的电源域的开关以及存储器的模式转换也是紧密绑定在一起的。为了降低SOC的功耗,需要引入一个低速的控制单元(Low Speed ControlUnit),整体控制子系统/逻辑模块及其存储器的运转。如果低速的控制单元和逻辑模块的工作频率相差不大,系统可以容忍控制单元在动态控制存储器模式切换时所带来的延迟;但是,如果两者速度相差过大,那由于低速的控制单元和高速的存储器之间跨时钟域所引入的延迟就变得非常关键,会影响到系统的性能甚至功能。例如,低速的控制单元工作在24MHz,子系统/逻辑模块工作在800MHz,子系统中的某些存储器堆很长一段时间没有访问,低速的控制单元可以将其转入保持模式(retention mode);假如现在主设备突然要访问这些存储器堆,低速的控制单元就要将这些存储器堆从保持模式切换到工作模式,同时通知主设备进行等待;由于跨时钟域问题(Clock Domain Crossing,CDC)的存在以及较大的时钟频率差异,切换需要较长的时间,对于有实时性要求的系统,一旦这个等待时间超过了系统的容忍极限,系统的整体运行就会出错紊乱。
由此,请参考图1,为本发明实施例提供的一种存储器控制装置的结构示意图。如图1所示,本发明实施例提供的存储器控制装置可以包括:第一切换控制模块11、电源控制模块12和存储器模块13,其中,电源控制模块12包括寄存器121和第二切换控制模块122,而存储器模块13则包括静态随机存取存储器,第一切换控制模块11和第二切换控制模块122分别与存储器模块13连接。寄存器121可以根据其所处的系统工况(例如其所属的子系统/逻辑模块的工况)输出通道选择信号,以选择第一切换控制模块11和第二切换控制模块122中的一者来对存储器模块13中的静态随机存取存储器的处理模式进行切换控制,其中,第一切换控制模块11采用第一时钟信号,第二切换控制模块122采用第二时钟信号,第一时钟信号的频率高于第二时钟信号的频率,也就是说,第一切换控制模块11对静态随机存取存储器的处理模式进行切换的速度快于第二切换控制模块122对静态随机存取存储器的处理模式进行切换的速度。由此,本发明实施例通过根据系统的工况来选择不同工作频率的模块来控制存储器模式的切换,能够有效降低存储器模式切换所带来的延迟,并且能够有效降低存储器的动态功耗。
本发明实施例中,所述存储器控制装置还可以包括数据选择器14,第一切换控制模块11和第二切换控制模块12则是通过数据选择器14与存储器模块13连接。具体来说,第一切换控制模块11和第二切换控制模块12分别与数据选择器14的两个数据选择端一一对应连接,寄存器121与数据选择器14的控制端连接,而数据选择器14还与存储器模块13连接。由此,寄存器121根据所处的系统工况向数据选择器14输出通道选择信号,数据选择器14将根据接收到的通道选择信号使第一切换控制模块11和第二切换控制模块122中的一者与存储器模块13中的静态随机存取存储器连通,从而在一个时刻只允许第一切换控制模块11和第二切换控制模块122中的一个对静态随机存取存储器的处理模式进行切换。
本发明实施例中,可选的,在寄存器所处的系统工况(例如其所属的子系统/逻辑模块的工况)为第一工况的情况下,由第一切换控制模块11对所述静态随机存取存储器的处理模式进行切换控制,在寄存器所处的系统工况为第二工况的情况下,由第二切换控制模块122对所述静态随机存取存储器的处理模式进行切换控制,其中,所述第一工况下的运行负荷大于所述第二工况下的运行负荷。也就是说,由于第一工况下的运行负荷大于第二工况下的运行负荷,因此在第一工况下,所述静态随机存取存储器的处理模式的切换速度要求更快,而在第二工况下,所述静态随机存取存储器的处理模式的切换速度要求相对较慢,故在第一工况下,寄存器输出通道选择信号控制数据选择器14,使得第一切换控制模块11与寄存器模块13之间连通,以通过第一切换控制模块11对所述静态随机存取存储器的处理模式进行切换控制,以提高所述静态随机存取存储器的处理模式的切换速度,缩短切换时间,满足系统高速处理的要求,从而确保系统的运行性能;而在第二工况下,寄存器输出通道选择信号控制数据选择器14,使得第二切换控制模块122与寄存器模块13之间连通,以通过第二切换控制模块122对所述静态随机存取存储器的处理模式进行切换控制,此时即使具有一定的切换延迟,也不会影响系统的正常运行。从而,本发明实施例通过根据不同的系统工况,选择不同切换速度的模块对静态随机存取存储器的处理模式进行切换,可以避免跨时钟域问题的发生,从而保证了静态随机存取存储器的处理模式切换过程中系统运行的性能。
本发明的一些实施例中,所述第一工况可以对应于CPU/应用程序所处的工作模式为高速/全速模式,或称之为active mode,即寄存器所在的系统/子系统/模块处于高速/全速模式,此时CPU/系统的运行负荷大;而所述第二工况可以对应于CPU/应用程序所处的工作模式为低功耗/待机模式,或称之为passive mode,即寄存器所在的系统/子系统/模块处于低功耗/待机模式,此时CPU/系统的运行负荷较小。
在本申请实施例中,可选的,第一切换控制模块11还与第二切换控制模块122连接,第一切换控制模块11和第二切换控制模块122之间通过握手以获悉所述静态随机存取存储器受控于第一切换控制模块11或第二切换控制模块122。也就是说,第一切换控制模块11和第二切换控制模块122之间可以通过握手获知对方是否被配置为可以对静态随机存取存储器的处理模式进行切换控制。在一种可选的实施方式中,电源控制模块还可以包括握手模块123,第一切换控制模块11和第二切换控制模块122之间通过握手模块123实现握手通信。
本申请的一些实施例中,在所述静态随机存取存储器受控于第一切换控制模块11的情况下,第二切换控制模块122中的时钟关断,在所述静态随机存取存储器受控于第二切换控制模块122的情况下,第一切换控制模块11中的时钟关断。由此,通过握手协商,使第一切换控制模块11和第二切换控制模块122中仅有一个处于工作状态,从而将未处于工作状态的一者的时钟安全地关断,进而降低功耗。
本申请实施例中,可选的,第一切换控制模块11和所述静态随机存取存储器与同一时钟信号端连接。也就是说,第一切换控制模块11和所述静态随机存取存储器工作在频率较高的同一时钟信号下,由此第一切换控制模块11可以快速的实现所述静态随机存取存储器的处理模式的切换,降低切换导致的延迟,确保系统的运行性能。
在本申请的另一些实施例中,第一切换控制模块11或第二切换控制模块122根据存储器模块13输出的保持请求以切换所述静态随机存取存储器的处理模式,其中,所述处理模式包括工作模式和保持模式。也就是说,存储器模块13可以向控制其切换模式的第一切换控制模块11或第二切换控制模块122输出保持请求,通过该保持请求,第一切换控制模块11或第二切换控制模块122可以知道所述静态随机存取存储器的具体工作情况,或者说所述静态随机存取存储器所处的系统的工况,从而将所述静态随机存取存储器的处理模式切换至相应的模式下,以降低系统的功耗。例如,在系统处于高速/全速模式下时,将由高速的第一切换控制模块11切换所述静态随机存取存储器的处理模式,存储器的不同堆根据配置,在保持模式(retention mode)和工作模式(active mode)之间切换,这样既保证了不同模式间切换的快速性,也降低了系统的功耗;在系统进入低功耗/待机模式时,将把所述静态随机存取存储器的切换控制交由第二切换控制模块122处理,存储器的不同堆根据配置,保持模式(retention mode)和工作模式(active mode)之间切换;所述处理模式还可以包括关断模式,在系统处于待机模式时,还可以使所述静态随机存取存储器关断,当唤醒源(例如闹钟、电话)来到,系统从待机/低功耗模式退出,逐步恢复到工作模式,在整个待机期间,达到了减小功耗的目的。
根据本发明实施例的存储器控制装置,通过根据系统的工况来选择不同工作频率的模块来控制存储器模式的切换,能够有效降低存储器模式切换所带来的延迟,并且能够有效降低存储器的动态功耗。
请参考图2,为本发明实施例提供的一种存储器控制方法的流程示意图。如图2所示,本发明实施例提供的存储器控制方法应用于如上实施例所述的存储器控制装置,所述控制方法可以包括以下步骤:
步骤21:根据所处的系统工况,选择所述第一切换控制模块和所述第二切换控制模块中的一者对所述静态随机存取存储器的处理模式进行切换控制;
其中,所述第一切换控制模块内的时钟信号的频率高于所述第二切换控制模块内的时钟信号的频率。
本发明实施例中,可以根据寄存器所处的系统工况,来选择第一切换控制模块和第二切换控制模块中的一者来对存储器模块中的静态随机存取存储器的处理模式进行切换控制,其中,第一切换控制模块11采用的时钟信号的频率高于第二切换控制模块采用的时钟信号的频率,也就是说,第一切换控制模块对静态随机存取存储器的处理模式进行切换的速度快于第二切换控制模块对静态随机存取存储器的处理模式进行切换的速度。由此,本发明实施例通过根据系统的工况来选择不同工作频率的模块来控制存储器模式的切换,能够有效降低存储器模式切换所带来的延迟,并且能够有效降低存储器的动态功耗。
本发明实施例中,可选的,所述根据所处的系统工况,选择所述第一切换控制模块和所述第二切换控制模块中的一者对所述静态随机存取存储器的处理模式进行切换控制包括:
根据所处的系统工况,控制所述第一切换控制模块和所述第二切换控制模块中的一者与所述静态随机存取存储器连通。
也就是说,可以根据寄存器所处的系统工况,使第一切换控制模块和第二切换控制模块中的一者与存储器模块中的静态随机存取存储器连通,从而在一个时刻只允许第一切换控制模块和第二切换控制模块中的一个对静态随机存取存储器的处理模式进行切换。第一切换控制模块和第二切换控制模块中的一者与存储器模块中的静态随机存取存储器之间的连通可以通过数据选择器实现,具体如上述存储器控制装置实施例中所述,在此不再赘述。
本发明实施例中,可选的,所述根据所处的系统工况,选择所述第一切换控制模块和所述第二切换控制模块中的一者对所述静态随机存取存储器的处理模式进行切换控制,包括:
在所处的系统工况为第一工况的情况下,选择所述第一切换控制模块对所述静态随机存取存储器的处理模式进行切换控制;
在所处的系统工况为第二工况的情况下,选择所述第二切换控制模块对所述静态随机存取存储器的处理模式进行切换控制;
其中,所述第一工况下的运行负荷大于所述第二工况下的运行负荷。
也就是说,由于第一工况下的运行负荷大于第二工况下的运行负荷,因此在第一工况下,所述静态随机存取存储器的处理模式的切换速度要求更快,而在第二工况下,所述静态随机存取存储器的处理模式的切换速度要求相对较慢,故在第一工况下,寄存器输出通道选择信号控制数据选择器,使得第一切换控制模与寄存器模块之间连通,以通过第一切换控制模块对所述静态随机存取存储器的处理模式进行切换控制,以提高所述静态随机存取存储器的处理模式的切换速度,缩短切换时间,满足系统高速处理的要求,从而确保系统的运行性能;而在第二工况下,寄存器输出通道选择信号控制数据选择器,使得第二切换控制模块与寄存器模块之间连通,以通过第二切换控制模块对所述静态随机存取存储器的处理模式进行切换控制,此时即使具有一定的切换延迟,也不会影响系统的正常运行。从而,本发明实施例通过根据不同的系统工况,选择不同切换速度的模块对静态随机存取存储器的处理模式进行切换,可以避免跨时钟域问题的发生,从而保证了静态随机存取存储器的处理模式切换过程中系统运行的性能。
本发明的一些实施例中,所述控制方法还包括:
所述第一切换控制模块和所述第二切换控制模块之间通过握手以获悉所述静态随机存取存储器受控于所述第一切换控制模块或所述第二切换控制模块。
也就是说,第一切换控制模块和第二切换控制模块之间可以通过握手获知对方是否被配置为可以对静态随机存取存储器的处理模式进行切换控制。
在本发明的另一些实施例中,所述控制方法还包括:
在所述静态随机存取存储器受控于所述第一切换控制模块的情况下,关断所述第二切换控制模块中的时钟,在所述静态随机存取存储器受控于所述第二切换控制模块的情况下,关断所述第一切换控制模块中的时钟。
具体来说,通过握手协商,使第一切换控制模块和第二切换控制模块中仅有一个处于工作状态,从而将未处于工作状态的一者的时钟安全地关断,可以进一步降低系统功耗。
在一种可选的实施方式中,所述第一切换控制模块和所述静态随机存取存储器采用同一时钟信号。也就是说,第一切换控制模块和所述静态随机存取存储器工作在频率较高的同一时钟信号下,由此第一切换控制模块可以快速的实现所述静态随机存取存储器的处理模式的切换,降低切换导致的延迟,确保系统的运行性能。
本发明实施例中,可选的,所述控制方法还包括:
控制所述存储器模块向所述第一切换控制模块或所述第二切换控制模块输出保持请求;
所述第一切换控制模块或所述第二切换控制模块根据接收到的保持请求,切换所述静态随机存取存储器的处理模式,所述处理模式包括工作模式和保持模式。
也就是说,存储器模块可以向控制其切换模式的第一切换控制模块或第二切换控制模块输出保持请求,通过该保持请求,第一切换控制模块或第二切换控制模块可以知道所述静态随机存取存储器的具体工作情况,或者说所述静态随机存取存储器所处的系统的工况,从而将所述静态随机存取存储器的处理模式切换至相应的模式下,以降低系统的功耗。
根据本发明实施例的存储器控制方法,通过根据系统的工况来选择不同工作频率的模块来控制存储器模式的切换,能够有效降低存储器模式切换所带来的延迟,并且能够有效降低存储器的动态功耗。
本发明再一方面实施例还提供了一种存储器芯片,所述芯片包括如上所述的存储器控制装置。本发明实施例中的芯片能达到相同的技术效果,为避免重复,这里不再赘述。
应理解,本申请实施例提到的芯片还可以称为系统级芯片、系统芯片、芯片系统或片上系统芯片等。
以上所述是本发明的部分实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种存储器控制装置,其特征在于,包括:第一切换控制模块、电源控制模块和存储器模块,所述电源控制模块包括寄存器和第二切换控制模块,所述存储器模块包括静态随机存取存储器;
所述第一切换控制模块和所述第二切换控制模块分别与所述存储器模块连接;
所述寄存器根据所处的系统的工作模式输出通道选择信号以选择所述第一切换控制模块和所述第二切换控制模块中的一者对所述静态随机存取存储器的处理模式进行切换控制;
其中,所述第一切换控制模块内的时钟信号的频率高于所述第二切换控制模块内的时钟信号的频率;所述处理模式包括工作模式、保持模式和关断模式。
2.根据权利要求1所述的存储器控制装置,其特征在于,还包括:
数据选择器,所述第一切换控制模块和所述第二切换控制模块分别与所述数据选择器的两个数据选择端连接,所述寄存器与所述数据选择器的控制端连接,所述数据选择器还与所述存储器模块连接,所述数据选择器用于接收所述寄存器输出的通道选择信号,以控制所述第一切换控制模块和所述第二切换控制模块中的一者与所述静态随机存取存储器连通。
3.根据权利要求1所述的存储器控制装置,其特征在于,在所处的系统的工作模式为第一工况的情况下,所述第一切换控制模块对所述静态随机存取存储器的处理模式进行切换控制,在所处的系统的工作模式为第二工况的情况下,所述第二切换控制模块对所述静态随机存取存储器的处理模式进行切换控制,其中,所述第一工况下的运行负荷大于所述第二工况下的运行负荷。
4.根据权利要求1所述的存储器控制装置,其特征在于,所述第一切换控制模块还与所述第二切换控制模块连接,所述第一切换控制模块和所述第二切换控制模块之间通过握手以获悉所述静态随机存取存储器受控于所述第一切换控制模块或所述第二切换控制模块。
5.根据权利要求4所述的存储器控制装置,其特征在于,在所述静态随机存取存储器受控于所述第一切换控制模块的情况下,所述第二切换控制模块中的时钟关断,在所述静态随机存取存储器受控于所述第二切换控制模块的情况下,所述第一切换控制模块中的时钟关断。
6.根据权利要求1所述的存储器控制装置,其特征在于,所述第一切换控制模块和所述静态随机存取存储器与同一时钟信号端连接。
7.根据权利要求1所述的存储器控制装置,其特征在于,所述第一切换控制模块或所述第二切换控制模块根据所述存储器模块输出的保持请求以切换所述静态随机存取存储器的处理模式。
8.一种存储器控制方法,应用于如权利要求1-7任一项所述的存储器控制装置,其特征在于,包括:
根据所处的系统的工作模式,选择所述第一切换控制模块和所述第二切换控制模块中的一者对所述静态随机存取存储器的处理模式进行切换控制;
其中,所述第一切换控制模块内的时钟信号的频率高于所述第二切换控制模块内的时钟信号的频率。
9.根据权利要求8所述的存储器控制方法,其特征在于,所述根据所处的系统的工作模式,选择所述第一切换控制模块和所述第二切换控制模块中的一者对所述静态随机存取存储器的处理模式进行切换控制包括:
根据所处的系统的工作模式,控制所述第一切换控制模块和所述第二切换控制模块中的一者与所述静态随机存取存储器连通。
10.根据权利要求8所述的存储器控制方法,其特征在于,所述根据所处的系统的工作模式,选择所述第一切换控制模块和所述第二切换控制模块中的一者对所述静态随机存取存储器的处理模式进行切换控制,包括:
在所处的系统的工作模式为第一工况的情况下,选择所述第一切换控制模块对所述静态随机存取存储器的处理模式进行切换控制;
在所处的系统的工作模式为第二工况的情况下,选择所述第二切换控制模块对所述静态随机存取存储器的处理模式进行切换控制;
其中,所述第一工况下的运行负荷大于所述第二工况下的运行负荷。
11.根据权利要求8所述的存储器控制方法,其特征在于,所述方法还包括:
所述第一切换控制模块和所述第二切换控制模块之间通过握手以获悉所述静态随机存取存储器受控于所述第一切换控制模块或所述第二切换控制模块。
12.根据权利要求11所述的存储器控制方法,其特征在于,还包括:
在所述静态随机存取存储器受控于所述第一切换控制模块的情况下,关断所述第二切换控制模块中的时钟,在所述静态随机存取存储器受控于所述第二切换控制模块的情况下,关断所述第一切换控制模块中的时钟。
13.根据权利要求8所述的存储器控制方法,其特征在于,所述第一切换控制模块和所述静态随机存取存储器采用同一时钟信号。
14.根据权利要求8所述的存储器控制方法,其特征在于,还包括:
控制所述存储器模块向所述第一切换控制模块或所述第二切换控制模块输出保持请求;
所述第一切换控制模块或所述第二切换控制模块根据接收到的保持请求,切换所述静态随机存取存储器的处理模式。
15.一种存储器芯片,其特征在于,包括如权利要求1-7中任一项所述的存储器控制装置。
CN202011561599.8A 2020-12-25 2020-12-25 一种存储器控制装置、控制方法和存储器芯片 Active CN112711547B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011561599.8A CN112711547B (zh) 2020-12-25 2020-12-25 一种存储器控制装置、控制方法和存储器芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011561599.8A CN112711547B (zh) 2020-12-25 2020-12-25 一种存储器控制装置、控制方法和存储器芯片

Publications (2)

Publication Number Publication Date
CN112711547A CN112711547A (zh) 2021-04-27
CN112711547B true CN112711547B (zh) 2022-08-02

Family

ID=75546388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011561599.8A Active CN112711547B (zh) 2020-12-25 2020-12-25 一种存储器控制装置、控制方法和存储器芯片

Country Status (1)

Country Link
CN (1) CN112711547B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02310888A (ja) * 1989-05-25 1990-12-26 Nec Corp スタティックランダムアクセスメモリ
CN1180356C (zh) * 2001-11-27 2004-12-15 华为技术有限公司 一种双通道共享存储器的实现方法
US7065666B2 (en) * 2003-11-13 2006-06-20 Micron Technology, Inc. Apparatus and method for generating a delayed clock signal
CN105242768B (zh) * 2015-10-09 2018-09-18 天津国芯科技有限公司 可分时钟控制的低功耗高速ahb总线访问多块sram的桥装置
US10296069B2 (en) * 2017-06-27 2019-05-21 Qualcomm Incorporated Bandwidth-monitored frequency hopping within a selected DRAM operating point
CN208013241U (zh) * 2018-03-28 2018-10-26 长沙南车电气设备有限公司 一种速度传感器自动转换装置

Also Published As

Publication number Publication date
CN112711547A (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
US6639454B2 (en) Multiple circuit blocks with interblock control and power conservation
JP3894573B2 (ja) 非同期部分リセットを有するコアセクション
US5898232A (en) Input/output section of an integrated circuit having separate power down capability
US20120331275A1 (en) System and method for power optimization
GB2480908A (en) Computer implemented method for reducing power consumption in a multi-core processor environment.
US20110213947A1 (en) System and Method for Power Optimization
JP2002196846A (ja) Lsiのリーク電流低減方法
US6542996B1 (en) Method of implementing energy-saving suspend-to-RAM mode
CN113093899B (zh) 一种跨电源域数据传输方法
CN112711547B (zh) 一种存储器控制装置、控制方法和存储器芯片
CN112486245A (zh) 可重构阵列时钟门控控制方法、装置、设备及介质
CN113050780B (zh) 系统级SoC芯片低功耗控制电路
US7986580B2 (en) Self-refresh based power saving circuit and method
CN105630127A (zh) 嵌入MRAM的SoC芯片及其功耗控制方法
US20230317147A1 (en) Semiconductor integrated circuit
US11630502B2 (en) Hierarchical state save and restore for device with varying power states
KR20230047823A (ko) 시스템 온 칩 및 어플리케이션 프로세서
CN105630128A (zh) Mram芯片及其功耗控制方法
CN112420101A (zh) 存储模块控制方法及装置
KR20240025293A (ko) 메모리 장치
CN111565444A (zh) 一种通信装置
KR20030044385A (ko) 전력 감소를 위한 동기식 다이나믹 랜덤 억세스 메모리장치의 클럭 발생장치
JP2016162427A (ja) メモリのアクセス制御装置、その制御方法、および、プログラム
KR20130008301A (ko) 저전력 소모 낸드 플래시 메모리 장치 및 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Room 263, block B, science and technology innovation center, 128 Shuanglian Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province, 314400

Patentee after: Beijing yisiwei Computing Technology Co.,Ltd.

Address before: Room 263, block B, science and technology innovation center, 128 Shuanglian Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province, 314400

Patentee before: Haining yisiwei IC Design Co.,Ltd.

Patentee before: Beijing yisiwei Computing Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Room 263, block B, science and technology innovation center, 128 Shuanglian Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province, 314400

Patentee after: Haining yisiwei IC Design Co.,Ltd.

Patentee after: Beijing yisiwei Computing Technology Co.,Ltd.

Address before: Room 263, block B, science and technology innovation center, 128 Shuanglian Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province, 314400

Patentee before: Haining yisiwei IC Design Co.,Ltd.

Patentee before: Beijing yisiwei Computing Technology Co.,Ltd.