CN105630128A - Mram芯片及其功耗控制方法 - Google Patents
Mram芯片及其功耗控制方法 Download PDFInfo
- Publication number
- CN105630128A CN105630128A CN201510203650.0A CN201510203650A CN105630128A CN 105630128 A CN105630128 A CN 105630128A CN 201510203650 A CN201510203650 A CN 201510203650A CN 105630128 A CN105630128 A CN 105630128A
- Authority
- CN
- China
- Prior art keywords
- mram
- module
- described main
- chip
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Static Random-Access Memory (AREA)
Abstract
一种MRAM芯片及其功耗控制方法，所述MRAM芯片包括：总线监听及电源控制模块和主MRAM模块；所述总线监听及电源控制模块用于监听系统总线上使用所述主MRAM模块的指令，并控制对所述主MRAM模块进行供电的电源线的切断或接通；所述主MRAM模块用于程序运行中CPU计算时所涉及数据的随机存取。上述MRAM芯片的功耗控制方法包括：若监测到预设时间内未收到任何来自系统总线上使用所述主MRAM模块的指令，则切断对所述主MRAM进行供电的电源线。本发明技术方案能降低MRAM芯片的待机功耗。
Description
技术领域
本发明涉及半导体芯片领域，特别涉及一种MRAM芯片及其功耗控制方法。
背景技术
受电池电量的限制，某些应用场景，比如物联网、可穿戴式设备等，对芯片省电的要求很高。而这些应用场景下，芯片经常处于大部分时间休眠(sleep)，少部分时间工作的状态，因此对待机电流要求更高。
半导体芯片的特点是，即使不被使用，每一个MOS管器件都会有少许漏电。随着半导体工艺一代代地走向更加小型化，这种漏电越来越大。一个芯片的待机电流基本上正比于休眠时仍然通电的芯片面积。
目前使用随机存取存储器(RAM，RandomAccessMemory)技术，有动态随机存取存储器(DRAM，DynamicRandomAccessMemory)和静态随机存取存储器(SRAM，StaticRandomAccessMemory)两种。两种技术都是需要在上电状态才能保持其存储内容的，因此都避免不了因为漏电造成的待机电流。其中DRAM因为待机时还需要不断刷新其内容，待机电流更大。
目前低功耗的电子产品，其休眠时的功耗控制是由操作系统软件和电源控制硬件共同完成的，所述电源控制硬件通常是主芯片或者电源控制芯片的一部分。大致步骤如下：
操作系统软件决定进入休眠前通知电源控制硬件，后者选择性地关断不需要保持通电的外围器件的电源；
电源控制硬件连接外部设备和内部警戒系统(比如闹钟)的中断，在发生中断唤醒中央处理器(CPU，CentralProcessingUnit)的同时，打开外部设备的电源。
然而，上述方法至少存在以下缺点：
由于现有的内存芯片组通常使用DRAM或SRAM芯片，此二者并不能在休眠时关断电源，即便以内部磁性随机存储器(MRAM，MagneticRandomAccessMemory)芯片取代这两种芯片时，仍然因MRAM芯片内部MOS管器件的漏电而无法将待机电流降到最低限度；由操作系统软件控制的电源开关，无法像硬件控制那样抓住每一个可以省电的时间段。
发明内容
本发明要解决的问题是现有MRAM芯片无法更有效地降低待机电流。
为解决上述问题，本发明技术方案提供一种MRAM芯片，包括：
总线监听及电源控制模块和主MRAM模块；
所述总线监听及电源控制模块用于监听系统总线上使用所述主MRAM模块的指令，并控制对所述主MRAM模块进行供电的电源线的切断或接通；
所述主MRAM模块用于程序运行中CPU计算时所涉及数据的随机存取。
可选的，所述总线监听及电源控制模块包括：
地址获取模块，用于在监听到系统总线上由CPU发送给所述MRAM芯片的片选信号后，获取对于所述主MRAM模块的访问地址；
电源控制模块，用于根据对所述片选信号的监听结果控制对所述主MRAM模块进行供电的电源线的切断或接通。
可选的，所述总线监听及电源控制模块始终保持通电状态。
可选的，所述MRAM芯片还包括SRAM外部接口或DRAM外部接口。
为解决上述问题，本发明技术方案还提供一种上述MRAM芯片的功耗控制方法，包括：若监测到预设时间内未收到任何来自系统总线上使用所述主MRAM模块的指令，则切断对所述主MRAM模块进行供电的电源线。
可选的，所述MRAM芯片的功耗控制方法还包括：在切断对所述主MRAM模块进行供电的电源线之后，若收到来自系统总线上使用所述主MRAM模块的指令，则重新接通对所述主MRAM模块进行供电的电源线。
可选的，所述MRAM芯片的功耗控制方法还包括：在所述主MRAM模块完成上电初始化之前，通过发出等待信号使申请使用所述主MRAM模块的发起者等待。
可选的，所述MRAM芯片的功耗控制方法还包括：若接收到CPU发送的关闭所述主MRAM模块的指令，则切断对所述主MRAM模块进行供电的电源线。
可选的，所述监听系统总线上使用所述主MRAM模块的指令包括：监听系统总线上由CPU发送给所述MRAM芯片的片选信号。
与现有技术相比，本发明的技术方案至少具有以下优点：
使MRAM芯片包含总线监听及电源控制模块和主MRAM模块，通过所述总线监听及电源控制模块监听系统总线上使用所述主MRAM模块的指令，相应控制对所述主MRAM模块进行供电的电源线的切断或接通，由此实现了在MRAM芯片内部进行电源控制，使得MRAM芯片在待机时具有对休眠醒来的CPU响应的能力，从而能够更有效地降低MRAM芯片的待机功耗。
附图说明
图1是本发明技术方案提供的MRAM芯片的结构示意图；
图2是本发明实施例的MRAM芯片的模块示意图。
具体实施方式
现有技术中，由于现有的内存芯片组通常使用DRAM或SRAM芯片并不能在休眠时关断电源，即便以MRAM芯片取代这两种芯片时，系统仍然无法在休眠关断MRAM芯片把待机电流降到最低限度；此外，由操作系统软件控制的电源开关，无法像硬件控制那样抓住每一个可以省电的时间段。
基于上述分析，本申请发明人认为：MRAM芯片在待机时必须有对休眠醒来的CPU响应的能力，不能全部切断电源。为此，本发明提出了在MRAM芯片内部进行电源控制的技术方案，从而能进一步地降低MRAM芯片的待机功耗。本发明技术方案最重要的应用在于对待机功耗要求很严格的物联网和可穿戴电子设备的领域。
如图1所示，本发明技术方案提供的MRAM芯片包括：总线监听及电源控制模块和主MRAM模块；所述总线监听及电源控制模块用于监听系统总线上使用所述主MRAM模块的指令，并控制对所述主MRAM模块进行供电的电源线VDD1的切断或接通；所述主MRAM模块用于程序运行中CPU计算时所涉及数据的随机存取。
在具体实施例中，图1中与所述总线监听及电源控制模块相连，并为其进行供电的电源线VDD2可以始终处于导通状态，也就是说，所述总线监听及电源控制模块能够在所述MRAM芯片处于待机期间始终保持通电状态，如此便能实现对于所述主MRAM模块的供电进行动态控制，从而将所述MRAM芯片的待机电流降到最低限度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。
需要说明的是，本实施例提供的MRAM芯片以应用于物联网和可穿戴电子设备等低功耗的电子设备为例进行说明，此类电子设备的各硬件模块构成的系统中，除了采用MRAM芯片作为内存芯片，还包括系统总线、CPU、直接存储器访问(DMA，DirectMemoryAccess)控制器等。
MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像闪存(Flash)一样在断电后永久保留数据。它的经济性相当地好，单位容量占用的硅片面积比SRAM有很大的优势，比在此类芯片中经常使用的NORFlash也有优势，比嵌入式NORFlash的优势更大。它的性能也相当好，读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好。而且MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容，MRAM可以和逻辑电路集成到一个芯片中。
因此，在本实施例中，通过MRAM芯片替代传统的DRAM或SRAM芯片，能够大大降低电子设备的功耗，尤其是待机功耗。
虽然MRAM芯片可以在断电后保持内容，但其内部有大量的MOS管器件，如果MRAM芯片不能及时关断其电源，仍然会有待机漏电。为此，本实施例提供的MRAM芯片中引入了动态电源控制机制，使该MRAM芯片包括总线监听及电源控制模块和主MRAM模块，其中所述总线监听及电源控制模块用于监听系统总线上使用所述主MRAM模块的指令，并控制对所述主MRAM模块进行供电的电源线VDD1的切断或接通，所述主MRAM模块用于程序运行中CPU计算时所涉及数据的随机存取。
仍然可以参考图1，总线监听及电源控制模块与系统总线与主MRAM模块相连，总线监听及电源控制模块与主MRAM模块之间具有电源线VDD1，总线监听及电源控制模块可以控制电源线VDD1的断开或导通。此外，图1中连接总线监听及电源控制模块的电源线VDD2则始终处于导通状态，也就是说，总线监听及电源控制模块始终维持上电状态。
在实际实施时，总线监听及电源控制模块内可以包含一个计时器，该计时器用于对没有收到任何来自系统总线上使用主MRAM模块的指令的持续时间进行计时，如果该计时器超过一个预设时间T0这后仍然没有收到来自于系统总线上使用主MRAM模块的指令，总线监听及电源控制模块便控制切断连接主MRAM模块的电源线VDD1，但总线监听及电源控制模块自身仍处于通电状态。
在具体实施时，对于所述预设时间T0的选取是取决于所述主MRAM模块上电初始化所需的时间。例如可以将T0选择为10倍于主MRAM模块上电初始化所需的时间。
在本实施例中，除了可以由总线监听及电源控制模块根据其内部的计时器的持续计时作为断开连接主MRAM模块的电源线VDD1的触发条件之外，还可以采取另外的实现方式，比如也可以由软件通过CPU发出控制主MRAM模块关闭的指令，当总线监听及电源控制模块接收到该指令时便控制断开电源线VDD1，此后，当主MRAM模块需要重新启动时，则由总线监听及电源控制模块控制自动打开。
在具体实施时，在断开对主MRAM模块供电的电源线VDD1后，如果收到来自系统总线上使用主MRAM模块的指令，则可以在总线监听及电源控制模块的控制下重新接通对主MRAM模块进行供电的电源线VDD1。
图2是本实施例的MRAM芯片的模块示意图。相对于现有的MRAM芯片，本发明技术方案增加了图2所示的电源控制模块，所述电源控制模块与图2所示的地址获取模块都属于所述总线监听及电源控制模块，需要始终保持上电状态，其他模块的电源受到所述电源控制模块的控制。
具体实施时，所述总线监听及电源控制模块监听系统总线上使用所述主MRAM模块的指令包括监听系统总线上由CPU发送给所述MRAM芯片的片选信号。所述地址获取模块用于在监听到系统总线上由CPU发送给所述MRAM芯片的片选信号后，获取对于所述主MRAM模块的访问地址；所述电源控制模块用于根据对所述片选信号的监听结果控制对所述主MRAM模块进行供电的电源线的切断或接通。
需要说明的是，图2示出的行地址解码模块、列地址解码模块、MRAM阵列、输入输出控制模块以及读写控制模块可以认为是图1所示主MRAM模块的组成部分，虽然这些模块的电源受到所述电源控制模块的控制是区别于现有技术的，但这些模块所能实现的各自功能与现有技术的RAM芯片中相应模块是类似的，本领域技术人员完全能够理解其具体实现过程，此处不再详细描述。
在实际实施时，还可以在现有的内存接口协议上增加一个由MRAM芯片发出的等待信号，在MRAM芯片被唤醒还没有完成初始化的时候(即在主MRAM模块完成上电初始化之前)，可以通过发送所述等待信号，迫使申请使用主MRAM模块的发起者稍作等待。本领域技术人员知晓，申请使用所述主MRAM模块的发起者通常可以是CPU、DMA控制器等，这些都称为总线Master，而MRAM芯片则作为总线Slave。
本领域技术人员知晓，在现有技术中，对于固化程序的指令代码和固定数值的存储通常是依靠ROM实现的，对于程序运行中所述CPU核计算时所涉及数据的随机存取，则一般依靠RAM实现，而对于应用程序的指令代码和需要永久保存的数据的存储则是依靠Flash实现。而在本发明实施例中，所述MRAM芯片除了可以代替RAM芯片，还可以同时替代现有技术中常用的ROM和Flash，即所述主MRAM模块还可以用于存储固化程序的指令代码和固定数值(例如常量数据或变量数据)、应用程序的指令代码以及需要永久保存的数据中的至少一种，从而完成通讯、存储以及运行相关应用，不但能使系统的设计和制成更为简单，对减小运用该MRAM芯片的设备体积、成本有帮助，而且MRAM相对于SRAM和Flash具有更低的功耗还能够降低设备的总体功耗。
本实施例中，所述MRAM芯片可以使用SRAM外部接口或DRAM外部接口。两者的主要差别如下：
在SRAM协议中，CPU首先用片选(CS，ChipSelect)信号通知RAM芯片，并马上把地址从数据线上发送给RAM，然后再用OE、WE等信号控制RAM在双方约定的时间内收发数据。
在DRAM协议中，CPU首先用CS信号通知RAM芯片，并马上在RAS、CAS信号的协助下，分两次把行(ROW)地址和列(Column)地址通过共用的地址线发给RAM芯片，再用CAS、RAS、WE等信号下，控制RAM在双方约定的时间内收发数据。
可见，无论使用DRAM还是SRAM的协议，电源控制模块都可以使用CS信号监控总线活动。在预设的时间内如果不发生CS信号的活动，就关断图1所示电源线VDD1；一旦CS信号重新活动，马上接通图1所示电源线VDD1，并在与CPU约定的时间内完成整个MRAM芯片的重新初始化以准备好接收或发送数据。
基于上述MRAM芯片，本实施例还提供一种上述MRAM芯片的功耗控制方法，包括：若监测到预设时间内未收到任何来自系统总线上使用所述主MRAM模块的指令，则切断对所述主MRAM模块进行供电的电源线。
具体实施时，在切断对所述主MRAM模块进行供电的电源线之后，若收到来自系统总线上使用所述主MRAM模块的指令，则重新接通对所述主MRAM模块进行供电的电源线。
在所述主MRAM模块完成上电初始化之前，可以通过发出等待信号使申请使用所述主MRAM模块的发起者等待。
若接收到CPU发送的关闭所述主MRAM模块的指令，则切断对所述主MRAM模块进行供电的电源线。
实际实施时，所述预设时间取决于所述主MRAM模块上电初始化所需要的时间。
具体实施时，所述总线监听及电源控制模块监听系统总线上使用所述主MRAM模块的指令包括：监听系统总线上由CPU发送给所述MRAM芯片的片选信号。
所述MRAM芯片的功耗控制方法的具体实施还可以参考上述MRAM芯片的实施，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种MRAM芯片，其特征在于，包括：
总线监听及电源控制模块和主MRAM模块；
所述总线监听及电源控制模块用于监听系统总线上使用所述主MRAM模块的指令，并控制对所述主MRAM模块进行供电的电源线的切断或接通；
所述主MRAM模块用于程序运行中CPU计算时所涉及数据的随机存取。
2.根据权利要求1所述的MRAM芯片，其特征在于，所述总线监听及电源控制模块包括：
地址获取模块，用于在监听到系统总线上由CPU发送给所述MRAM芯片的片选信号后，获取对于所述主MRAM模块的访问地址；
电源控制模块，用于根据对所述片选信号的监听结果控制对所述主MRAM模块进行供电的电源线的切断或接通。
3.根据权利要求1所述的MRAM芯片，其特征在于，所述总线监听及电源控制模块始终保持通电状态。
4.根据权利要求1所述的MRAM芯片，其特征在于，还包括SRAM外部接口或DRAM外部接口。
5.一种如权利要求1至4任一项所述MRAM芯片的功耗控制方法，其特征在于，包括：
若监测到预设时间内未收到任何来自系统总线上使用所述主MRAM模块的指令，则切断对所述主MRAM模块进行供电的电源线。
6.根据权利要求5所述的MRAM芯片的功耗控制方法，其特征在于，还包括：在切断对所述主MRAM模块进行供电的电源线之后，若收到来自系统总线上使用所述主MRAM模块的指令，则重新接通对所述主MRAM模块进行供电的电源线。
7.根据权利要求5所述的MRAM芯片的功耗控制方法，其特征在于，还包括：在所述主MRAM模块完成上电初始化之前，通过发出等待信号使申请使用所述主MRAM模块的发起者等待。
8.根据权利要求5所述的MRAM芯片的功耗控制方法，其特征在于，还包括：若接收到CPU发送的关闭所述主MRAM模块的指令，则切断对所述主MRAM模块进行供电的电源线。
9.根据权利要求5所述的MRAM芯片的功耗控制方法，其特征在于，所述监听系统总线上使用所述主MRAM模块的指令包括：监听系统总线上由CPU发送给所述MRAM芯片的片选信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510203650.0A CN105630128A (zh) | 2015-04-24 | 2015-04-24 | Mram芯片及其功耗控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510203650.0A CN105630128A (zh) | 2015-04-24 | 2015-04-24 | Mram芯片及其功耗控制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105630128A true CN105630128A (zh) | 2016-06-01 |
Family
ID=56045170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510203650.0A Pending CN105630128A (zh) | 2015-04-24 | 2015-04-24 | Mram芯片及其功耗控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105630128A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111552365A (zh) * | 2020-04-02 | 2020-08-18 | 北京新忆科技有限公司 | 存储器芯片及其控制方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020141233A1 (en) * | 2001-03-29 | 2002-10-03 | Keiji Hosotani | Semiconductor memory device including memory cell portion and peripheral circuit portion |
| CN103309425A (zh) * | 2012-03-06 | 2013-09-18 | 富士施乐株式会社 | 图像形成装置和信息处理装置 |
| CN103530064A (zh) * | 2012-07-06 | 2014-01-22 | 株式会社东芝 | 存储器控制设备、半导体设备与系统板 |
-
2015
- 2015-04-24 CN CN201510203650.0A patent/CN105630128A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020141233A1 (en) * | 2001-03-29 | 2002-10-03 | Keiji Hosotani | Semiconductor memory device including memory cell portion and peripheral circuit portion |
| CN103309425A (zh) * | 2012-03-06 | 2013-09-18 | 富士施乐株式会社 | 图像形成装置和信息处理装置 |
| CN103530064A (zh) * | 2012-07-06 | 2014-01-22 | 株式会社东芝 | 存储器控制设备、半导体设备与系统板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111552365A (zh) * | 2020-04-02 | 2020-08-18 | 北京新忆科技有限公司 | 存储器芯片及其控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101208393B1 (ko) | 멀티미디어 처리 전력 관리를 위한 전력 게이팅 | |
| US11385985B2 (en) | Server power consumption management method and device | |
| US10817043B2 (en) | System and method for entering and exiting sleep mode in a graphics subsystem | |
| US9292079B2 (en) | Accelerating the microprocessor core wakeup by predictively executing a subset of the power-up sequence | |
| US20130124890A1 (en) | Multi-core processor and method of power management of a multi-core processor | |
| US11368321B2 (en) | Power sourcing equipment and energy saving method for power over ethernet | |
| US20150162899A1 (en) | Efficient wakeup of power gated domains through charge sharing and recycling | |
| US8947966B2 (en) | Power gated memory device with power state indication | |
| US20160216758A1 (en) | PCI Express Device With Early Low Power State | |
| US6542996B1 (en) | Method of implementing energy-saving suspend-to-RAM mode | |
| CN105786402A (zh) | 动态调整存储器装置的速度的方法及装置 | |
| CN101853067B (zh) | 减少装置功率消耗的方法及具有嵌入式存储器模块的装置 | |
| US10732697B2 (en) | Voltage rail coupling sequencing based on upstream voltage rail coupling status | |
| US10326446B2 (en) | Semiconductor apparatus including a power gating circuit and a repair method of the semiconductor apparatus | |
| US9389674B2 (en) | Predictively turning off a charge pump supplying voltage for overdriving gates of the power switch header in a microprocessor with power gating | |
| CN105630128A (zh) | Mram芯片及其功耗控制方法 | |
| EP2992400B1 (en) | Frequency power manager | |
| CN105630127A (zh) | 嵌入MRAM的SoC芯片及其功耗控制方法 | |
| JP2022097390A (ja) | 動的ｕｓｂ－ｃモード選択ｏｓｐｍポリシー方法及び装置 | |
| US10042406B2 (en) | Semiconductor device | |
| TWI744581B (zh) | 電子裝置以及供電方法 | |
| CN115208843B (zh) | 一种板级国产交换机级联实现系统及方法 | |
| CN110007739A (zh) | 一种噪声屏蔽电路及芯片 | |
| US20230030985A1 (en) | Hierarchical state save and restore for device with varying power states | |
| CN116665732A (zh) | 一种低休眠功耗的eMMC闪存控制器及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160601 |
|
| RJ01 | Rejection of invention patent application after publication |