CN105786402A - 动态调整存储器装置的速度的方法及装置 - Google Patents

动态调整存储器装置的速度的方法及装置 Download PDF

Info

Publication number
CN105786402A
CN105786402A CN201610008507.0A CN201610008507A CN105786402A CN 105786402 A CN105786402 A CN 105786402A CN 201610008507 A CN201610008507 A CN 201610008507A CN 105786402 A CN105786402 A CN 105786402A
Authority
CN
China
Prior art keywords
storage arrangement
speed
bandwidth
described storage
operation bandwidth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610008507.0A
Other languages
English (en)
Inventor
魏淳航
周宏霖
郑秦辉
陈家明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN105786402A publication Critical patent/CN105786402A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • G06F3/0611Improving I/O performance in relation to response time
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629Configuration or reconfiguration of storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Power Sources (AREA)

Abstract

本发明提供一种动态调整存储器装置的速度的方法及装置,其中一种动态调整存储器装置的速度的方法,包括:从与所述存储器装置耦接的外部存储器接口取得有关于所述存储器装置的多个存储器传输的信息;根据所述多个存储器传输的信息确定所述存储器装置的运行带宽;将所述存储器装置的所述运行带宽与一个或多个阈值带宽进行比较;以及根据比较结果调整所述存储器装置的所述速度。本发明的优点之一在于能够调整存储器装置的速度以达到节省能源的目的。

Description

动态调整存储器装置的速度的方法及装置
技术领域
本发明是有关于存储器装置,特别是有关于动态调整存储器速度的方法及装置。
背景技术
便携式电子装置,例如智能型手机、平板计算机、及可穿戴式装置等通常利用电池提供电力以运行。一般而言,便携式电子装置的硬件,例如是其中央处理器(CPU)及存储器,为了省电而不需要运行在高工作频率(operatingfrequency)或速度,除非需要效能。当硬件工作在高频率时,电池电力通常会有高功耗及散热问题。
传统的方法通常在便携式电子装置中使用动态电压频率调整(DynamicVoltageandFrequencyScaling,DVFS)这一电源管理技术,以基于CPU负载来调整CPU的工作频率,从而达到系统省电的目的。然而,目前仍然没有调整存储器的速度或频率的解决方法。存储器的速度通常是固定的,例如全速(fullspeed),就算在没有存储器带宽需求时也是如此。目前的操作系统(OperatingSystems,OSs)并不会侦测存储器带宽的需求而相应地调整存储器的速度。
发明内容
有鉴于此,本发明提供一种动态调整存储器装置的速度的方法及装置。
在一示范性的实现方式中提供了一种动态调整存储器装置的速度的方法,包括:从与存储器装置耦接的外部存储器接口(ExternalMemoryInterface,EMI)取得与存储器装置有关的存储器传输(memorytransactions)的信息,根据存储器传输以确定存储器装置的运行带宽(runtimebandwidth),将存储器装置的运行带宽与至少一阈值带宽进行比较,以及根据比较结果调整存储器装置的速度。
在另一示范性的实现方式提供了一种动态调整存储器装置的速度的装置,包括触发模块、比较模块、及调整模块。触发模块用以提供触发信号。比较模块是用以接收触发信号,并当接收到触发信号时从与存储器装置耦接的外部存储器接口取得与存储器装置有关的存储器传输的信息,且比较模块更用以根据存储器传输确定存储器装置的运行带宽,并将存储器装置的运行带宽与一个或多个阈值带宽进行比较;以及调整模块用以根据比较模块的比较结果调整存储器装置的速度。
在又一示范性的实现方式中提供了一种动态调整存储器装置的速度的方法,包括:动态地侦测存储器装置的运行带宽,以及根据侦测结果调整存储器装置的速度。
在又一示范性的实现方式中提供了一种动态调整存储器装置的速度的装置,包括:处理器,耦接至所述存储器装置,并用以动态地侦测所述存储器装置的运行带宽,其中所述处理器更用以根据侦测结果调整所述存储器装置的所述速度。根据本发明一实施例,该动态调整存储器装置的速度的装置更包括外部存储器接口,其中,存储器装置通过外部存储器接口耦接至处理器。根据本发明一实施例,所述存储器装置为动态随机存取存储器(DynamicRandomAccessMemory,DRAM)。根据本发明一实施例,该处理器用以动态地侦测存储器装置的运行带宽,并根据侦测结果以调整存储器装置的速度。
本发明所提供的动态调整存储器装置的速度的方法及装置,其优点之一在于,根据本发明的多个实现方式可在不需要高速工作时通过将存储器装置切换至低速以节省能源。根据本发明的多个实现方式可通过外部存储器接口侦测存储器装置的运行带宽,并据以调整存储器装置的速度。举例来说,根据存储器装置的当前运行带宽的不同,可降低、维持、或提高存储器装置的速度。
附图说明
下列图示用以提供有关本发明的进一步理解,并整合于此作为本发明的一部分。以下多个图示用于显示本发明的实现方式,并结合说明书以说明本发明的精神。需了解的是,为了清楚说明本发明的概念,图示中的组件并不一定会与实作中的尺寸等比例地绘示。
图1是显示本发明一实施例中的关于动态调整存储器的速度的方法100的流程图。
图2是显示根据本发明一实施例中的一场景200的示意图。
图3是显示根据本发明另一实施例中的一场景300的示意图。
图4是显示根据本发明又一实施例中的一场景400的示意图。
图5是显示根据本发明一实施例中的动态调整存储器的速度的装置500的功能方块图。
图6a-6b是显示根据本发明不同实施例中的动态调整存储器的速度的装置600的功能方块图。
图7是显示根据本发明一实施例中的动态调整存储器的速度的进程700的流程图。
图8是显示根据本发明一实施例中的动态调整存储器的速度的进程800的流程图。
具体实施方式
在说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解,硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”及“包括”为一开放式的用语,故应解释成“包含但不限定于”。“大致”是指在可接受的误差范围内,本领域技术人员能够在一定误差范围内解决所述技术问题,基本达到所述技术效果。此外,“耦接”一词在此包含任何直接及间接的电性连接手段。因此,若文中描述一第一装置耦接于一第二装置,则代表该第一装置可直接电性连接于该第二装置,或通过其它装置或连接手段间接地电性连接至该第二装置。“连接”一词在此包含任何直接及间接、有线及无线的连接手段。以下所述为实施本发明的较佳方式,目的在于说明本发明的精神而非用以限定本发明的保护范围,本发明的保护范围当视后附的权利要求所界定者为准。
为使本发明的上述目的、特征和优点能更明显易懂,下文特举一较佳实施例,并配合所附图示,作详细说明如下。
图1是显示本发明一实施例中的关于动态调整存储器的速度的方法100的流程图。方法100是关于一个或多个操作、动作、或是功能,其可由一个或多个步骤所表示,例如是步骤110、120及130。虽然用多个步骤表示,但是方法100中的不同步骤可根据所需的实现方式进行切分、合并或是删除。方法100可由动态调整存储器的速度的装置中的处理器所实现。另外,方法100也可通过硬件、软件、固件、及/或中介软件(middleware)的任意组合来实现。动态调整存储器的速度的装置中的处理器可以是通用处理器,微处理器单元,中央处理单元CPU、控制逻辑、数字信号处理器或专用电路等,简洁起见,以下简称“处理器”,但此处仅为举例说明,本发明并不以此为限。根据处理器中各逻辑处理电路执行的功能不同,根据本发明一实施例的处理器包含多个模块。
在步骤110中,动态调整存储器的速度的装置中的处理器取得存储器装置的运行带宽。举例来说,控制逻辑可从与该存储器装置耦接的外部存储器接口取得与该存储器装置有关的存储器传输(memorytransactions)的信息,且该控制逻辑可根据存储器传输确定该存储器装置的运行带宽。控制逻辑可通过取得由硬件或软件所实现的一计数器或计时器所计数的数值以确定该存储器装置的运行带宽。计数值可表示该存储器装置通过外部存储器接口所传输的数据量。为了取得运行带宽,控制逻辑可将通过外部存储器接口所传输的数据量除以该数据量传输时的时间长度。换句话说,可根据实际发生于或经过存储器装置的传输数据量以监视存储器装置的运行带宽。接着,方法100由步骤110前进至步骤120。
在步骤120,动态调整存储器的速度的装置中的处理器确定是否需要调整存储器装置的速度。举例来说,控制逻辑可将存储器装置的运行带宽与一个或多个阈值带宽进行比较,且控制逻辑可根据比较结果降低、维持、或增加存储器装置的速度。上述比较结果可表示下列情况中的一个或多个:(1)存储器装置的运行带宽是否超过一个或多个阈值带宽;及(2)相关差值。在确定不需要调整存储器装置的速度的情况中,控制逻辑可维持存储器装置的当前速度,且方法100由步骤120回到步骤110以重复方法100的上述部分。否则,在确定需要调整存储器装置的速度的情况中,方法100由步骤120前进至步骤130。
需注意的是,在将存储器装置的运行带宽与一个或多个阈值带宽进行比较之前,控制逻辑可根据存储器装置在运行中的系统状况以确定一个或多个阈值带宽中的哪一个用于进行比较。亦需注意的是,存储器装置、或包括存储装置的装置、或与存储器装置协同运行的装置可处于多个运行状态中的一个,且每个运行状态分别对应于多个阈值带宽中的对应阈值带宽。因此,在将存储器装置的运行带宽与一个或多个阈值带宽进行比较之前,控制逻辑确定存储器装置、或包括存储装置的装置、或与存储器装置协同运行的装置的当前运行状态,并根据确定的当前运行状态从该多个阈值带宽中选择相应的阈值带宽。亦需注意的是,除了比较结果之外,确定是否及/或如何调整存储器装置的速度与多个其它因素有关。举例来说,在存储器装置、或包括存储装置的装置、或与存储器装置协同运行的装置的一些运行状态中,可关闭(disable)比较动作及/或调整速度。
在步骤130,动态调整存储器的速度的装置中的处理器调整存储器装置的速度。举例来说,控制逻辑可调整存储器装置的供应电压及时钟中的一个或全部。在比较结果为运行带宽低于该多个阈值带宽中的一阈值带宽(例如:一低阈值带宽)的情况下,控制逻辑降低存储器装置的速度。在比较结果为运行带宽高于该多个阈值带宽中的一阈值带宽(例如:一高阈值带宽)的情况下,控制逻辑提高存储器装置的速度。在比较结果为运行带宽介于一范围内(例如:介于该低阈值带宽与该高阈值带宽之间)的情况下,控制逻辑维持存储器装置的速度。在一些实施方式中,仅有单一阈值带宽,而在其它实施方式中,可以有多个阈值带宽。在一实施例中,存储器装置的速度会被降低(或提高)至一预定速度。在另一实施例中,根据比较结果,存储器装置的速度会被降低(或提高)至多个预定速度中的一个。举例来说,不同的运行状态、阈值带宽、及/或来自阈值带宽的差值与不同的预定速度有关。
关于具有单一阈值带宽的情况及具有多个阈值带宽的情况的更多详细说明将结合动态调整存储器的速度的装置600一并介绍如下。方法100可由步骤130转至步骤110以重复方法100中的上述部分。
控制逻辑可采用一类后台进程机制(daemon-likemechanism),简单且易于维护,并可由一LINUX计时器及工作队列(workqueue)所实现。举例来说,控制逻辑可利用三个组件所实现。第一个组件可为存储器装置的运行带宽的信息,其可由硬件直接提供。第二个组件是为存储器时钟设定应用程序可程序化接口以取得存储器装置的时钟(或速度),其亦可直接由硬件所提供。第三个组件可为后台进程或计时器功能,其可由软件或硬件所实现。图2至图4是显示后台进程及计时器功能如何被实现的多个例子。
图2是显示根据本发明一实施例中的场景200的示意图。在场景200中,处理器根据计数器或计时器周期性地执行一个或多个操作。在图2所示的例子中,场景200包括具有周期时间为X毫秒的计时器210。因此,根据计时器210,每经过X毫秒后,可触发处理器执行一个或多个操作215。一个或多个操作215可包括检查、取得、侦测、或确定存储器装置的运行带宽,以及确定存储器装置的速度是否需要调整。
图3是显示根据本发明另一实施例中的场景300的示意图。在场景300中,处理器周期性地执行一个或多个操作315,举例而言,如图3所示,处理器可通过执行一进程310(例如后台进程)来周期性地执行相应操作。在图3所示的例子中,场景300包括执行时间为Y毫秒的进程310。因此,通过执行需要Y毫秒的进程310,可触发处理器执行一个或多个操作315。一个或多个操作315可包括检查、取得、侦测、或确定存储器装置的运行带宽及确定存储器装置的速度是否需要调整。
图4是显示根据本发明又一实施例中的场景400的示意图。处理器可周期性地执行一个或多个操作,举例而言,处理器可根据计数器或计时器、以及进程(例如后台进程)来周期性地执行相应操作。在图4所示的例子中,场景400包括周期时间为X毫秒的计时器410、以及运行时间为Y毫秒的进程420。意即,根据计时器410,每经过X毫秒后,可触发处理器执行一个或多个操作415,以及通过执行需要Y毫秒的进程420,可触发处理器执行一个或多个操作425。根据本发明一实施例,处理器可利用计时器410周期性地执行进程420(例如后台进程)来执行一个或多个操作425。其中,一个或多个操作415可包括检查、取得、侦测、或确定存储器装置的运行带宽。一个或多个操作425可包括确定存储器装置的速度是否需要调整。
图5是显示根据本发明一实施例中的动态调整存储器的速度的装置500的示意图。动态调整存储器的速度的装置500可执行多个功能以实现在此所述的技术、方法、及系统,包括前述的方法100、场景200、场景300、及场景400、以及后述的动态调整存储器的速度的方法700及800。动态调整存储器的速度的装置500可用以在外部电源供应器或内部电源供应器(例如:电池)上进行运行。动态调整存储器的速度的装置500可为电子装置,例如计算装置,以及动态调整存储器的速度的装置500可为便携式及/或可穿戴式。举例来说,动态调整存储器的速度的装置500可为智能型手机、穿戴式装置、或是计算装置,计算装置可例如平板计算机、膝上型计算机或笔记本电脑。在一些实施方式中,动态调整存储器的速度的装置500可为单一集成电路芯片、多个芯片、或是芯片组。
根据本发明一实施例,动态调整存储器的速度的装置500可至少包括图5中所示控制电路510。在一些实施方式中,动态调整存储器的速度的装置500可更包括存储器装置520、及耦接于控制电路510及存储器装置520之间的外部存储器接口530,使得控制电路510与存储器装置520可通过外部存储器接口530彼此进行沟通。虽然在图5中的存储器装置520及外部存储器接口530显示为动态调整存储器的速度的装置500的内部组件,在一些实施方式中,存储器装置520及外部存储器接口530中的任一个或全部均可位于动态调整存储器的速度的装置500的外部。举例来说,存储器装置520可为一种类型的随机存取存储器,例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、或是磁阻式随机存取存储器(MRAM)等。
控制电路510可包括触发模块512、比较模块514、及调整模块516。触发模块512、比较模块514、及调整模块516中的每个均可实施为软件、固件、中介软件、及/或硬件的形式。触发模块512、比较模块514、及调整模块516中的至少一个也可至少部分由硬件来实现,例如使用包括一个或多个晶体管、一个或多个二极管、一个或多个电容、一个或多个电阻、一个或多个电感、及/或一个多个忆阻器(memristor)的电路来实现。
触发模块512用以提供一触发信号(例如周期性地或非周期性地)。根据本发明一实施例,该触发信号可周期性地产生,例如可通过图2所示计时器来产生触发信号,或者可通过图3所示周期性执行的进程310来产生触发信号,又或者可通过图4所示使用计时器以及进程420的执行来产生触发信号;根据本发明另一实施例,该触发信号也可非周期性地产生,例如,通过检测到的特定事件(例如,用户设置或者特定进程等)来产生触发信号。比较模块514用以接收该触发信号,并当接收到来自触发模块512的触发信号时,从耦接于存储器装置520的外部存储器接口530取得与存储器520有关的存储器传输的信息。比较模块514更用以根据该存储器传输以确定存储器装置520的运行带宽。比较模块514可更用以将存储器装置520的运行带宽与一个或多个阈值带宽进行比较。调整模块516是用以根据来自比较模块514的比较结果调整存储器装置520的速度。需注意的是,存储器装置520通过外部存储器接口530与一个或多个其它使用者(未绘示)进行沟通,表示与存储器装置520有关的存储器传输的信息不仅包括存储器装置520与控制电路510之间的存储器传输,也可能包括了存储器装置520与一个或多个其它使用者之间的存储器传输。因此,所确定的存储器装置520的运行带宽可反映出存储器装置520与控制电路510及一个或多个其它使用者的通信。此处的“一个或多个其它使用者”是指以硬件、软件、中介软件、固件或其任意组合形式的一个或多个装置、组件及/或模块。
图6a-6b是显示根据本发明不同实施例中的动态调整存储器的速度的装置600的示意图。动态调整存储器的速度的装置600可执行多个功能以实现在此所述的技术、方法、及系统,包括前述的方法100、场景200、场景300、及场景400、以及后述的动态调整存储器的速度的方法700及800。动态调整存储器的速度的装置600是用以在外部电源供应器或内部电源供应器(例如:电池)上运行。装置600可为电子装置,例如是计算装置,以及动态调整存储器的速度的装置600是为便携式及/或可穿戴式。举例来说,动态调整存储器的速度的装置600可为智能型手机、穿戴式装置、或是计算装置,例如,平板计算机、膝上型计算机或笔记本电脑。在一些实施方式中,动态调整存储器的速度的装置600可为单一集成电路芯片、多个芯片、或是芯片组。
根据本发明一实施例,动态调整存储器的速度的装置600可包括图6a-6b中所示的处理器610。在一些实施方式中,动态调整存储器的速度的装置600可更包括存储器装置620及耦接于处理器610与存储器装置620之间的外部存储器接口630,使得处理器610与存储器装置620可通过外部存储器接口630彼此进行沟通。虽然在图6a-6b中的存储器装置620及外部存储器接口630显示为动态调整存储器的速度的装置600的内部组件,但是在一些实施方式中,存储器装置620及外部存储器接口630中的任一个或全部可位于动态调整存储器的速度的装置600的外部。举例来说,存储器装置620可为一种类型的随机存取存储器,例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、或磁阻式随机存取存储器(MRAM)。
根据本发明一实施例,处理器610可包括确定模块614及调整模块616。如图6a所示,根据本发明一实施例,处理器610也可包括一计时器612。选择性地,如图6b所示,计时器612也可位于处理器610的外部,并可耦接于处理器610和外部存储器接口630。在图6a和图6b所示的上述两个例子中,计时器612也可存取外部存储器接口630。计时器612、确定模块614、及调整模块616中的每个可实施为软件、固件、中介软件、及/或硬件的形式或其任意组合。计时器612、确定模块614、及调整模块616中的至少一个可至少部分由硬件来实现,例如使用包括一个或多个晶体管、一个或多个二极管、一个或多个电容、一个或多个电阻、一个或多个电感、及/或一个多个忆阻器的电路来实现。
动态调整存储器的速度的装置600可为动态调整存储器的速度的装置500的一实施方式的例子。意即,处理器610可为控制电路510的一实施方式,计时器612可为触发模块512的一实施方式、且确定模块614可为比较模块514的一实施方式,且调整模块616可为调整模块516的一实施方式。因此,在此所述的计时器612、确定模块614、及调整模块616的特性、能力、及功能可分别用于触发模块512、比较模块514、及调整模块516。
确定模块614用以动态地侦测存储器装置620的运行带宽。调整模块616用以根据侦测结果调整存储器装置620的速度。
在一些实施方式中,在动态地侦测存储器装置620的运行带宽时,确定模块614用以非周期性地侦测存储器装置620的运行带宽。选择性地,在动态地侦测存储器装置620的运行带宽时,确定模块614也可用以周期性地侦测存储器装置620的运行带宽。需注意的是,存储器装置620可通过外部存储器接口630与一个或多个其它使用者(未绘示)进行沟通,表示与存储器装置620有关的存储器传输的信息不仅可包括存储器装置620及处理器610之间的存储器传输,也可包括存储器装置620及一个或多个其它使用者之间的存储器传输。因此,所确定的存储器装置620的运行带宽可反映出存储器装置620与处理器610及一个或多个其它使用者的通信。此处的“一个或多个其它使用者”是指以硬件、软件、中介软件、固件、或其组合的形式的一个或多个装置、组件、及/或模块。
在一些实施方式中,在侦测存储器装置620的运行带宽时,确定模块614用以从与存储器装置620耦接的外部存储器接口630取得与存储器620有关的存储器传输的信息。此外,确定模块614用以根据该存储器传输以确定存储器装置620的运行带宽。在一些实施方式中,在根据该存储器传输确定存储器装置620的运行带宽时,确定模块614可从计时器612取得表示存储器装置620通过外部存储器接口630所传输的数据量的一计数值。举例来说,例如为硬件电路的计时器612,可与外部存储器接口630耦接,并用以计算存储器装置620通过外部存储器接口630所传输的数据量的计数值。此外,确定模块614可将通过外部存储器接口630所传的数据量除以传输这些数据量的时间长度以取得运行带宽。选择性地或另外地,在取得计数值时,确定模块614也可通过执行一进程618,来执行可计数数值的计时器612的功能。
在一些实施方式中,在调整存储器装置620的速度时,调整模块616可调整存储器装置620的供应电压和存储器装置620的时钟中的一个或是两者。
在一些实施方式中,在调整存储器装置620的速度时,调整模块616可将存储器装置620的运行带宽与一个或多个阈值带宽进行比较。此外,调整模块616可根据比较结果以降低、维持、或提高存储器装置620的速度。在一些实施方式中,在比较结果为运行带宽低于该多个阈值带宽中的一阈值带宽的情况下,调整模块616降低存储器装置620的速度。在比较结果为运行带宽高于该多个阈值带宽中的一阈值带宽的情况下,调整模块616提高存储器装置620的速度。在比较结果为运行带宽介于一带宽范围内的情况下,调整模块616维持存储器装置620的速度。意即,当存储器装置620的当前运行带宽处于一范围内时(例如介于低阈值带宽与高阈值带宽之间),则不需要调整存储器装置620的速度。
在一些实施方式中,会仅有单一阈值带宽。因此,会有高速及低速以供存储器装置620运行,且存储器装置620在运行带宽高于单一阈值带宽时以对应的高速度运行,在运行带宽低于单一阈值带宽时以对应的低速度运行。因此,当所侦测到或由确定模块614所确定的存储器装置620的运行带宽高于单一阈值带宽时,若存储器装置620的当前速度处于低速时,调整模块616可将存储器装置620的速度提升为高速。另一方面,若存储器装置620的当前速度已处于高速,调整模块616则维持存储器装置620的当前速度。类似地,当所侦测到或由确定模块614所确定的存储器装置620的运行带宽低于单一阈值带宽时,若存储器装置620的当前速度处于高速,则调整模块616可将存储器装置620的速度降低为低速。另一方面,若存储器装置620的当前速度已处于低速,则调整模块616可维持存储器装置620的当前速度。
在一些实施方式中,会有多个阈值带宽,且相应地存储器装置620的当前运行带宽会落在多个范围。举例来说,有三个不同的阈值带宽TB1、TB2、及TB3,其中TB1小于TB2,且TB2小于TB3。因此,存储器装置620的当前运行带宽在一时间中会处于下列带宽范围的其中一个:低于TB1的第一带宽范围、介于TB1及TB2之间的第二带宽范围、介于TB2及TB3之间的第三带宽范围、以及高于TB3的第四带宽范围。在此例子中,存储器装置620会运行在多个速度,包括速度1、速度2、速度3、以及速度4,其中速度1是相应于第一带宽范围、速度2是相应于第二带宽范围、速度3是相应于第三带宽范围、速度4是相应于第四带宽范围。因此,根据所侦测到或由确定模块614所确定的存储器装置620的当前运行带宽,并结合存储器装置620所运行的当前速度,调整模块616可相应地降低、维持、或增加存储器装置620的速度。意即,当确定模块614所确定的存储器装置620的当前运行带宽对应于存储器装置620的当前速度时,调整模块616可维持存储器装置620的速度。否则,当确定模块614所确定的存储器装置620的当前运行带宽并不对应于存储器装置620的当前速度时,调整模块616可能会降低或增加存储器装置620的速度,使得在调整后的存储器装置620的速度对应于其当前运行带宽。
在一些实施方式中,在将存储器装置620的运行带宽与一个或多个阈值带宽进行比较之前,调整模块616用以根据存储器装置620运行的系统状态以确定一个或多个阈值带宽。选择性地或额外地,在将存储器装置620的运行带宽与一个或多个阈值带宽进行比较之前,调整模块616更用以将存储器装置620、包括存储器装置620的装置600、或与存储器装置620协同运行的处理器610的当前运行状态确定作为存储器装置620的多个运行状态中的第一运行状态。更进一步,调整模块616可用以从存储器装置620、包括存储器装置620的装置600、或是与存储器装置620协同运行的处理器610所分别对应的多个阈值带宽中选择第一阈值带宽,第一阈值带宽对应于存储器装置620、包括存储器装置620的装置600、或是与存储器装置620协同运行的处理器610的第一运行状态。
图7是显示根据本发明一实施例中的动态调整存储器的速度的方法700的流程图。方法700可包括一个或多个运行、动作、或功能,并可由一个或多个步骤所表示,例如步骤710、720、730、及740。虽然用步骤表示,方法700中的不同步骤可根据所要的实现方式进行拆分、合并、或是删除。方法700可由动态调整存储器的速度的装置500所实施。仅为了说明目的且不限定本发明的范围,后述的方法700的内容是以方法700由动态调整存储器的速度的装置500所执行为例。方法700可开始于步骤710。
在步骤710,方法700包含比较模块514通过与存储器装置520耦接的外部存储器接口530取得与存储器装置520有关的多个存储器传输的信息。当周期地或非周期性地接收到来自触发模块512的触发信号时,比较模块514可取得与存储器装置520有关的存储器传输的信息。举例来说,存储器装置520可为动态随机存取存储器(DRAM)。方法700从步骤710前进至步骤720。
在步骤720,方法700包含比较模块514根据多个存储器传输确定存储器装置520的运行带宽。方法700从步骤720前进至步骤730。
在步骤730,方法700包含比较模块514将存储器装置520的运行带宽与一个或多个阈值带宽进行比较。方法700从步骤730前进至步骤740。
在步骤740,方法700包含调整模块516根据比较结果调整存储器装置520的速度(例如频率或时钟)。
图8是显示根据本发明一实施例中的动态调整存储器的速度的方法800的流程图。方法800可包括一个或多个运行、动作、或功能,并可由一个或多个步骤所表示,例如是步骤810及820。虽然用步骤表示,方法800中的不同步骤可根据所要的实现方式进行切分、合并、或是删除。方法800可由动态调整存储器的速度的装置600所实施。仅为了说明目的且不限定本发明的范围,后述的方法800的内容是以方法800由动态调整存储器的速度的装置600所执行为例。方法800可开始于步骤810。
在步骤810,方法800包含处理器610动态地侦测存储器装置620的运行带宽。举例来说,存储器装置620可为动态随机存取存储器(DRAM)。方法800从步骤810前进至步骤820。
在步骤820,方法800包含处理器610根据该侦测结果调整存储器装置620的速度(例如频率或时钟)。
在一些实施方式中,在动态地侦测存储器装置620的运行带宽时,方法800可包含处理器610非周期性地偶尔侦测存储器装置620的运行带宽。选择性地,在动态地侦测存储器装置620的运行带宽时,方法800可包含处理器610周期性地侦测存储器装置620的运行带宽。
在一些实施方式中,在侦测存储器装置620的运行带宽时,方法800可包含处理器610通过与存储器装置620耦接的外部存储器接口630取得与存储器装置620有关的存储器传输的信息。方法800更包含处理器610根据存储器传输确定存储器装置620的运行带宽。在一些实施方式中,在根据存储器传输确定存储器装置620的运行带宽时,方法800包含处理器610从计时器612取得一计数值,表示存储器装置620通过外部存储器接口630所传输的数据量。方法800更包含处理器610将通过外部存储器接口630所传输的数据量除以传输这些数据量的时间长度以取得运行带宽。在一些实施方式中,在取得计数值时,方法800包含处理器610通过执行进程618以执行一计时器的功能以计数数值。
在一些实施方式中,在调整存储器装置620的速度时,方法800更包括处理器610调整存储器装置620的供应电压及时钟中的至少一个。
在一些实施方式中,在根据比较结果降低、维持、或提高存储器装置620的速度时,方法800包括在比较结果为运行带宽低于一个或多个阈值带宽中的一阈值带宽时,处理器610降低存储器装置620的速度。选择性地或额外地,在根据比较结果降低、维持、或提高存储器装置620的速度时,方法800包括在比较结果为运行带宽高于一个或多个阈值带宽中的一阈值带宽时,处理器610提高存储器装置620的速度。选择性地或额外地,在根据比较结果降低、维持、或提高存储器装置620的速度时,方法800包括在比较结果为运行带宽处于一预定带宽范围之内,处理器610维持存储器装置620的速度。
在一些实施方式中,在将存储器装置620的运行带宽与一个或多个阈值带宽进行比较之前,方法800包括处理器610根据存储器装置620所运行的系统状况以确定一个或多个阈值带宽。选择性地或额外地,在将存储器装置620的运行带宽与一个或多个阈值带宽进行比较之前,方法800包括处理器610将存储器装置620、包括存储器装置620的装置600、或与存储器装置620协同运行的处理器610的当前运行状态确定作为存储器装置620的多个运行状态中的第一运行状态。此外,方法800可包括处理器610不管存储器装置620及/或装置600的运行状态而使用相同的阈值带宽。选择性地,方法800可包括处理器610从存储器装置620、及/或装置600、及/或处理器610所分别对应的多个阈值带宽中选择第一阈值带宽,第一阈值带宽对应于存储器装置620、及/或装置600、及/或处理器610的第一运行状态。
请注意,在此处所介绍的主题标的有时仅显示包含于其中的不同组件、或是已连接的不同其它组件。需了解的是这些绘示的架构仅为例子,且实际上可用许多其它架构实现以达到相同的功能。在一概念性的观念中,组件的任何排列方式以达到相同的功能是有效地相关,使得所要的功能可以达成。因此,在此任意两个组件合并以达到一特定功能可认为是彼此相关,使得所要的功能可以达成,不管是任何架构或是中间组件。类似地,任意相关的两个组件亦可视为“可运行连接组件”、或“可运行耦接组件”至彼此以达到想要的功能,且任意相关的两个组件亦可视为“可运行可耦接组件”至彼此以达到想要的功能。可运行可连接组件的特定例子包括,但非限定于实体可配对组件、及/或实体互动的组件、及/或逻辑互动组件、及/或逻辑可互动的组件。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (30)

1.一种动态调整存储器装置的速度的方法,包括:
从与所述存储器装置耦接的外部存储器接口取得有关于所述存储器装置的多个存储器传输的信息;
根据所述多个存储器传输的信息确定所述存储器装置的运行带宽;
将所述存储器装置的所述运行带宽与一个或多个阈值带宽进行比较;以及
根据比较结果调整所述存储器装置的所述速度。
2.根据权利要求1所述之动态调整存储器装置的速度的方法,其特征在于,所述存储器装置包括动态随机存取存储器、静态随机存取存储器或磁阻式随机存取存储器。
3.一种动态调整存储器装置的速度的装置,包括:
触发模块,用以提供触发信号;
比较模块,用以接收所述触发信号,并当接收到所述触发信号时,从与所述存储器装置耦接的外部存储器接口取得有关于所述存储器装置的多个存储器传输的信息,且所述比较模块更用以根据所述多个存储器传输的信息确定所述存储器装置的运行带宽,并将所述存储器装置的所述运行带宽与一个或多个阈值带宽进行比较;以及
调整模块,用以根据所述比较模块所产生的比较结果调整所述存储器装置的所述速度。
4.根据权利要求3所述之动态调整存储器装置的速度的装置,其特征在于更包括:
所述存储器装置,其中所述存储器装置包括动态随机存取存储器、静态随机存取存储器或磁阻式随机存取存储器。
5.一种动态调整存储器装置的速度的方法,包括:
动态地侦测所述存储器装置的运行带宽;以及
根据侦测结果调整所述存储器装置的速度。
6.根据权利要求5所述之动态调整存储器装置的速度的方法,其特征在于,所述存储器装置包括动态随机存取存储器、静态随机存取存储器或磁阻式随机存取存储器。
7.根据权利要求5所述之动态调整存储器装置的速度的方法,其特征在于,动态地侦测所述存储器装置的所述运行带宽包括:非周期性地侦测所述存储器装置的所述运行带宽。
8.根据权利要求5所述之动态调整存储器装置的速度的方法,其特征在于,动态地侦测所述存储器装置的所述运行带宽包括:周期性地侦测所述存储器装置的所述运行带宽。
9.根据权利要求5所述之动态调整存储器装置的速度的方法,其特征在于,动态地侦测所述存储器装置的所述运行带宽包括:
从与所述存储器装置耦接的外部存储器接口取得有关于所述存储器装置的多个存储器传输的信息;以及
根据所述多个存储器传输的信息确定所述存储器装置的所述运行带宽。
10.根据权利要求9所述之动态调整存储器装置的速度的方法,其特征在于,动态地侦测所述存储器装置的所述运行带宽包括:
对所述存储器装置通过所述外部存储器接口所传输的数据量进行计数;以及
将通过所述外部存储器接口所传输的所述数据量除以传输所述数据量的时间长度以取得所述运行带宽。
11.根据权利要求5所述之动态调整存储器装置的速度的方法,其特征在于,调整所述存储器装置的所述速度包括:调整所述存储器装置的供应电压及时钟中的至少一个。
12.根据权利要求5所述之动态调整存储器装置的速度的方法,其特征在于,调整所述存储器装置的所述速度包括:
将所述存储器装置的所述运行带宽与一个或多个阈值带宽进行比较;以及
根据比较结果降低、维持、或提高所述存储器装置的所述速度。
13.根据权利要求12所述之动态调整存储器装置的速度的方法,其特征在于,根据所述比较结果降低、维持、或提高所述存储器装置的所述速度包括:
当所述比较结果表示所述运行带宽低于所述一个或多个阈值带宽中的一个时,降低所述存储器装置的所述速度。
14.根据权利要求12所述之动态调整存储器装置的速度的方法,其特征在于,根据所述比较结果降低、维持、或提高所述存储器装置的所述速度包括:
当所述比较结果表示所述运行带宽高于所述一个或多个阈值带宽中的一个时,提高所述存储器装置的所述速度。
15.根据权利要求12所述之动态调整存储器装置的速度的方法,其特征在于,根据所述比较结果降低、维持、或提高所述存储器装置的所述速度包括:
当所述比较结果表示所述运行带宽是处于预定带宽范围内时,维持所述存储器装置的所述速度。
16.根据权利要求12所述之动态调整存储器装置的速度的方法,其特征在于更包括:
在将所述存储器装置的所述运行带宽与一个或多个阈值带宽进行比较之前,根据所述存储器装置所运行的系统状况确定所述一个或多个阈值带宽。
17.根据权利要求12所述之动态调整存储器装置的速度的方法,其特征在于更包括:
在将所述存储器装置的所述运行带宽与一个或多个阈值带宽进行比较之前,将所述存储器装置的当前运行状态,或是包括所述存储器装置的装置的当前运行状态,或是与所述存储器装置协同运行的装置的当前运行状态确定作为多个运行状态中的第一运行状态;以及
从分别对应于所述多个运行状态的多个阈值带宽中选择第一阈值带宽,其中所述第一阈值带宽对应于所述第一运行状态。
18.一种动态调整存储器装置的速度的装置,包括:
处理器,耦接至所述存储器装置,并用以动态地侦测所述存储器装置的运行带宽,其中所述处理器更用以根据侦测结果调整所述存储器装置的所述速度。
19.根据权利要求18所述之动态调整存储器装置的速度的装置,其特征在于更包括:
外部存储器接口;
其中,所述存储器装置通过所述外部存储器接口耦接至所述处理器。
20.根据权利要求18所述之动态调整存储器装置的速度的装置,其特征在于,在动态地侦测所述存储器装置的所述运行带宽时,所述处理器更非周期性地侦测所述存储器装置的所述运行带宽。
21.根据权利要求18所述之动态调整存储器装置的速度的装置,其特征在于,在动态地侦测所述存储器装置的所述运行带宽时,所述处理器更周期性地侦测所述存储器装置的所述运行带宽。
22.根据权利要求18所述之动态调整存储器装置的速度的装置,其特征在于,在动态地侦测所述存储器装置的所述运行带宽时,所述处理器更执行:
从与所述存储器装置耦接的外部存储器接口取得有关于所述存储器装置的多个存储器传输的信息;以及
根据所述多个存储器传输的信息确定所述存储器装置的所述运行带宽。
23.根据权利要求22所述之动态调整存储器装置的速度的装置,其特征在于,在动态地侦测所述存储器装置的所述运行带宽时,所述处理器更用以执行:
对所述存储器装置通过所述外部存储器接口所传输的数据量进行计数;以及
将通过所述外部存储器接口所传输的所述数据量除以传输所述数据量的时间长度以取得所述运行带宽。
24.根据权利要求18所述之动态调整存储器装置的速度的装置,其特征在于,在调整所述存储器装置的所述速度时,所述处理器更用以调整所述存储器装置的供应电压及时钟中的至少一个。
25.根据权利要求18所述之动态调整存储器装置的速度的装置,其特征在于,在调整所述存储器装置的所述速度时,所述处理器更用以执行:
将所述存储器装置的所述运行带宽与一个或多个阈值带宽进行比较;以及
根据比较结果降低、维持、或提高所述存储器装置的所述速度。
26.根据权利要求25所述之动态调整存储器装置的速度的装置,其特征在于,根据所述比较结果降低、维持、或提高所述存储器装置的所述速度时,所述处理器更当所述比较结果表示所述运行带宽低于所述一个或多个阈值带宽中的一个时,降低所述存储器装置的所述速度。
27.根据权利要求26所述之动态调整存储器装置的速度的装置,其特征在于,根据所述比较结果降低、维持、或提高所述存储器装置的所述速度时,所述处理器更当所述比较结果表示所述运行带宽高于所述一个或多个阈值带宽中的一个时,提高所述存储器装置的所述速度。
28.根据权利要求26所述之动态调整存储器装置的速度的装置,其特征在于,根据所述比较结果降低、维持、或提高所述存储器装置的所述速度时,所述处理器更当所述比较结果表示所述运行带宽是处于预定带宽范围时,维持所述存储器装置的所述速度。
29.根据权利要求25所述之动态调整存储器装置的速度的装置,其特征在于,在将所述存储器装置的所述运行带宽与一个或多个阈值带宽进行比较之前,所述处理器更根据所述存储器装置所运行的系统状况确定所述一个或多个阈值带宽。
30.根据权利要求25所述之动态调整存储器装置的速度的装置,其特征在于,在将所述存储器装置的所述运行带宽与一个或多个阈值带宽进行比较之前,所述处理器更将所述存储器装置的当前运行状态,或是包括所述存储器装置的当前运行状态,或是与所述存储器装置协同运行的装置的当前运行状态确定作为多个运行状态中的第一运行状态;以及由分别对应于所述多个运行状态的多个阈值带宽中选择第一阈值带宽,其中所述第一阈值带宽对应于所述第一运行状态。
CN201610008507.0A 2015-01-09 2016-01-07 动态调整存储器装置的速度的方法及装置 Withdrawn CN105786402A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562101513P 2015-01-09 2015-01-09
US62/101,513 2015-01-09
US14/967,244 US20160110132A1 (en) 2015-01-09 2015-12-11 Dynamic Adjustment Of Speed of Memory
US14/967,244 2015-12-11

Publications (1)

Publication Number Publication Date
CN105786402A true CN105786402A (zh) 2016-07-20

Family

ID=55749119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610008507.0A Withdrawn CN105786402A (zh) 2015-01-09 2016-01-07 动态调整存储器装置的速度的方法及装置

Country Status (2)

Country Link
US (1) US20160110132A1 (zh)
CN (1) CN105786402A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690988A (zh) * 2019-09-02 2020-01-14 网宿科技股份有限公司 带宽控制方法、带宽控制平台、服务器及存储介质
CN111913651A (zh) * 2019-05-10 2020-11-10 技嘉科技股份有限公司 固态硬盘以及固态硬盘的效能优化方法
CN113342155A (zh) * 2020-02-18 2021-09-03 浙江宇视科技有限公司 一种数据存储方法、装置、设备及存储介质
WO2022179348A1 (zh) * 2021-02-25 2022-09-01 华为技术有限公司 对存储器的输入带宽进行调整的方法及存储系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10581680B2 (en) 2015-11-25 2020-03-03 International Business Machines Corporation Dynamic configuration of network features
US9923839B2 (en) * 2015-11-25 2018-03-20 International Business Machines Corporation Configuring resources to exploit elastic network capability
US10296069B2 (en) * 2017-06-27 2019-05-21 Qualcomm Incorporated Bandwidth-monitored frequency hopping within a selected DRAM operating point
US11726659B2 (en) * 2021-03-10 2023-08-15 Samsung Electronics Co., Ltd. Systems, methods, and devices for data storage with specified data transfer rate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117864A1 (en) * 2001-10-22 2003-06-26 Hampel Craig E. Phase adjustment apparatus and method for a memory device signaling system
US20030167328A1 (en) * 2002-03-01 2003-09-04 Darren Neuman Method of analyzing non-preemptive DRAM transactions in real-time unified memory architectures
CN102298440A (zh) * 2010-06-23 2011-12-28 英特尔公司 经由动态存储器操作状态的存储器功率管理
US20120117397A1 (en) * 2010-11-04 2012-05-10 International Business Machines Corporation Dynamic voltage adjustment to computer system memory
CN103365800A (zh) * 2012-03-29 2013-10-23 三星电子株式会社 片上系统、包括其的电子系统和控制其的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6662278B1 (en) * 2000-09-22 2003-12-09 Intel Corporation Adaptive throttling of memory acceses, such as throttling RDRAM accesses in a real-time system
JP6351363B2 (ja) * 2013-08-01 2018-07-04 キヤノン株式会社 通信装置およびそのデータ処理方法
US20150378424A1 (en) * 2014-06-27 2015-12-31 Telefonaktiebolaget L M Ericsson (Publ) Memory Management Based on Bandwidth Utilization

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117864A1 (en) * 2001-10-22 2003-06-26 Hampel Craig E. Phase adjustment apparatus and method for a memory device signaling system
US20030167328A1 (en) * 2002-03-01 2003-09-04 Darren Neuman Method of analyzing non-preemptive DRAM transactions in real-time unified memory architectures
CN102298440A (zh) * 2010-06-23 2011-12-28 英特尔公司 经由动态存储器操作状态的存储器功率管理
US20120117397A1 (en) * 2010-11-04 2012-05-10 International Business Machines Corporation Dynamic voltage adjustment to computer system memory
CN103365800A (zh) * 2012-03-29 2013-10-23 三星电子株式会社 片上系统、包括其的电子系统和控制其的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111913651A (zh) * 2019-05-10 2020-11-10 技嘉科技股份有限公司 固态硬盘以及固态硬盘的效能优化方法
CN111913651B (zh) * 2019-05-10 2024-03-01 技嘉科技股份有限公司 固态硬盘以及固态硬盘的效能优化方法
CN110690988A (zh) * 2019-09-02 2020-01-14 网宿科技股份有限公司 带宽控制方法、带宽控制平台、服务器及存储介质
CN113342155A (zh) * 2020-02-18 2021-09-03 浙江宇视科技有限公司 一种数据存储方法、装置、设备及存储介质
WO2022179348A1 (zh) * 2021-02-25 2022-09-01 华为技术有限公司 对存储器的输入带宽进行调整的方法及存储系统

Also Published As

Publication number Publication date
US20160110132A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
CN105786402A (zh) 动态调整存储器装置的速度的方法及装置
TWI494863B (zh) 雙介面讀卡機模塊
US9552034B2 (en) Systems and methods for providing local hardware limit management and enforcement
US20190034106A1 (en) Power down mode for universal flash storage (ufs)
CN108419281B (zh) 一种网络切换方法、装置及通信终端
EP3510468B1 (en) System and method for clock control based on voltage associated with a microprocessor
CN105308571A (zh) 基于活动处理器的动态电压和频率管理
US20150028931A1 (en) Voltage regulation method and corresponding hpm, chip, and chip system
EP3189394B1 (en) Supply voltage node coupling using a switch
KR101707096B1 (ko) 일반 호스트 기반 제어기 레이턴시 방법 및 장치
US10296069B2 (en) Bandwidth-monitored frequency hopping within a selected DRAM operating point
US20110264929A1 (en) Processor performance state optimization
KR102661491B1 (ko) 동적 전압 주파수 스케일링을 사용하는 시스템 온 칩 및 그것의 동작 방법
CN104902526A (zh) 切换网络的方法、装置及移动终端
CN104394675A (zh) 一种终端
US20190260093A1 (en) Method for controlling fast charging, system for controlling fast charging, and terminal device
US9223379B2 (en) Intelligent receive buffer management to optimize idle state residency
EP3353666A1 (en) Memory interface with adjustable voltage and termination and methods of use
US20120185713A1 (en) Server, storage medium, and method for controlling sleep and wakeup function of the server
TW201541803A (zh) 可攜式電子裝置及其充電控制方法
CN103888556A (zh) 一种家庭终端设备及家庭终端设备的控制方法
US9996138B2 (en) Electronic system and related clock managing method
KR102278475B1 (ko) 전자 장치 및 그 제어 방법
CN103853307A (zh) 电子装置及降低处理器系统功耗的方法
KR20170092437A (ko) 초저전압 디지털 회로 및 그것의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20160720

WW01 Invention patent application withdrawn after publication