TWI744581B - 電子裝置以及供電方法 - Google Patents

電子裝置以及供電方法 Download PDF

Info

Publication number
TWI744581B
TWI744581B TW107145548A TW107145548A TWI744581B TW I744581 B TWI744581 B TW I744581B TW 107145548 A TW107145548 A TW 107145548A TW 107145548 A TW107145548 A TW 107145548A TW I744581 B TWI744581 B TW I744581B
Authority
TW
Taiwan
Prior art keywords
signal
clock
functional unit
power supply
internal
Prior art date
Application number
TW107145548A
Other languages
English (en)
Other versions
TW202024843A (zh
Inventor
張恒愷
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW107145548A priority Critical patent/TWI744581B/zh
Priority to US16/718,985 priority patent/US11927980B2/en
Priority to CN201911306872.XA priority patent/CN111338460B/zh
Publication of TW202024843A publication Critical patent/TW202024843A/zh
Application granted granted Critical
Publication of TWI744581B publication Critical patent/TWI744581B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種電子裝置，包括：控制器、時脈產生器、第一操作介面以及第一功能單元。控制器先產生第一時脈致能信號，再產生第一操作指令。時脈產生器根據第一時脈致能信號，產生第一時脈。第一操作介面根據第一時脈產生第一供電信號，並將第一操作指令轉譯為第一操作信號。第一功能單元根據第一供電信號而致能，並根據第一操作信號而動作。

Description

電子裝置以及供電方法
本發明係有關於一種電子裝置及其供電方法，特別係有關於一種依序對功能單元進行供電之電子裝置及其供電方法。
電子裝置中往往具有複數個功能單元，當電子裝置開機或是從休眠模式恢復工作時，若是電子裝置內部所有的單元同時上電的話，勢必將造成供應電壓上產生巨大的湧浪電流(inrush current)。
若是沒有立即需要操作之功能單元也同時供電的話，等待操作指令的功能單元也將耗損不必要的電源。然而，由於電子裝置的複雜度日趨複雜，因此我們有需要針對供電方法進行優化，以提升供應電壓的穩定性，並且降低電子裝置的功率損耗。
有鑑於此，本發明提出一種電子裝置，包括：一控制器、一時脈產生器、一第一操作介面以及一第一功能單元。上述控制器產生一第一操作指令以及一第一時脈致能信號。上述時脈產生器根據上述第一時脈致能信號，產生一第一時脈。上述第一操作介面根據上述第一時脈產生一第一供電信號，並將上述第一操作指令轉譯為一第一操作信號。上述第一功能單元根據上述第一供電信號而致能，並根據上述第一操作信號而動作。
根據本發明之一實施例，上述第一功能單元更包括：一第一內部功能電路以及一第二內部功能電路。上述第一內部功能電路根據上述第一供電信號而致能，其中當上述第一內部功能電路根據上述第一操作信號而動作時，產生一內部致能信號。第二內部功能電路根據上述內部致能信號而致能。
根據本發明之一實施例，上述控制器更產生一第二操作指令以及一第二時脈致能信號，上述時脈產生器更根據上述第二時脈致能信號而產生一第二時脈，其中上述電子裝置更包括一第二操作介面以及一第二功能單元。上述第二操作介面耦接至上述匯流排，並根據上述第二時脈產生一第二供電信號，並將上述第二操作指令轉譯為一第二操作信號。上述第二功能單元根據上述第二供電信號而致能，並根據上述第二操作信號而動作。
根據本發明之一實施例，當上述電子裝置根據一上電信號而致能時，上述控制器、上述時脈產生器、上述第一操作介面以及上述第二操作介面同時接受一供應電壓之供電，其中當上述第一功能單元根據上述第一供電信號而致能時，上述第一功能單元係由上述供應電壓供電，其中當上述第二功能單元根據上述第二供電信號而致能時，上述第二功能單元係由上述供應電壓供電。
根據本發明之一實施例，電子裝置更包括一匯流排。上述匯流排耦接至上述控制器、上述時脈產生器、上述第一操作介面以及上述第二操作介面之間，用以將上述第一操作指令以及上述第一時脈傳輸至上述第一操作介面，以及將上述第二操作指令以及上述第二時脈傳輸致上述第二操作介面。
根據本發明之一實施例，上述第一操作介面以及上述第二操作介面之任一者皆包括：一指令轉譯器、一邊緣偵測器、一計時器以及一邏輯閘。上述指令轉譯器用以將上述第一操作指令或上述第二操作指令轉譯為上述第一操作信號或上述第二操作信號。上述邊緣偵測器用以偵測上述第一時脈或上述第二時脈之一信號邊緣而產生上述第一供電信號或上述第二供電信號，其中上述第一功能單元或上述第二功能單元致能完成時發出一第一就緒信號或一第二就緒信號。上述計時器用以計數一既定時間而產生一計數信號。上述邏輯閘對上述計數信號以及上述第一就緒信號進行邏輯運算而產生一第一硬體信號，或對上述計數信號以及上述第二就緒信號進行邏輯運算而產生一第二硬體信號，其中上述控制器根據上述第一硬體信號，發出上述第一操作指令，其中上述控制器根據上述第二硬體信號，發出上述第二操作指令。
本發明更提出一種供電方法，適用於一電子裝置，其中上述電子裝置包括一第一功能單元，上述供電方法包括：產生一第一時脈；根據上述第一時脈，致能上述第一功能單元；以及操作上述第一功能單元。
根據本發明之一實施例，上述第一功能單元更包括一第一內部功能電路以及一第二內部功能電路，其中上述根據上述第一時脈致能上述第一功能單元之步驟更包括：根據上述第一時脈，致能上述第一內部功能電路；以及當操作上述第一內部功能電路時，致能上述第二內部功能電路。
根據本發明之另一實施例，上述第二電子裝置更包括一第二功能單元，更包括：產生一第二時脈；根據上述第二時脈，致能上述第二功能單元；以及操作上述第二功能單元。
根據本發明之一實施例，上述電子裝置係由一供應電壓供電，其中當根據上述第一供電信號而致能上述第一功能單元時，係利用上述供應電壓對上述第一功能單元供電，其中當根據上述第二供電信號而致能上述第二功能單元時，係利用上述供應電壓對上述第二功能單元供電。
根據本發明之一實施例，上述根據上述第一時脈致能上述第一功能單元之步驟更包括：偵測上述第一時脈之信號邊緣；當偵測到上述第一時脈之信號邊緣時，利用一供應電壓對上述第一功能單元供電；計數一既定時間；以及當上述第一功能單元致能完成且上述既定時間計數完成時，發出上述第一操作指令。
以下說明為本發明的實施例。其目的是要舉例說明本發明一般性的原則，不應視為本發明之限制，本發明之範圍當以申請專利範圍所界定者為準。
值得注意的是，以下所揭露的內容可提供多個用以實踐本發明之不同特點的實施例或範例。以下所述之特殊的元件範例與安排僅用以簡單扼要地闡述本發明之精神，並非用以限定本發明之範圍。此外，以下說明書可能在多個範例中重複使用相同的元件符號或文字。然而，重複使用的目的僅為了提供簡化並清楚的說明，並非用以限定多個以下所討論之實施例以及/或配置之間的關係。此外，以下說明書所述之一個特徵連接至、耦接至以及/或形成於另一特徵之上等的描述，實際可包含多個不同的實施例，包括該等特徵直接接觸，或者包含其它額外的特徵形成於該等特徵之間等等，使得該等特徵並非直接接觸。
第1圖係顯示根據本發明之一實施例所述之電子裝置之方塊圖。如第1圖所示，電子裝置100包括控制器110、時脈產生器120、匯流排130、第一操作介面141、第二操作介面142、第一功能單元151以及第二功能單元152。根據本發明之一實施例，當接收到上電信號SPO時，供應電壓VDD透過電源開關10而對電子裝置100進行供電，並產生內部供應電壓VDDI。
控制器110用以產生第一操作指令INS1、第二操作指令INS2、第一時脈致能信號SCN1以及第二時脈致能信號SCN2。時脈產生器120根據控制器110所產生之第一時脈致能信號SCN1而產生第一時脈CLK1，並且根據第二時脈致能信號SCN2而產生第二時脈CLK2。根據本發明之一實施例，控制器110係為一中央處理器。
匯流排130耦接至控制器110以及時脈產生器120，用以傳輸控制器110所產生之第一操作指令INS1第二操作指令INS2以及時脈產生器120所產生之第一時脈CLK1以及第二時脈CLK2至對應的功能單元。
根據本發明之一實施例，當電子裝置100上電後經內部供應電壓VDDI供電時，第一操作介面141以及第二操作介面142隨即接收內部供應電壓VDDI之供電(第1圖並未顯示)。當第一操作介面141經匯流排130接收到第一時脈CLK1時，第一操作介面141隨即根據第一時脈CLK1而產生第一供電信號EN1。第一操作介面141更接收來自匯流排130之第一操作指令INS1，且將第一操作指令INS1轉譯為第一操作信號SOP1。
第一功能單元151根據第一供電信號EN1而致能，並根據第一操作介面141所轉譯之第一操作信號SOP1而進行對應的動作。根據本發明之一實施例，當第一功能單元151根據第一供電信號EN1而致能時，代表第一功能單元151接受內部供應電壓VDDI之供電(第1圖並未顯示)，也可視為供應電壓VDD對第一功能單元151進行供電。
當第二操作介面142經匯流排130接收到第二時脈CLK2時，第二操作介面142根據第二時脈CLK2而產生第二供電信 號EN2。第二操作介面142更接收來自匯流排130之第二操作指令INS2，且將第二操作指令INS2轉譯為第二操作信號SOP2。
第二功能單元152根據第二供電信號EN2而致能，並根據第二操作介面142所轉譯之第二操作信號SOP2而進行動作。根據本發明之一實施例，當第二功能單元152根據第二供電信號EN2而致能時，代表第二功能單元152接受內部供應電壓VDDI之供電(第1圖並未顯示)，也可視為供應電壓VDD對第二功能單元152進行供電。
根據本發明之一些實施例，第一功能單元151及/或第二功能單元152可為靜態隨機存取記憶體。根據本發明之另一些實施例，第一功能單元151及/或第二功能單元152可為傳輸模組，如通用非同步收發傳輸器(Universal Asynchronous Receiver/Transmitter，UART)以及乙太網路模組等等。根據本發明之又一實施例，第一功能單元151及/或第二功能單元152可為馬達驅動器。根據本發明之其他實施例，第一功能單元151以及第二功能單元152可為目前已知或未知的功能電路及其組合。
根據本發明之一實施例，當控制器110需要使用第一功能單元151及/或第二功能單元152時，控制器110會先利用第一時脈致能信號SCN1及/或第二時脈致能信號SCN2控制時脈產生器120產生第一時脈CLK1及/或第二時脈CLK2，待第一功能單元151及/或第二功能單元152致能完成後，再發出第一操作指令INS1或第二操作指令INS2控制第一功能單元151及/或第二功能單元152進行對應的動作。
根據本發明之另一實施例，控制器110可同時發出第一操作指令INS1、第二操作指令INS2、第一時脈致能信號SCN1以及第二時脈致能信號SCN2，當第一功能單元151及/或第二功能單元152致能完成後，第一功能單元151及/或第二功能單元152再分別根據第一操作指令INS1及/或第二操作指令INS2進行對應的動作。
根據本發明之另一實施例，控制器110先發出第一時脈致能信號SCN1以及第二時脈致能信號SCN2後，再發出第一操作指令INS1以及第二操作指令INS2。當第一功能單元151及/或第二功能單元152根據第一時脈致能信號SCN1及/或第二時脈致能信號SCN2而致能完成後，分別根據第一操作指令INS1及/或第二操作指令INS2進行對應的動作。
根據本發明之一實施例，當控制器110並未控制時脈產生器120產生對應第一時脈CLK1及/或第二時脈CLK2時，代表控制器110並未對第一功能單元151及/或第二功能單元152進行操作，因此第一功能單元151及/或第二功能單元152於控制器110並未操作時未致能有助於降低功率損耗，並且避免所有功能單元同時致能時供應電壓VDD會產生湧浪電流的問題。
根據本發明之其他實施例，電子裝置100也可包括一個或複數個功能單元，其中第1圖僅以二個功能單元作為說明解釋本發明之目的，並非以任何形式限定於此。
第2圖係顯示根據本發明之另一實施例所述之電子裝置之方塊圖。如第2圖所示，電子裝置200包括控制器210、時脈產生器220、匯流排230、第一操作介面240以及第一功能單元250，其中控制器210、時脈產生器220、匯流排230以及第一操作介面240分別對應至第1圖之控制器110、時脈產生器120、匯流排130以及第一操作介面141，在此不再贅述。
如第2圖所示，第一功能單元250包括第一內部功能電路251以及第二內部功能電路252。根據本發明之一實施例，當控制器210需要控制第一功能單元250進行對應的動作時，控制器210會先利用第一時脈致能信號SCN1控制時脈產生器220產生第一時脈CLK1。第一操作介面240會根據第一時脈CLK1而產生第一供電信號EN1，使得第一內部功能電路251根據第一供電信號EN1而致能。此時，第二內部功能電路252仍處於失能狀態。
當第一內部功能電路251根據第一操作介面240所轉譯之第一操作信號SOP1而進行動作時，第一內部功能電路251會發出內部致能信號ENI，使得第二內部功能電路252根據內部致能信號ENI而致能。當第二內部功能電路252致能完成時，第二內部功能電路252根據第一操作信號SOP1，進行對應的動作。
根據本發明之一實施例，當第一內部功能電路251根據第一供電信號EN1而致能成功且接收到第一操作信號SOP1時，同時改變第一內部功能電路251之內部暫存器(第2圖並未顯示)之邏輯狀態，第一內部功能電路251根據內部暫存器之邏輯狀態，產生內部致能信號ENI，用以致能第二內部功能電路252。
根據本發明之另一實施例，控制器210可發出第一操作指令INS1以及第三操作指令(第2圖中並未顯示)，用以分別控制第一內部功能電路251以及第二內部功能電路252進行對應的動作，其中第一操作介面240係將第一操作指令INS1以及第三操作指令(第2圖中並未顯示)轉譯為第一操作信號SOP1以及第三操作信號(第2圖中並未顯示)。
當第一內部功能電路251根據第一操作信號SOP1執行對應的動作時，第一內部功能電路251產生內部致能信號ENI。根據本發明之一實施例，第一內部功能電路251係於解碼第一操作信號SOP1之同時，產生內部致能信號ENI。根據本發明之另一實施例，第一內部功能電路251係於解碼第一操作信號SOP1之後，產生內部致能信號ENI。
當第二內部功能電路252根據內部致能信號ENI而致能完成時，第二內部功能電路252根據第三操作信號(第2圖中並未顯示)而執行對應的動作。
根據本發明之一實施例，當第一內部功能電路251及/或第二內部功能電路252致能時，內部供應電壓VDDI係對第一內部功能電路251及/或第二內部功能電路252進行供電，亦可視為供應電壓VDD對第一內部功能電路251及/或第二內部功能電路252進行供電。
根據本發明之其他實施例，第一功能單元250可包括複數個內部功能電路，在此僅以二個內部功能電路進行說明解釋，並非以任何形式限定於此。
由於第一功能單元250中的第一內部功能電路251以及第二內部功能電路252順序致能，使得供應電壓VDD因電子裝置中所有單元同時致能而造成之湧浪電流的問題得以進一步緩解與降低。
第3圖係顯示根據本發明之一實施例所述之操作介面之方塊圖。根據本發明之一實施例，第3圖所示之操作介面300係對應至第1圖之第一操作介面141以及第二操作介面142，第3圖所示之匯流排30係對應至第1圖之匯流排130，第3圖所示之功能單元50對應至第1圖之第一功能單元151以及第二功能單元152。
如第3圖所示，操作介面300包括指令轉譯器310、邊緣偵測器320、計時器330以及邏輯閘340，其中操作介面300接收匯流排30所傳送之操作指令INS以及時脈CLK，並且產生供電信號EN以及操作信號SOP以控制功能單元50。
根據本發明之一實施例，第3圖之操作指令INS係對應至第1圖之第一操作指令INS1及/或第二操作指令INS2。根據本發明之一實施例，第3圖之時脈CLK係對應至第1圖之第一時脈CLK1及/或第二時脈CLK2。
指令轉譯器310用以將自匯流排30接收到的操作指令INS，轉譯為操作信號SOP。根據本發明之一實施例，第3圖之操作信號SOP係對應至第1圖之第一操作信號SOP1及/或第二操作信號SOP2。
邊緣偵測器320用以自匯流排30偵測時脈CLK之信號邊緣而產生供電信號EN，使得內部電源開關51導通而致能功能單元50，功能單元50因而接受內部供應電壓VDDI之供電。根據本發明之一實施例，第3圖之供電信號EN係對應至第1圖之第一供電信號EN1及/或第二供電信號EN2。
根據本發明之一實施例，邊緣偵測器320偵測時脈CLK之下降緣而產生供電信號EN。亦即，當邊緣偵測器320偵測時脈CLK由高邏輯位準轉變為低邏輯位準時，發出供電信號EN。根據本發明之另一實施例，邊緣偵測器320偵測時脈CLK之上升緣而產生供電信號EN。亦即，當邊緣偵測器320偵測時脈CLK由低邏輯位準轉變為高邏輯位準時，發出供電信號EN。
根據本發明之一實施例，當功能單元50致能完成時，功能單元50發出就緒信號SR。根據本發明之一實施例，功能單元50對應至第1圖之第一功能單元151以及第二功能單元152。當第一功能單元151致能完成時，發出第一就緒信號(第1圖並未顯示)，當第二功能單元152致能完成時，發出第二就緒信號(第1圖並未顯示)。
計時器330用以計數既定時間，而產生計數信號ST。根據本發明之一實施例，計時器330可根據編輯信號(第3圖並未顯示)而調整計數器330所計數之既定時間。邏輯閘340用以對計數信號ST以及就緒信號SR進行邏輯運算，而產生硬體信號SH。根據本發明之一實施例，邏輯閘340係為及閘(AND gate)。
根據本發明之一實施例，當第一功能單元151致能完成而發出第一就緒信號時，第一操作介面141根據計數信號ST以及第一功能單元151所產生之第一就緒信號，產生第一硬體信號；當第二功能單元152致能完成而發出第二就緒信號時，第二操作介面142根據計數信號ST以及第二功能單元152所產生之第二就緒信號，產生第二硬體信號。
根據本發明之一實施例，控制器110分別根據第1圖之第一操作介面141及/或第二操作介面142所發出之第一硬體信號及/或第二硬體信號，而發出第一操作指令INS1及/或第二操作指令INS2。
第4圖係顯示根據本發明之另一實施例所述之操作介面之方塊圖。根據本發明之一實施例，第4圖所示之操作介面400係對應至第2圖之第一操作介面240，第4圖所示之匯流排30係對應至第2圖之匯流排230，第4圖所示之功能單元60對應至第2圖之第一功能單元250。
如第4圖所示，操作介面400包括指令轉譯器410、邊緣偵測器420、計時器430、第一邏輯閘440以及第二邏輯閘450，其中將第4圖之操作介面400與第3圖之操作介面300相比較，操作介面400包括第一邏輯閘440以及第二邏輯閘450，其餘皆與操作介面300相同，在此不再贅述。
功能單元60包括第一內部功能電路61以及第二內部功能電路62，其中第一內部功能電路61以及第二內部功能電路62分別對應至第2圖之第一內部功能電路251以及第二內部功能電路252。
根據本發明之一實施例，當邊緣偵測器420自匯流排30偵測時脈信號CLK之信號邊緣時，產生供電信號EN，使得內部電源開關51導通而致能第一內部功能電路61，第一內部功能電路61因而接受內部供應電壓VDDI之供電。根據本發明之一實施例，第4圖之供電信號EN係對應至第2圖之第一供電信號EN1。
當第一內部功能電路61致能完成時，第一內部功能電路61發出第一就緒信號SR1。第一邏輯閘440隨即根據計時器430所產生之計數信號ST以及第一就緒信號SR1，產生第一硬體就緒信號SH1。
當第一內部功能電路61根據匯流排30所傳送之操作指令INS而動作時，第一內部功能電路61隨即產生內部致能信號ENI，用以致能第二內部功能電路62。根據本發明之一實施例，第4圖之操作指令INS係對應至第2圖之第一操作指令INS1。
當第二內部功能電路62致能完成時，第二內部功能電路62發出第二就緒信號SR2。第二邏輯閘450隨即根據計時器430所產生之計數信號ST以及第二就緒信號SR2，產生第二硬體就緒信號SH2。根據本發明之一實施例，第一邏輯閘440以及第二邏輯閘450係為及閘(AND gate)。
根據本發明之一實施例，第2圖之控制器210根據第一硬體就緒信號SH1以及第二硬體就緒信號SH2，而利用第一操作指令INS1分別控制第一內部功能電路251以及第二內部功能電路252之動作。根據本發明之另一實施例，控制器210可於第一硬體就緒信號SH1以及第二硬體就緒信號SH2前即發出第一操作指令INS1。當第一硬體就緒信號SH1發出時，第一內部功能電路251再根據第一操作指令INS1，執行對應的動作；當第二硬體就緒信號SH2發出時，第二內部功能電路251再根據第一操作指令INS1，執行對應的動作。
根據本發明之另一實施例，控制器210可發出第一操作指令INS1以及第三操作指令(第2圖中並未顯示)，用以分別控制第一內部功能電路251以及第二內部功能電路252進行對應的動作。當第一硬體就緒信號SH1發出時，第一內部功能電路251再根據第一操作指令INS1，執行對應的動作；當第二硬體就緒信號SH2發出時，第二內部功能電路251再根據第三操作指令(第2圖中並未顯示)，執行對應的動作。
根據本發明之另一實施例，第4圖之操作介面400可對第一硬體就緒信號SH1以及第二硬體就緒信號SH2進行邏輯運算而產生整合硬體就緒信號(第2圖中並未顯示)。當控制器210接收到整合硬體就緒信號時，代表第一內部功能電路251以及第二內部功能電路252皆已致能完成。
第5圖係顯示根據本發明之一實施例所述之供電方法之流程圖。以下針對第5圖之流程圖的敘述，將搭配第1圖以及第2圖，以利詳細說明。
首先，對第1圖之電子裝置100或第2圖之電子裝置200進行供電(步驟S1)。如第1圖以及第2圖所示，供應電壓VDD係根據上電信號，而對SPO電子裝置100以及電子裝置200進行供電。
當需要操作功能單元執行對應的動作時時，產生對應的時脈(步驟S2)。根據本發明之一實施例，如第1圖所示，當控制器110需要操作第一功能單元151時，產生第一時脈CLK1；當控制器需要操作第二功能單元152，產生第二時脈CLK2。根據本發明之另一實施例，如第2圖所示，當控制器210需要操作第一功能單元250時，產生第一時脈CLK1。
接著，根據產生之時脈，致能對應的功能單元(步驟S3)。根據本發明之一實施例，如第1圖所示，第一操作介面141根據第一時脈CLK1，致能第一功能單元151；第二操作介面142根據第二時脈CLK2，致能第二功能單元152。根據本發明之另一實施例，如第2圖所示，第一操作介面240根據第一時脈CLK1，致能第一功能單元250中之第一內部功能電路251。
隨後，發出操作指令操作功能單元(步驟S4)。根據本發明之一實施例，如第1圖所示，控制器110發出第一操作指令INS1及/或第二操作指令INS2，控制第一功能單元151及/或第二功能單元152執行對應的動作。根據本發明之另一實施例，如第2圖所示，控制器210發出第一操作指令INS1，控制第一內部功能電路251以及第二內部功能電路252執行對應的動作。根據本發明之另一實施例，控制器210發出第一操作指令INS1以及第三操作指令(第2圖中並未顯示)，控制第一內部功能電路251以及第二內部功能電路252執行對應的動作。
本發明提出了具有智慧上電功能之電子裝置及其供電方法，使得電子裝置中尚未使用的功能單元能夠在被操作之前一瞬間上電，以利節省功率損耗並減少供應電壓上發生湧浪電流之現象。甚至功能單元能夠如第2圖所示分成複數個內部功能電路，並且根據內部功能電路被操作之順序依序上電，以利進一步降低不必要的功率損耗，並且降低供應電流上發生湧浪電流之現象以及程度。
以上所述為實施例的概述特徵。所屬技術領域中具 有通常知識者應可以輕而易舉地利用本發明為基礎設計或調整以實行相同的目的和/或達成此處介紹的實施例的相同優點。所屬技術領域中具有通常知識者也應了解相同的配置不應背離本創作的精神與範圍，在不背離本創作的精神與範圍下他們可做出各種改變、取代和交替。說明性的方法僅表示示範性的步驟，但這些步驟並不一定要以所表示的順序執行。可另外加入、取代、改變順序和/或消除步驟以視情況而作調整，並與所揭露的實施例精神和範圍一致。
100、200:電子裝置
110、210:控制器
120、220:時脈產生器
130、230、30:匯流排
141、240:第一操作介面
142:第二操作介面
151、250:第一功能單元
152:第二功能單元
10:電源開關
50、60:功能單元
51:電源開關
251、61:第一內部功能電路
252、62:第二內部功能電路
300、400:操作介面310、410:指令轉譯器320、420:邊緣偵測器330、430:計時器340:邏輯閘440:第一邏輯閘450:第二邏輯閘SPO:上電信號VDD:供應電壓VDDI:內部供應電壓INS1:第一操作指令INS2:第二操作指令SCN1:第一時脈致能信號SCN2:第二時脈致能信號CLK1:第一時脈CLK2:第二時脈EN:供電信號EN1:第一供電信號EN2:第二供電信號ENI:內部致能信號SOP1:第一操作信號SOP2:第二操作信號SOP:操作信號INS:操作指令CLK:時脈SR:就緒信號SR1:第一就緒信號SR2:第二就緒信號ST:計數信號SH:硬體信號SH1:第一硬體就緒信號SH2:第二硬體就緒信號S1～S4:步驟流程
第1圖係顯示根據本發明之一實施例所述之電子裝置之方塊圖。 第2圖係顯示根據本發明之另一實施例所述之電子裝置之方塊圖。 第3圖係顯示根據本發明之一實施例所述之操作介面之方塊圖。 第4圖係顯示根據本發明之另一實施例所述之操作介面之方塊圖。 第5圖係顯示根據本發明之一實施例所述之供電方法之流程圖。
100:電子裝置
110:控制器
120:時脈產生器
130:匯流排
141:第一操作介面
142:第二操作介面
151:第一功能單元
152:第二功能單元
10:電源開關
SPO:上電信號
VDD:供應電壓
VDDI:內部供應電壓
INS1:第一操作指令
INS2:第二操作指令
SCN1:第一時脈致能信號
SCN2:第二時脈致能信號
CLK1:第一時脈
CLK2:第二時脈
EN1:第一供電信號
EN2:第二供電信號
SOP1:第一操作信號
SOP2:第二操作信號

Claims (10)

  1. 一種電子裝置，包括：一控制器，產生一第一操作指令以及一第一時脈致能信號；一時脈產生器，根據上述第一時脈致能信號，產生一第一時脈；一第一操作介面，偵測上述第一時脈之信號邊緣以產生一第一供電信號，並將上述第一操作指令轉譯為一第一操作信號；以及一第一功能單元，根據上述第一供電信號而致能，並根據上述第一操作信號而動作。
  2. 如申請專利範圍第1項所述之電子裝置，其中上述第一功能單元更包括：一第一內部功能電路，根據上述第一供電信號而致能，其中當上述第一內部功能電路根據上述第一操作信號而動作時，產生一內部致能信號；以及一第二內部功能電路，根據上述內部致能信號而致能。
  3. 如申請專利範圍第1項所述之電子裝置，其中上述控制器更產生一第二操作指令以及一第二時脈致能信號，上述時脈產生器更根據上述第二時脈致能信號而產生一第二時脈，其中上述電子裝置更包括：一第二操作介面，根據上述第二時脈產生一第二供電信號，並將上述第二操作指令轉譯為一第二操作信號；以及一第二功能單元，根據上述第二供電信號而致能，並根據上述第二操作信號而動作。
  4. 如申請專利範圍第3項所述之電子裝置，其中當上述 電子裝置根據一上電信號而致能時，上述控制器、上述時脈產生器、上述第一操作介面以及上述第二操作介面同時接受一供應電壓之供電，其中當上述第一功能單元根據上述第一供電信號而致能時，上述第一功能單元係由上述供應電壓供電，其中當上述第二功能單元根據上述第二供電信號而致能時，上述第二功能單元係由上述供應電壓供電。
  5. 如申請專利範圍第3項所述之電子裝置，更包括：一匯流排，耦接至上述控制器、上述時脈產生器、上述第一操作介面以及上述第二操作介面之間，用以將上述第一操作指令以及上述第一時脈傳輸至上述第一操作介面，以及將上述第二操作指令以及上述第二時脈傳輸至上述第二操作介面。
  6. 如申請專利範圍第5項所述之電子裝置，其中上述第一操作介面以及上述第二操作介面之任一者皆包括：一指令轉譯器，用以將上述第一操作指令或上述第二操作指令轉譯為上述第一操作信號或上述第二操作信號；一邊緣偵測器，用以偵測上述第一時脈或上述第二時脈之信號邊緣而產生上述第一供電信號或上述第二供電信號，其中上述第一功能單元或上述第二功能單元致能完成時發出一第一就緒信號或一第二就緒信號；一計時器，用以計數一既定時間而產生一計數信號；以及一邏輯閘，對上述計數信號以及上述第一就緒信號進行邏輯運算而產生一第一硬體信號，或對上述計數信號以及上述第二就緒信號進行邏輯運算而產生一第二硬體信號，其中上述控制器根據上述第一硬體信號，發出上述第一操作指令，其中上述控制器根據上述第二 硬體信號，發出上述第二操作指令。
  7. 一種供電方法，適用於一電子裝置，其中上述電子裝置包括一第一功能單元，上述供電方法包括：產生一第一時脈；偵測上述第一時脈之信號邊緣以致能上述第一功能單元；以及操作上述第一功能單元。
  8. 如申請專利範圍第7項所述之供電方法，其中上述第一功能單元更包括一第一內部功能電路以及一第二內部功能電路，其中上述根據上述第一時脈致能上述第一功能單元之步驟更包括：根據上述第一時脈，致能上述第一內部功能電路；以及當操作上述第一內部功能電路時，致能上述第二內部功能電路。
  9. 如申請專利範圍第7項所述之供電方法，其中上述電子裝置更包括一第二功能單元，更包括：產生一第二時脈；根據上述第二時脈，致能上述第二功能單元；以及操作上述第二功能單元。
  10. 如申請專利範圍第7項所述之供電方法，其中上述根據上述第一時脈致能上述第一功能單元之步驟更包括：偵測上述第一時脈之信號邊緣；當偵測到上述第一時脈之信號邊緣時，利用一供應電壓對上述第一功能單元供電；計數一既定時間；以及當上述第一功能單元致能完成且上述既定時間計數完成時，發出一第一操作指令。
TW107145548A 2018-12-18 2018-12-18 電子裝置以及供電方法 TWI744581B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107145548A TWI744581B (zh) 2018-12-18 2018-12-18 電子裝置以及供電方法
US16/718,985 US11927980B2 (en) 2018-12-18 2019-12-18 Electronic device and powering method thereof
CN201911306872.XA CN111338460B (zh) 2018-12-18 2019-12-18 电子装置以及供电方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107145548A TWI744581B (zh) 2018-12-18 2018-12-18 電子裝置以及供電方法

Publications (2)

Publication Number Publication Date
TW202024843A TW202024843A (zh) 2020-07-01
TWI744581B true TWI744581B (zh) 2021-11-01

Family

ID=71072534

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107145548A TWI744581B (zh) 2018-12-18 2018-12-18 電子裝置以及供電方法

Country Status (3)

Country Link
US (1) US11927980B2 (zh)
CN (1) CN111338460B (zh)
TW (1) TWI744581B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744581B (zh) * 2018-12-18 2021-11-01 新唐科技股份有限公司 電子裝置以及供電方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122809A1 (en) * 2001-12-27 2003-07-03 Hitachi, Ltd. Display drive control circuit
US6980191B2 (en) * 2000-04-27 2005-12-27 Kabushiki Kaisha Toshiba Display apparatus, image control semiconductor device, and method for driving display apparatus
TW201109908A (en) * 2009-09-04 2011-03-16 Leadtrend Tech Corp Power management integrated circuit and power management method
US9123308B2 (en) * 2001-09-28 2015-09-01 Sony Corporation Display memory, driver circuit, display, and portable information device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2488219Y (zh) * 2001-05-11 2002-04-24 德观电子(上海)有限公司 信息设备电力平台
WO2008133739A2 (en) * 2006-12-01 2008-11-06 The Regents Of The University Of Michigan Clock distribution network architecture for resonant-clocked systems
JP4774000B2 (ja) * 2007-03-19 2011-09-14 富士通セミコンダクター株式会社 半導体集積回路及び半導体集積回路が組み込まれた半導体装置
WO2009040760A1 (en) * 2007-09-27 2009-04-02 Nxp B.V. Clock generator
JP5447511B2 (ja) * 2009-05-18 2014-03-19 日本電気株式会社 通信回路および通信方法
EP2550747A1 (en) 2010-03-22 2013-01-30 Freescale Semiconductor, Inc. Power gating control module, integrated circuit device, signal processing system, electronic device, and method therefor
US9214924B2 (en) * 2011-03-25 2015-12-15 Freescale Semiconductor, Inc. Integrated circuit and method for reducing an impact of electrical stress in an integrated circuit
CN103135736A (zh) * 2011-11-25 2013-06-05 英业达股份有限公司 电源备援系统
US9230046B2 (en) * 2012-03-30 2016-01-05 International Business Machines Corporation Generating clock signals for a cycle accurate, cycle reproducible FPGA based hardware accelerator
US9053257B2 (en) * 2012-11-05 2015-06-09 Advanced Micro Devices, Inc. Voltage-aware signal path synchronization
CN203107142U (zh) * 2012-12-18 2013-08-07 北京大基康明医疗设备有限公司 Pet设备电源转接板、pet设备电源及pet设备
US9298250B2 (en) * 2013-08-06 2016-03-29 Globalfoundries Inc. Reconfigurable circuit to emulate system critical paths
US10338632B2 (en) * 2014-10-20 2019-07-02 Ambiq Micro, Inc. Adaptive voltage converter
CN205429689U (zh) * 2015-12-10 2016-08-03 国网甘肃省电力公司 直流大功率电子设备上电软保护电路
US10254782B2 (en) * 2016-08-30 2019-04-09 Micron Technology, Inc. Apparatuses for reducing clock path power consumption in low power dynamic random access memory
CN107608499B (zh) * 2017-10-10 2024-04-12 深圳市航顺芯片技术研发有限公司 一种降低芯片功耗的方法及其系统
US10705558B2 (en) * 2018-04-30 2020-07-07 Qualcomm Incorporated Apparatuses and methods for avoiding glitches when switching clock sources
TWI744581B (zh) * 2018-12-18 2021-11-01 新唐科技股份有限公司 電子裝置以及供電方法
US10698439B1 (en) * 2019-01-31 2020-06-30 Qualcomm Incorporated Efficient clock forwarding scheme

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980191B2 (en) * 2000-04-27 2005-12-27 Kabushiki Kaisha Toshiba Display apparatus, image control semiconductor device, and method for driving display apparatus
US9123308B2 (en) * 2001-09-28 2015-09-01 Sony Corporation Display memory, driver circuit, display, and portable information device
US20030122809A1 (en) * 2001-12-27 2003-07-03 Hitachi, Ltd. Display drive control circuit
TW201109908A (en) * 2009-09-04 2011-03-16 Leadtrend Tech Corp Power management integrated circuit and power management method

Also Published As

Publication number Publication date
US11927980B2 (en) 2024-03-12
CN111338460B (zh) 2022-10-18
CN111338460A (zh) 2020-06-26
US20200192418A1 (en) 2020-06-18
TW202024843A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
KR102108831B1 (ko) 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
EP3345282B1 (en) Usb power delivery dead-battery control
US9342131B2 (en) USB hub and control method of USB hub
US11385985B2 (en) Server power consumption management method and device
US9703737B2 (en) Method, apparatus, and system for improving inter-chip and single-wire communication for a serial interface
JP5746771B2 (ja) 低電力スタンバイモード制御回路用装置
TWI522774B (zh) 使用通訊匯流排協定之系統電力管理
WO2015027706A1 (zh) 一种基于i/o接口的信号输出方法和装置
US20120301321A1 (en) Fan control circuit
TWI744581B (zh) 電子裝置以及供電方法
CN108446139A (zh) 一种fpga芯片的唤醒方法及装置
TW201308058A (zh) 電腦主機板及其電壓調節電路
TWI528156B (zh) 具有喚醒電路的計算機系統
CN107436856B (zh) 具有直接控制的通信装置及相关方法
TWI533113B (zh) 用於電子系統之接續供電之競爭防止
US20120308400A1 (en) Fan control circuit
TW201327125A (zh) 記憶體供電系統
JP2010122858A (ja) 半導体回路及び信号伝送システム
TW201426273A (zh) 主機板及其電源管理方法
US9229502B2 (en) Fast wake-up of differential receivers using common mode decoupling capacitors
CN108268087B (zh) 半导体装置、半导体系统和操作半导体装置的方法
TW202210997A (zh) 電腦裝置及電源閘控電路
TWI588825B (zh) 驅動控制裝置
US20170063366A1 (en) Semiconductor apparatus
TW201416843A (zh) 電腦裝置及通用連接埠模組的供電方法