JPH11227304A - プリンタ装置 - Google Patents

プリンタ装置

Info

Publication number
JPH11227304A
JPH11227304A JP10292608A JP29260898A JPH11227304A JP H11227304 A JPH11227304 A JP H11227304A JP 10292608 A JP10292608 A JP 10292608A JP 29260898 A JP29260898 A JP 29260898A JP H11227304 A JPH11227304 A JP H11227304A
Authority
JP
Japan
Prior art keywords
clock
chip microcomputer
signal
clock signal
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10292608A
Other languages
English (en)
Inventor
Yuji Kawase
裕司 川瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10292608A priority Critical patent/JPH11227304A/ja
Publication of JPH11227304A publication Critical patent/JPH11227304A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 (修正有) 【課題】ワンチップマイクロコンピュータを採用したプ
リンタ装置において、CPUの動作周波数の切り換えを
可能とし、低消費電力化、発熱の低減を図る。 【解決手段】プリンタ装置1は、ワンチップマイクロコ
ンピュータ2の基準動作クロック周波数である第一のク
ロック信号を生成する第一のクロック信号生成手段17
aと、第二のクロック信号17bを生成する第二のクロ
ック信号生成手段を備え、第一と第二のクロック信号を
選択的に切り換えてワンチップマイクロコンピュータに
供給するクロック制御手段18を備える。クロック制御
手段18は、ワンチップマイクロコンピュータ2に外部
要因に起因する制御信号又はデータが入力される前に、
ワンチップマイクロコンピュータに供給するクロック信
号を第一のクロック信号に設定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の機能ブロッ
クからなるワンチップマイクロコンピュータを備えたプ
リンタ装置及びその制御方法に関し、特に、低消費電力
化及び発熱量低減を実現するに好適なプリンタ装置及び
その制御方法に関する。
【0002】
【従来の技術】コンピュータによる情報処理に対する依
存度の上昇と共に、プリンタ装置の高速化・高機能化の
要求が一層高まっている。プリンタ装置をより高速なも
のに変えるために、これを制御するCPUその他のコン
トローラ(以下、単にCPUという)の高速化が必要と
なる。
【0003】CPUの高速化を実現するための比較的簡
単で有効な一つの手法は、その動作クロック周波数を上
げることである。しかしながら、クロック周波数を上げ
ることによって、プリンタ装置の消費電力が増大すると
共に、内部の発熱の問題が発生する。高性能化の要求と
相反する装置の小型化の要求に応えるため、プリンタ装
置を構成する部品の実装密度は一層高まるばかりであ
り、このような場合、発熱の問題は深刻となる。特に、
インクジェット式プリンタにおいては、インクヘッド周
辺の温度はその印字品質に影響を与えることがある。
【0004】一般に、CPUの消費電力や発熱の問題を
回避する手段として、負荷の小さい処理を行なうか、そ
れを使用しない場合に、CPUに印加する動作クロック
周波数(以下、基準クロックという)を、通常より低い
周波数(以下、待機クロックという)に切り換えあるい
は停止することによって、その間の消費電力及び発熱を
低減することが行なわれている(特開平1−28088
3号、特開平2−5133号、特開平3−230206
号、特開平3−257515号、特開平3−29171
3号、特開平6−243308号など)。この場合、基
準クロックへの復帰は、CPUからの制御命令に基づい
て行われる。
【0005】また、外部割込み期間とその後の一定期間
のみ、CPUに基準クロックを供給し動作させることが
行われている(特開平5−108191号)。この場
合、CPUは外部割込みによりクロックが切り換わるこ
とは認識できるが、実際にクロックが切り換わったか否
かを認識することはできない。
【0006】
【発明が解決しようとする課題】一方で、近年ワンチッ
プマイクロコンピュータを搭載したプリンタ装置が広く
普及してきている。ワンチップマイクロコンピュータ
は、CPUコアの他に、通信機能、メモリ、I/Oポー
トなどの機能ブロックを1つのチップ上に実装した半導
体素子である。ワンチップマイクロコンピュータの採用
によって、プリンタ装置はより小型、高速、高性能にな
り、価格も安価になる。
【0007】しかしながら、ワンチップマイクロコンピ
ュータ上の各機能ブロックは一つの動作周波数を基準に
して動作するため、これに搭載されたCPUコアの動作
周波数だけを単独で変更できない。そのため、CPUの
動作周波数を切り換えるためには、ワンチップマイクロ
コンピュータ全体の動作周波数を切り換えることにな
る。
【0008】しかし、従来の方式のようにCPUの命令
に基づいて、ワンチップマイクロコンピュータの動作ク
ロック周波数を基準クロックに復帰させると、該ワンチ
ップマイクロコンピュータ上の他の機能ブロックにデー
タや制御命令が送信された時点では該動作周波数が復帰
しておらず、これらが正常に機能しない場合がある。特
に、通信機能を司る機能ブロックにおいて、動作周波数
が低いとUART(Universal Asynchronous Receiver T
ransmitter)による受信データを取り損なうといったよ
うな支障をきたす可能性が高い。また、このようなリア
ルタイム性の高い処理を行なう場合に、2つの周波数の
両方で動作するファームウェアを作成することは困難で
ある。
【0009】また、外部割込みによりクロックが切り換
えられる従来例では、クロック切り換え時(クロックが
安定する前)に動作が不安定となるといった問題が生ず
る。また、この問題を避けるため、クロックが切り換え
られ安定するのに十分な時間を設けた後、各種処理を開
始するようにした場合、スループットが低下するといっ
た問題が生ずる。
【0010】本発明の目的は、ワンチップマイクロコン
ピュータを採用したプリンタ装置において、CPUの動
作クロック周波数を変化させた場合でも動作に支障をき
たさず、ソフトウェア負荷も少ない方法を、最小限の付
加回路で実現することにより、プリンタ装置の低消費電
力化、延いては発熱の低減を図ることにある。
【0011】
【課題を解決するための手段】本発明は、複数の機能ブ
ロックからなるワンチップマイクロコンピュータを備え
たプリンタ装置に関する。本発明のプリンタ装置は、好
適には、前記ワンチップマイクロコンピュータの基準動
作クロック周波数である第一のクロック信号を生成する
第一のクロック信号生成手段と、前記第一のクロック信
号とは周波数の異なる、好ましくはこれよりも周波数の
低い、第二のクロック信号を生成する第二のクロック信
号生成手段を備える。また、前記第一と第二のクロック
信号を選択的に切り換えて前記ワンチップマイクロコン
ピュータに供給するクロック制御手段を備える。このク
ロック制御手段は、前記ワンチップマイクロコンピュー
タに外部要因に起因する制御信号又はデータが入力され
る前に、前記ワンチップマイクロコンピュータに供給す
るクロック信号を前記第一のクロック信号に設定する。
また、クロック制御手段により供給されるクロック信号
が、前記第一と第二のクロック信号のいずれであるかを
前記ワンチップマイクロコンピュータに通知するクロッ
ク通知手段を備える。 本発明において、ワンチップマ
イクロコンピュータは、前記外部要因に起因する制御信
号又はデータが、該ワンチップマイクロコンピュータに
入力される時点で前記第一のクロック信号に設定されて
いれば足り、従って、該第一のクロック信号への設定
は、前記制御信号又はデータの入力と同時に行われるも
のであっても良い。
【0012】本発明において、前記ワンチップマイクロ
コンピュータが、第二のクロック信号で供給される動作
周波数で動作可能である場合、例えばワンチップマイク
ロコンピュータに制御信号やデータの入力がない場合に
は、前記クロック制御手段は、供給するクロック信号を
第二のクロック信号に設定する。供給されるクロック信
号が第二のクロック信号である間、ワンチップマイクロ
コンピュータ延いてはプリンタ装置の消費電力が抑えら
れる。一方で、ワンチップマイクロコンピュータがこの
省電力モードにあるときに、外部要因に起因する制御信
号又はデータがプリンタ装置に与えられると、該制御信
号又はデータがワンチップマイクロコンピュータに入力
される前に、ワンチップマイクロコンピュータには、第
一のクロック信号が供給される。
【0013】
【発明の実施の形態】以下、本発明の一実施形態を図面
に沿って詳細に説明する。図1は本発明に係るプリンタ
装置の制御に関する一実施形態を示すブロック構成図で
ある。プリンタ装置1は、ホストコンピュータ16と接
続されており、該ホストコンピュータ16から送信され
る印字データを受信し、これを印字する。プリンタ装置
1は、ワンチップマイクロコンピュータ2を実装してお
り、該ワンチップマイクロコンピュータ2はレベル変換
回路15等の必要最小限のハードウェアを介して、前記
ホストコンピュータ16からのデータを受けるように構
成されている。レベル変換回路15は、ホストコンピュ
ータとのデータ通信のために必要な電圧変換を行なう。
【0014】ワンチップマイクロコンピュータ2は、プ
リンタ装置全体の制御を司るCPUコア3のほかに、通
信回路4、割込み回路5、I/Oポート(入出力ポー
ト)6、ROM(Read Only Memory)7、RAM(Rand
om Access Memory)8及びクロック入力部9、汎用タイ
マ19等の機能ブロックを、1つのLSIチップ上に備
えたものである。通信回路4は、UART(汎用非同期
送受信装置:UniversalAsynchronous Receiver/Transmi
tter)等、使用するデータ通信に対応した通信機能を実
現する部分である。プリンタ装置側のUARTは、ホス
ト側のUARTで1ビットずつ順番に送信されるデータ
を受け取り、これを元のバイト列に組み立て直す機能を
実現する。割込み回路5は、前記ホストコンピュータ1
6からのデータ受信や後述するセンサ10、スイッチ1
1からの外部割込み要求を受け、CPUが現在行なって
いる処理を一時中止して、該要求の処理を先に行なうた
めの機能である。I/Oポート6は、ワンチップマイク
ロコンピュータ2で取り扱うデータの入出力を行なう部
分であり、後述するクロック制御信号もI/Oポート6
を介してCPUコア3と通信する。クロック入力部9
は、クロック切り換え回路12から出力されたクロック
を入力し、ワンチップマイクロコンピュータ2上の各機
能ブロックを該クロックに同期させて動作させる。
【0015】センサ10は、プリンタ装置の保護カバ
ー、印字ヘッド位置、用紙位置等の状態を検出するため
の各種センサを指し、各センサにより検出が行われる
と、前記割込み回路5に割込み要求が発せられる。スイ
ッチ11は、電源スイッチ、用紙送りスイッチ、リセッ
トスイッチ等、ユーザが操作可能なスイッチ群を指し、
該スイッチのオン・オフにより割込み要求を送信する。
ワンチップマイクロコンピュータ2は、内蔵する汎用タ
イマー19に基く所定の時間間隔で、前記センサ10及
びスイッチ11の状態を取得し、ホストコンピュータ1
6側へ通知する。この機能を自動ステータス返送機能A
SB(Auto Status Back)と呼ぶ。ASB機能とは、予
めホストコンピュータによって設定された条件が整った
場合に、プリンタ装置が自動的に所定のステータス情報
をホストコンピュータに送信する機能である。条件の設
定はホストコンピュータから受信した所定のコマンドに
応じて行われる。例えば、「カバーオープン」という条
件が設定されると、プリンタ装置のカバーが開放された
場合に、プリンタ装置はステータスをホストに送信す
る。即ち、ステータスが変化したときに”リアルタイ
ム”にステータスがホストに送信される機能である。
【0016】次にクロック制御回路18について説明す
る。クロック制御回路18は、OR回路14とクロック
切り換え回路12とクロック選択回路13とからなる。
前記クロック切り換え回路12は、”High”及び”Lo
w”の異なる周波数のクロック信号を生成する2つの水
晶発振器17a、17bからのクロック信号を入力と
し、後述するクロック切り換え信号に応じていずれか一
方のクロックを選択的に出力し、ワンチップマイクロコ
ンピュータ2に供給するものである。また、クロック切
換の際CPUの動作に何らかの異常をきたすようなノイ
ズやパルスの発生がないように考慮されている。ここ
で”High”クロックは、前記ワンチップマイクロコンピ
ュータ2を動作させるための基準クロック信号である。
一方、”Low”クロックは、ワンチップマイクロコンピ
ュータ2が処理をしていない待機状態であるかその処理
負荷が軽い場合(例えば、印字すべきデータがなく次の
データあるいは制御信号を待っているような場合)に、
供給されるクロック信号(以下、待機クロック信号とい
う)である。一つの実施例で、”High”クロックを28
MHzとし、”Low”クロックを4MHzとすることができ
る。
【0017】クロック選択回路13は、前記クロック切
り換え回路12から出力されるクロックを選択するため
の回路である。クロック選択回路13は、後述するOR
回路14からのクロック切り換え要求信号又はワンチッ
プマイクロコンピュータ2からのクロック選択信号に応
じて”High”または”Low”クロックを選択し、クロッ
ク切り換え回路12及びワンチップマイクロコンピュー
タ2に、クロック切り換え信号を出力する。これによ
り、クロック切り換え回路12はワンチップマイクロコ
ンピュータ2に供給するクロック信号を切り換え、また
ワンチップマイクロコンピュータ2はクロック切り換え
回路12から与えられるクロックが”High”であるか”
Low”であるかを確実に知ることができる。また、クロ
ックの切り換えに時間がかかる、あるいはクロックが安
定するのに時間がかかるような場合には、クロック切り
換えの通知を受けてから所定の時間待つことにより安定
した動作を確保することができる。
【0018】ワンチップマイクロコンピュータ2からの
クロック選択信号は、クロック切り換え回路12より出
力されるクロックを、”Low”すなわち待機クロック、
又は”High”すなわち基準クロックに切り換えることを
要求する信号である。ワンチップマイクロコンピュータ
2は、所定時間CPUコア3による処理が行なわれない
か、または負荷の軽い処理が行なわれている場合に、待
機クロック”Low”を要求し、またCPUコア3による
内部処理が開始される場合に、基準クロック”High”を
要求する。例えば、プリンタ装置1のASB機能によ
り、プリンタ装置の各種状態情報をホストコンピュータ
16に送信する場合、該情報の取得に先立って基準クロ
ック”High”が要求される。
【0019】前記レベル変換回路15、センサ10及び
スイッチ11は、OR回路14を介してクロック選択回
路13に接続されている。OR回路14は、前記レベル
変換回路15、センサ10及びスイッチ11の何れかか
らの出力信号(割込み要求)を入力すると、クロック
を”High”、すなわち基準クロックにするクロック切り
換え要求を出力する。
【0020】以上のように前記クロック選択回路13
は、前記ワンチップマイクロコンピュータ2からのクロ
ック選択信号又は前記OR回路14からのクロック切り
換え要求を受けてクロック切り換え信号を出力し、ワン
チップマイクロコンピュータ2に供給されるクロックを
切り換える。すなわち、CPUコア3が基準クロック”
High”で動作しているときに、”Low”のクロック選択
信号が出力されると、クロック選択回路13はクロック
切換回路12からの出力クロックを待機クロック”Lo
w”に切り換える。また、CPUコア3が待機クロッ
ク”Low”で動作しているときに、OR回路14からク
ロック切り換え要求が出力されると、クロック選択回路
13はクロック切換回路12からの出力クロックを基準
クロック”High”に切り換える。なお、CPUコア3が
基準クロック”High”で動作しているときに、”High”
のクロック選択信号が出力された場合、又はCPUコア
3が待機クロック”Low”で動作しているときに、”Lo
w”のクロック選択信号が出力された場合には、クロッ
クの切り換えは行われず、その状態が維持される。前記
クロック選択回路13は、フリップフロップ回路を用い
て構成することができる。
【0021】前記ワンチップマイクロコンピュータ2
は、クロック制御回路18から供給されるクロック信号
に基いて動作するハードウェア又はソフトウェアで構成
される幾つかのタイマーを備える。これのタイマーに
は、汎用タイマー19の他に、ホストコンピュータ16
との間の通信ボーレートを決定する通信回路4が備える
タイマー、ASB機能を実現するためセンサ10及びス
イッチ11を監視するタイミングを決定するためのタイ
マー、RAM8がDRAM(定期的に書き換えが必要な
Dynamic RAM)である場合におけるリフレッシュ用のタ
イマーが含まれる。本発明においてこれらのタイマー
は、クロック制御回路18から供給されるクロック信号
が基準クロックであるか待機クロックであるかに応じ
て、その設定値が変更され、該タイマーで生成される時
間間隔が一定に保たれる。該タイマーの設定値の変更
は、マイクロコンピュータ2にクロック切り換え信号が
入力されたタイミングで行われる。
【0022】図2は、前記クロック制御信号とワンチッ
プマイクロコンピュータの動作クロックに関するタイミ
ングチャートを示している。以下、図に沿ってクロック
制御回路18によるクロックの切り換え制御について説
明する。
【0023】ワンチップマイクロコンピュータ2の動作
クロック(図ではCPUクロック)が基準クロック”Hi
gh”である場合に、CPUを待機状態にするための”Lo
w”のクロック選択信号が出力されると(図中A点)、
クロック選択回路13は”Low”のクロック切り換え信
号を出力し、供給されるCPUクロックを待機クロッ
ク”Low”にする。一方、待機状態にあったCPUコア
3での処理が開始されると、”High”のクロック選択信
号が出力され(B点)、これに基づいてクロック切り換
え信号は”High”を出力し、CPUクロックは基準信
号”High”に切り換えられる。ここで、クロック選択信
号が”Low”を出力しているときに、すなわちCPUク
ロックが”Low”にあるときに、外部割込みによりクロ
ック切り換え要求があると(C点)、クロック選択回路
13は”High”を出力する。これによってクロック選択
信号の状態に拘わらず、CPUクロックは基準クロッ
ク”High”に切り換えられ、ワンチップマイクロコンピ
ュータ2に供給されることとなる。また、このクロック
切り換えの際に、ワンチップマイクロコンピュータ2内
の各種タイマーの設定値が変更される。その後、ワンチ
ップマイクロコンピュータ2は、前記外部割り込みの内
容を確認し、その処理を実行する。なお、前記のとお
り、クロック選択信号が”High”を出力しているとき
に、すなわちCPUクロックが”High”にあるときに、
外部割込みによりクロック切り換え要求があると(D
点)、クロック切り換えは行われず基準クロック"High"
が維持される。
【0024】次に、ホストからの印字データ(UART
データ)を受信した場合のクロック制御回路18の動作
について説明する。図3はUARTデータを受信した際
のCPUクロックに関するタイミングチャートを示した
ものである。ここで、UARTデータの受信速度(図で
はUARTボーレート)は、基準クロック”High”の場
合に合わせて設定してある。CPUクロックが待機クロ
ック”Low”にある場合に、ホストからUARTデータ
が送信されると(図中A点)、直ちにクロック切り換え
要求がクロック制御回路18に与えられる。これを受け
てクロック選択回路13は、”High”のクロック切り換
え信号を出力し、CPUクロックを基準クロック”Hig
h”に切り換える。ここで、前記UARTデータの受信
からCPUクロックの切り換えまでの時間は、基準クロ
ックの1サイクル分程度であり、前記データを取り損な
うようなことがない。UARTデータの受信が完了し、
該受信データの処理(コマンド解析や文字展開など)が
開始されると、クロック選択信号は”High”を出力する
が(B点)、CPUクロックはクロック切り換え要求に
よって既に”High”の状態にあるので、これが維持され
る。受信処理が完了すると、CPUコアは待機状態に入
るために”Low”のクロック選択信号を出力し、CPU
クロックを待機クロック”Low”にする。以上のことよ
り、UARTデータの転送及び処理中は、基準クロッ
ク”High”が維持され、正常な動作が保障される。
【0025】以上、本発明の実施形態を図面に沿って説
明したが、本発明は前記実施形態おいて示された事項に
限定されず、特許請求の範囲及び発明の詳細な説明の記
載、並びに周知の技術に基づいて、当業者がその変更・
応用を行うことができる範囲が含まれる。実施形態にお
いては、データ受信、センサ出力及びスイッチ出力に基
づく外部割込みに起因して、CPUクロックを待機クロ
ックから基準クロックに復帰させる例を示したが、該ク
ロックを切り換えるための外的要因はこれに限らず、ワ
ンチップマイクロコンピュータに制御信号又はデータを
与えるあらゆる要因が含まれる。また、ワンチップマイ
クロコンピュータ内に実装される機能ブロックは、前記
実施形態に示したものに限らず、ROMやRAMを外装
し、バスを介して接続した構成のものであっても良い。
また発振器は、前記実施形態で示した水晶発振器に限ら
ず、周知のセラミック発振器やCR発振器などであって
も良い。さらに、基準クロック"High"の出力を分周した
ものを待機クロック"Low"として利用することもでき
る。また、周波数は"High"および"Low"の2段階だけで
なく中間の周波数を持つ"Middle"等を含めた3段階以上
の構成であっても良い。
【0026】
【発明の効果】以上の如く本発明によれば、ワンチップ
マイクロコンピュータを採用したプリンタ装置におい
て、CPUの動作周波数を変化させた場合でも動作に支
障をきたさず、ソフトウェア負荷も少ない方法を、最小
限の付加回路で実現することができる。この結果、この
種のプリンタ装置の低消費電力化、延いては発熱の低減
を図ることができるという効果がある。
【0027】特に、通信機能を内蔵したワンチップマイ
クロコンピュータを備えたプリンタ装置において、デー
タ受信時にCPUが待機状態にあっても、即座にCPU
クロックの切り換えが行なわれるので、受信データを取
り損なうことがなくなる。
【図面の簡単な説明】
【図1】本発明に係るプリンタ装置の制御に関する一実
施形態を示すブロック構成図である。
【図2】クロック制御信号とワンチップマイクロコンピ
ュータの動作クロックに関するタイミングチャートであ
る。
【図3】UARTデータを受信した際のCPUクロック
に関するタイミングチャートである。
【符号の説明】
1 プリンタ装置 2 ワンチップマイクロコンピュータ 3 CPUコア 4 通信回路 5 割込み回路 6 I/Oポート 7 ROM 8 RAM 9 クロック入力部 10 センサ 11 スイッチ 12 クロック切換回路 13 クロック選択回路 14 OR回路 15 レベル変換回路 16 ホストコンピュータ 17 水晶発振器 18 クロック制御回路

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 ホストコンピュータに接続して使用され
    るプリンタ装置において、 複数の機能ブロックからなるワンチップマイクロコンピ
    ュータと、 第一のクロック信号を生成する第一のクロック信号生成
    手段と、 前記第一のクロック信号とは周波数の異なる第二のクロ
    ック信号を生成する第二のクロック信号生成手段と、 前記第一と第二のクロック信号を選択的に切り換えて前
    記ワンチップマイクロコンピュータに供給するクロック
    制御手段と、 前記クロック制御手段により供給されるクロック信号
    が、前記第一と第二のクロック信号のいずれであるかを
    前記ワンチップマイクロコンピュータに通知するクロッ
    ク通知手段とを有し、 前記クロック制御手段は、前記ワンチップマイクロコン
    ピュータに外部要因に起因する制御信号又はデータが入
    力される前に、前記ワンチップマイクロコンピュータに
    供給するクロック信号を前記第一のクロック信号に設定
    することを特徴とするプリンタ装置。
  2. 【請求項2】 前記第一のクロック信号の周波数が、前
    記ワンチップマイクロコンピュータの基準動作クロック
    周波数であり、前記第二のクロック信号の周波数が、前
    記第一のクロック信号の周波数よりも低いものであるこ
    とを特徴とする請求項1記載のプリンタ装置。
  3. 【請求項3】 前記ワンチップマイクロコンピュータ
    は、該ワンチップマイクロコンピュータが前記第二のク
    ロック信号で供給される動作周波数で動作可能である場
    合に、第一のクロック選択信号を前記クロック制御手段
    に出力し、前記クロック制御手段は、該第一クロック選
    択信号に基いて前記ワンチップマイクロコンピュータに
    供給するクロック信号を前記第二のクロック信号に設定
    することを特徴とする請求項2記載のプリンタ装置。
  4. 【請求項4】 前記ワンチップマイクロコンピュータ
    は、該ワンチップマイクロコンピュータにデータ又は制
    御信号の入力が所定時間ない場合に、前記クロック選択
    信号を出力することを特徴とする請求項3記載のプリン
    タ装置。
  5. 【請求項5】 前記ワンチップマイクロコンピュータ
    は、前記ホストコンピュータへのプリンタ装置の状態情
    報を送信する前に、第二のクロック選択信号を前記クロ
    ック制御手段に出力し、前記クロック制御手段は、該第
    二のクロック選択信号に基いて前記ワンチップマイクロ
    コンピュータに供給するクロック信号を前記第一のクロ
    ック信号に設定することを特徴とする請求項2記載のプ
    リンタ装置。
  6. 【請求項6】 前記クロック制御手段は、 前記第一又は第二のクロック信号の何れかを前記ワンチ
    ップマイクロコンピュータに供給するクロック切り換え
    手段と、 前記ワンチップマイクロコンピュータに対し外部要因に
    起因する制御信号又はデータが入力されることを示すク
    ロック切り換え要求信号を入力し、該要求信号が入力さ
    れた場合に前記クロック切り換え手段からの出力信号を
    前記第一のクロック信号に設定するクロック選択手段
    と、を備えることを特徴とする請求項2記載のプリンタ
    装置。
  7. 【請求項7】 前記ワンチップマイクロコンピュータに
    入力される外部要因に起因する制御信号又はデータは、
    前記ホストコンピュータから与えられるものを含むこと
    を特徴とする請求項1記載のプリンタ装置。
  8. 【請求項8】 前記ワンチップマイクロコンピュータに
    入力される外部要因に起因する制御信号又はデータは、
    プリンタ装置の機構に関する状態を検出するためのセン
    サから与えられるものを含むことを特徴とする請求項1
    記載のプリンタ装置。
  9. 【請求項9】 前記ワンチップマイクロコンピュータに
    入力される外部要因に起因する制御信号又はデータは、
    ユーザーが操作可能なスイッチから与えられるものを含
    むことを特徴とする請求項1記載のプリンタ装置。
  10. 【請求項10】 前記ワンチップマイクロコンピュータ
    は、前記クロック制御手段から供給されるクロック信号
    に基いて動作するタイマーを備え、該供給されるクロッ
    ク信号の種類に応じて前記タイマーの設定値を変更する
    ことにより、該タイマーで生成される時間間隔を一定に
    維持することを特徴とする請求項1記載のプリンタ装
    置。
  11. 【請求項11】 ホストコンピュータに接続して使用さ
    れ、複数の機能ブロックからなるワンチップマイクロコ
    ンピュータを備えたプリンタ装置の制御方法において、 異なる2つの周波数を有する第一又は第二のクロック信
    号の何れかで前記ワンチップマイクロコンピュータを動
    作させる工程と、 外部要因に起因する制御信号又はデータを検出する工程
    と、 前記ワンチップマイクロコンピュータに前記外部要因に
    起因する制御信号又はデータが入力される前に、前記ワ
    ンチップマイクロコンピュータに供給するクロック信号
    を前記第一のクロック信号に設定する工程と、 前記ワンチップマイクロコンピュータに供給するクロッ
    ク信号を切り換えることを通知する工程と、を含むこと
    を特徴とするプリンタ装置の制御方法。
  12. 【請求項12】 前記第一のクロック信号の周波数が、
    前記ワンチップマイクロコンピュータの基準動作クロッ
    ク周波数であり、前記第二のクロック信号の周波数が、
    前記第一のクロック信号の周波数よりも低いものである
    ことを特徴とする請求項11記載のプリンタ装置の制御
    方法。
  13. 【請求項13】 前記ワンチップマイクロコンピュータ
    に供給するクロック信号を前記第一のクロック信号に設
    定する工程の後に、 前記外部要因に起因する制御信号又はデータを、前記ワ
    ンチップマイクロコンピュータで処理する工程と、 前記ワンチップマイクロコンピュータが前記第二のクロ
    ック信号で供給される動作周波数で動作可能となった場
    合に、前記ワンチップマイクロコンピュータに供給する
    クロック信号を前記第二のクロック信号に設定する工程
    と、を更に含むことを特徴とする請求項11記載のプリ
    ンタ装置の制御方法。
  14. 【請求項14】 前記ワンチップマイクロコンピュータ
    に供給するクロック信号を前記第二のクロック信号に設
    定する工程は、該ワンチップマイクロコンピュータにデ
    ータ又は制御信号の入力が所定時間ない場合に実行され
    ることを特徴とする請求項13記載のプリンタ装置の制
    御方法。
  15. 【請求項15】 前記ホストコンピュータへプリンタ装
    置の状態情報を送信する工程と、 前記状態情報を送信する工程の前に、前記ワンチップマ
    イクロコンピュータに供給するクロック信号を前記第一
    のクロック信号に設定する工程と、を更に含むことを特
    徴とする請求項12記載のプリンタ装置の制御方法。
  16. 【請求項16】 前記ワンチップマイクロコンピュータ
    に入力される外部要因に起因する制御信号又はデータ
    は、前記ホストコンピュータから与えられるものを含む
    ことを特徴とする請求項11記載のプリンタ装置の制御
    方法。
  17. 【請求項17】 前記ワンチップマイクロコンピュータ
    に入力される外部要因に起因する制御信号又はデータ
    は、プリンタ装置の機構に関する状態を検出するための
    センサから与えられるものを含むことを特徴とする請求
    項11記載のプリンタ装置の制御方法。
  18. 【請求項18】 前記ワンチップマイクロコンピュータ
    に入力される外部要因に起因する制御信号又はデータ
    は、ユーザーが操作可能なスイッチから与えられるもの
    を含むことを特徴とする請求項11記載のプリンタ装置
    の制御方法。
  19. 【請求項19】 前記ワンチップマイクロコンピュータ
    は、前記クロック制御手段から供給されるクロック信号
    に基いて動作するタイマーを備え、該供給されるクロッ
    ク信号の種類に応じて前記タイマーの設定値を変更する
    ことにより、該タイマーで生成される時間間隔を一定に
    維持する工程を更に含むことを特徴とする請求項11記
    載のプリンタ装置の制御方法。
JP10292608A 1997-10-16 1998-10-14 プリンタ装置 Pending JPH11227304A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10292608A JPH11227304A (ja) 1997-10-16 1998-10-14 プリンタ装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP28412697 1997-10-16
JP9-284126 1997-10-16
JP10292608A JPH11227304A (ja) 1997-10-16 1998-10-14 プリンタ装置

Publications (1)

Publication Number Publication Date
JPH11227304A true JPH11227304A (ja) 1999-08-24

Family

ID=26555333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10292608A Pending JPH11227304A (ja) 1997-10-16 1998-10-14 プリンタ装置

Country Status (1)

Country Link
JP (1) JPH11227304A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108258A (ja) * 2001-09-27 2003-04-11 Oki Electric Ind Co Ltd 割り込み処理可能な情報処理装置
US20110249292A1 (en) * 2010-04-08 2011-10-13 Canon Kabushiki Kaisha Control device capable of reducing power consumption and noise
CN102795002A (zh) * 2011-05-25 2012-11-28 富士施乐株式会社 图像处理设备和图像处理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108258A (ja) * 2001-09-27 2003-04-11 Oki Electric Ind Co Ltd 割り込み処理可能な情報処理装置
US20110249292A1 (en) * 2010-04-08 2011-10-13 Canon Kabushiki Kaisha Control device capable of reducing power consumption and noise
CN102233756A (zh) * 2010-04-08 2011-11-09 佳能株式会社 能够降低功耗及噪声的控制设备
CN102795002A (zh) * 2011-05-25 2012-11-28 富士施乐株式会社 图像处理设备和图像处理方法

Similar Documents

Publication Publication Date Title
EP1324179B1 (en) Dynamic power control in integrated circuits
KR100306532B1 (ko) 클록제어형정보처리장치
US6442407B1 (en) Mobile radio telephone set
US20050198418A1 (en) Multilayer system and clock control method
JP2007047966A (ja) 省電力制御システム
US9552050B2 (en) Information processing device, printing device, and control method
EP1058180B1 (en) Control circuit having clock control unit
JP2003076952A (ja) Sdメモリカードホストコントローラ及びクロック制御方法
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
US20190235567A1 (en) System and method for power management
JPH11202968A (ja) マイクロコンピュータ
JPH11227304A (ja) プリンタ装置
JP4032947B2 (ja) クロック同期式シリアル通信装置および半導体集積回路装置
JP2003248525A (ja) 電子機器における省電力制御装置及び省電力制御方法
US7539477B2 (en) Wireless LAN apparatus and semiconductor device
JP4076876B2 (ja) ネットワークシステム
JPH09109515A (ja) 画像形成装置
JPH1063366A (ja) 画像形成装置、画像形成装置の制御装置
JPH11110363A (ja) マルチプロセッサシステム
JP2002019231A (ja) 印刷装置
KR0159726B1 (ko) 프린터의 웨이크 업 방법
JP2004074623A (ja) 画像形成装置
JP2004013799A (ja) クロック切り替えシステム
JPH05221091A (ja) プリンタ装置
JPH08251316A (ja) 画像形成装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050913

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060201