-
TECHNISCHES
SACHGEBIET
-
Die
vorliegende Erfindung bezieht sich auf eine Speichersteuervorrichtung
zum Einsparen eines Energieverbrauchs durch Anhalten eines Taktsignals in
einem freien Zustand bzw. Ruhezustand des Systems LSI, während ein
Bruch des Speichers, integriert in dem System LSI, verhindert wird.
-
STAND DER
TECHNIK
-
In
einer logischen LSI und einem Mikrocomputer ist, um den Energieverbrauch
einzusparen, oftmals vorgeschlagen worden, den Takt bzw. die Uhr, in
einem Ruhezustand, anzuhalten. Der Speicher, verwendet in der logischen
LSI, war hauptsächlich der
SRAM, der einfach zusammen mit anderen Halbleitern verwendet werden
kann. Grundsätzlich
ist der SRAM aus Flip-Flops aufgebaut, und dabei war kein Problem
vorhanden, wenn das Taktsignal angehalten wird, während sich
die LSI in einem Ruhezustand befindet.
-
In
neuerer Zeit können,
aufgrund des Fortschritts in der Halbleiterverarbeitungstechnologie, Speicher,
hergestellt in unterschiedlichen Halbleiterprozessen, wie beispielsweise
ein DRAM und ein Flash-Memory, zusammen in einer LSI integriert
werden. Da der integrierte DRAM keine Schutzschaltung für den integrierten
Speicher aufgrund der Größenbeschränkung der
LSI besitzt, ist es notwendig, entsprechend dem Vorgang zu arbeiten,
der durch Steuern des DRAM bestimmt wird. Deshalb erfordert, in der
System-LSI, die den DRAM einsetzt, ein Anhalten des Taktsignals
zum Einsparen von Energie ein unterschiedliches Verfahren gegenüber der
logischen LSI oder dem Mikroprozessor mit dem SRAM.
-
4 zeigt
ein Beispiel eines Taktsignal-Anhalt-Steuerverfahrens in einer Signalverarbeitungsschaltung
und einer Steuersignal-Erzeugungsschaltung zum Steuern der Signalverarbeitungsschaltung in
einem herkömmlichen
Videogerät.
Das herkömmliche
Taktsignal-Anhalt-Steuerverfahren wird nachfolgend unter Bezugnahme
auf 4 erläutert.
Eine Signalverarbeitungsschaltung 101 führt, wenn ein horizontales
Synchronisati onssignal 1 empfangen wird, verschiedene Signalverarbeitungen
auf der Basis des horizontalen Synchronisationssignals 1 durch. Eine
Steuersignal-Erzeugungsschaltung 102 erzeugt, wenn das
horizontale Synchronisationssignal 1 empfangen wird, verschiedene
Steuersignale, einschließlich
des Steuersignals für
die Signalverarbeitungsschaltung 101, und zwar auf der
Basis des horizontalen Synchronisationssignals 1.
-
Innerhalb
dieser zwei Schaltungen ist eine Taktsignal-Steuereinheit zum Anhalten
und erneuten Starten einer Taktsignal-Zuführung für eine Signalverarbeitung und
eine Steuersignalerzeugung vorhanden. Diese Schaltungen sind aus
einer logischen LSI und einem SRAM aufgebaut. In dem so aufgebauten,
herkömmlichen
Videogerät
wird der Vorgang eines Taktsignal-Anhalt-Steuerverfahrens der Signalverarbeitungsschaltung 101 und
der Steuersignal-Erzeugungsschaltung 102 nachfolgend erläutert.
-
Die
Signalverarbeitungsschaltung 101 und die Steuersignal-Erzeugungsschaltung 102 arbeiten auf
der Basis des horizontalen Synchronisationssignals 1. Hierbei
bewirkt, wenn die Signalverarbeitungsschaltung 101 und
die Steuersignal-Erzeugungsschaltung 102 einen Taktsignal-Wartezustand-Befehl
von einem Taktsignal-Zuführsteuersignal 2,
das nicht mit dem horizontalen Synchronisationssignal 1 synchronisiert
ist, empfangen, die Signalverarbeitungsschaltung 101, dass
deren Taktsignal-Steuereinheit das Taktsignal anhält. Ähnlich hält die Steuersignal-Erzeugungsschaltung 102 ihr
eigenes Taktsignal an.
-
Wenn
das Taktsignal anhält,
setzen die Signalverarbeitungsschaltung 101 und die Steuersignal-Erzeugungsschaltung 102 ihren
Betrieb zeitweilig aus, und wenn ein Taktsignal-Wiederstart-Befehl durch
das Taktsignal-Zuführsteuersignal 2 gegeben wird,
wird die Taktsignal-Zuführung
erneut unmittelbar auf den Befehl ansprechend begonnen, und der Betrieb
wird erneut begonnen. Demzufolge werden, durch einfaches Anhalten
des Taktsignals, die Signalverarbeitungsschaltung 101 und
die Steuersignal-Erzeugungsschaltung 102 in einen Ruhezustand versetzt
und der Energieverbrauch wird eingespart.
-
In
dem herkömmlichen
Taktsignal-Anhalt-Steuerverfahren wurde, da die Signalverarbeitungsschaltung
und die Steuersignal-Erzeugungsschaltung aus einem SRAM und einer
logischen Schaltung aufgebaut sind, kein Problem auch dann verursacht,
wenn die Taktsignal-Zuführung
unterbrochen wurde und erneut begonnen wurde, und zwar entsprechend
dem Taktsignal-Zuführungssteuersignal,
das nicht zu dem horizontalen Synchronisationssignal synchronisiert
ist.
-
Allerdings
kann, in dem Fall einer LSI mit einem integrierten Speicher, die
einen logischen Zustand so, wie beispielsweise einen DRAM, besitzt, wenn
ein asynchrones Taktsignal-Zuführungssteuersignal,
das den logischen Zustand des Speichers ignoriert, in die LSI eingegeben
wird und die Taktsignal-Zuführung
entsprechend eines solchen Signals unterbrochen wird, die Speicherzelle
zerstört
werden.
-
OFFENBARUNG
DER ERFINDUNG
-
Die
Taktsignal-Anhalt-Steuereinheit der Erfindung ist, in dem Fall,
dass ein Speicher, der einen logischen Zustand besitzt, in der LSI,
oder dergleichen, integriert ist, in einem Videogerät verwendet wird,
durch Anhalten und erneutes Starten der Taktsignal-Zuführung ohne
Zerstörung
der Speicherzelle charakterisiert.
-
Dementsprechend
schafft die vorliegende Erfindung eine Speichersteuervorrichtung
zum Steuern eines Speichers, die aufweist:
eine Steuersignal-Erzeugungsschaltung
zum Synchronisieren eines Eingangs-Taktsignal-Wartezustand-(Suspend)-Befehlssignals
(CKS1) und eines Taktsignal-Zuführungs-Befehlssignals
(CKA1) mit einem Referenzsignal und Ausgeben davon jeweils als synchronisiertes
Wartezustand-Befehlssignal (CKS2) und Zuführungs-Befehlssignal (CKA2);
eine
Taktsignal-Unterbrechungsschaltung zum Empfangen des synchronisierten
Wartezustand-Befehlssignals und des Wartezustand-Taktsignals in
den Speicher hinein, und Empfangen des synchronisierten Zuführungs-Befehlssignals,
um eine Zuführung des
Taktsignals in den Speicher hinein zu starten; und
eine Betriebsbefehl-Erzeugungsschaltung
zum Empfangen des synchronisierten Wartezustand-Befehlssignals und
des synchronisierten Zuführungs-Befehlssignals
und Ausgeben von Betriebsbefehlen zu dem Speicher auf das Referenzsignal
hin,
eine einen Energie-Einschalt-Sequenz-(POS)-Befehl erzeugende
Schaltung zum Ausgeben eines POS-Befehls entsprechend zu einem POS-Startsignal,
ausgegeben von der Steuersignal-Erzeugungsschaltung; und
einen
Befehlsselektor zum Auswählen
entweder des Betriebsbefehls oder des POS-Befehls und Ausgeben des
ausgewählten
Befehls zu dem Speicher entsprechend zu
einem Auswahlsignal,
synchronisiert zu entweder dem synchronisierten Wartezustand-Befehlssignal oder
dem synchronisierten Zuführungs-Befehlssignal.
-
Weiterhin
schafft die vorliegende Erfindung ein Speichersteuerverfahren zum
Steuern eines Speichers, das die Schritte aufweist:
- (a) Synchronisieren eines Eingangs-Taktsignal-Wartezustand-Befehlssignals
(CKS1) mit einem Referenzsignal, um ein synchronisiertes Wartezustand-Befehlssignal (CKS2)
zu erhalten, und Ausgeben des synchronisierten Wartezustand-Befehlssignals;
- (b) Synchronisieren eines Eingangs-Taktsignal-Zuführungs-Befehlssignals
(CKA1) mit dem Referenzsignal, um ein synchronisiertes Zuführungs-Befehlssignal (CKA2)
zu erhalten, und Ausgeben des synchronisierten Zuführungs-Befehlssignals;
- (c) Ausgeben eines Energie-Einschalt-Sequenz-(POS)-Startsignals,
synchronisiert mit dem Referenzsignal;
- (d) Ausgeben eines Auswahlsignals, synchronisiert mit entweder
dem synchronisierten Wartezustand-Befehlssignal oder dem synchronisierten Zuführungs-Befehlssignal;
- (e) Versetzen der Zuführung
des Taktsignals zu dem Speicher in einen Wartezustand auf das synchronisierte
Wartezustand-Befehlssignal hin;
- (f) Starten einer Zuführung
des Taktsignals zu dem Speicher auf das synchronisierte Zuführungs-Befehlssignal
hin;
- (g) Ausgeben eines Betriebsbefehls zu dem Speicher auf entweder
das synchronisierte Wartezustand-Befehlssignal oder das synchronisierte
Zuführungs-Befehlssignal
und auf das Referenzsignal hin;
- (h) Ausgeben eines POS-Befehls auf das POS-Startsignal hin;
und
- (i) Ausgeben entweder des Betriebsbefehls oder des POS-Befehls
zu dem Speicher auf das Auswahlsignal hin.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
1 zeigt
ein Blockdiagramm einer Speichersteuervorrichtung in einer Ausführungsform
der Erfindung;
-
2 zeigt
ein Diagramm für
einen logischen Zustandsübergang
eines integrierten Speichers;
-
3 zeigt
ein Zeitdiagramm, das die Beziehung zwischen jedem Signal und dem
aktiven Zustand des integrierten Speichers darstellt, wenn eine Taktsignal-Zuführung unterbrochen
und erneut gestartet wird;
-
4 stellt
ein Beispiel einer Schaltung zum Ausführen eines herkömmlichen
Takt signal-Anhalt-Steuerverfahrens dar.
-
DETAILLIERTE BESCHREIBUNG
DER BEVORZUGTEN AUSFÜHRUNGSFORM
-
Eine
Ausführungsform
der Erfindung wird unter Bezugnahme auf die beigefügten
-
Zeichnungen
beschrieben. 2 zeigt ein Diagramm für einen
logischen Zustandsübergang
eines integrierten Speichers. Unter Bezugnahme nun auf 2 wird
der Übergang
des logischen Zustands des Speichers, wenn eine Taktsignal-Zuführung zu dem
integrierten Speicher angehalten und erneut gestartet wird, nachfolgend
beschrieben.
- 1) Wie in 2 dargestellt
ist, umfasst der logische Zustand des integrierten Speichers einen
einen aktiven Zustand vornehmenden Vorgang, wie beispielsweise ein
Daten-Schreiben oder -Lesen, einen Ruhezustand, bei dem kein Vorgang,
wie beispielsweise ein Daten-Schreiben oder -Lesen, vorgenommen
wird, einen Wartezustand, in dem die Taktsignal-Zuführung anhängig ist,
und einen Initialisierungszustand zum Initialisieren.
- 2) In dem Übergang
von einem aktiven Zustand zu einem anhängigen Zustand versetzt, wie
durch eine einpunktierte Linie in 2 angegeben
ist, die Speichersteuervorrichtung einmal den integrierten Speicher
in einen Ruhezustand durch einen Befehl „Keine Operation" (NOP) und lässt die Taktsignal-Zuführung durch
das Wartezustands-Befehlssignal CKS anhängig sein.
- 3) Wenn der integrierte Speicher zurück in den aktiven Zustand versetzt
wird, wird dieser Zustand so geändert,
wie dies durch die punktierte Linie in 2 angegeben
ist. Zuerst wird der integrierte Speicher in dem Wartezustand in
den Ruhezustand versetzt, indem die Taktsignal-Zuführung durch
ein Zuführungs-Befehlssignal
(CKA) erneut gestartet wird, und dann wird der integrierte Speicher
durch einen Energieeinschalt-Sequenz-(POS)-Befehl initialisiert.
Nach Abschluss der Initialisierung wird der integrierte Speicher
in einen Ruhezustand durch einen NOP-Befehl versetzt. Danach wird,
entsprechend dem anfänglichen
Betriebsbefehl der Reihe von Betriebsbefehlen, der integrierte Speicher
in einen aktiven Zustand versetzt. Der Speicher, in dem akti ven
Zustand, führt
einen gewöhnlichen
Betrieb durch, wie beispielsweise ein Daten-Lesen oder -Schreiben,
entsprechend den Betriebsbefehlen, die aufeinanderfolgend gegeben
sind.
-
Das
Nachfolgende ist die Beschreibung einer Speichersteuervorrichtung
und eines Verfahrens für
eine Speichersteuerung zum Steuern des Speichers, der dem Übergang
des logischen Zustands unterliegt, wie dies vorstehend erwähnt ist,
wenn die Zuführung
des Taktsignals begonnen oder angehalten wird. In 1 weist
eine Speichersteuervorrichtung 60 der Erfindung eine Betriebsbefehl-Erzeugungsschaltung 10,
eine Steuersignal-Erzeugungsschaltung 20,
eine Energieeinschalt-Folge-Befehl-(POS)-Erzeugungsschaltung 30, eine
Befehl-Auswahleinrichtung 40 und eine Taktsignal-Unterbrechungsschaltung 80 auf,
und die Speichersteuervorrichtung 60 und der integrierte
Speicher 50 sind in einer System-LSI 55 mit einem
Chip zusammen mit einer CPU und anderen Schaltungen eingesetzt.
-
Die
Betriebsbefehl-Erzeugungsschaltung 10 erzeugt einen Speicherbetriebsbefehl 3 zum
Steuern des aktiven Zustands des integrierten Speichers 50 auf
der Basis des horizontalen Eingangssynchronisationssignals 1 als
ein Referenzsignal. Der Speicherbetriebsbefehl 3 wird auf
der Basis des Anstiegs des horizontalen Synchronisationssignals 1 ausgegeben. Der
Speicherbetriebsbefehl 3 ist aus einem NOP-Befehl zum Einstellen
des integrierten Speichers 50 in einen Ruhezustand und
einem Betriebsbefehl, um einen gewöhnlichen Betrieb vorzunehmen,
aufgebaut. Der Betriebsbefehl 3 umfasst mehrere Befehle,
um zu bewirken, dass der integrierte Speicher 50 die Daten
herausliest und die Daten hineinschreibt.
-
Die
Steuersignal-Erzeugungsschaltung 20 empfängt ein
Taktsignal-Zuführungssteuersignal 2, nicht
synchronisiert zu dem eingegebenen, horizontalen Synchronisationssignal 1,
und erzeugt mehrere Steuersignale, synchronisiert zu dem horizontalen Synchronisationssignal 1.
Die mehreren Steuersignale umfassen ein synchronisiertes Taktsignal-Zuführungssteuersignal 4,
ein Auswahlsignal 5 und ein Energieeinschalt-Folge-(POS)-Startsignal 6.
Das synchronisierte Taktsignal-Zuführungssteuersignal 4 wird
zu der Betriebsbefehl-Erzeugungsschaltung 10 und der Taktsignal-Unterbrechungsschaltung 80 ausgegeben.
Das Auswahlsignal 5 wird zu der Befehl-Auswahleinrichtung 40 ausgegeben.
Das Energieeinschalt-Folge-(POS)-Startsignal 6 wird zu
der POS-Befehl-Erzeugungsschaltung 30 ausgegeben. Das Taktsignal- Zuführungssteuersignal 2 umfasst
ein Taktsignal-Wartezustands-Befehlssignal CKS1 und ein Taktsignal-Zuführungs-Befehlssignal
CKA1. Das synchronisierte Taktsignal Zuführungssteuersignal 4 umfasst
ein Taktsignal-Wartezustands-Befehlssignal CKS2 und ein Taktsignal-Zuführungs-Befehlssignal CKA2.
-
Die
POS-Befehl-Erzeugungsschaltung 30 erzeugt einen POS-Befehl 7 auf
der Basis des Anstiegs des POS-Startsignals 6 und initialisiert
den integrierten Speicher 50. Die Befehl-Auswahleinrichtung 40 ändert irgendeinen
Speicher-Operationsbefehl 3 oder einen POS-Befehl 7 in
Abhängigkeit
von dem Auswahlsignal 5 um und schickt ein Speicher-Steuersignal 8 zu
dem integrierten Speicher ab. Der integrierte Speicher 50 arbeitet
entsprechend dem Speicher-Steuersignal 8 und wird zu einem
Ruhezustand durch die Eingabe eines NOP-Befehls verschoben.
-
Die
Befehl-Auswahleinrichtung 40 empfängt das Ausgangssignal der
Speicher-Betriebsbefehls-Erzeugungsschaltung 10 und
das Ausgangssignal der POS-Befehl-Erzeugungsschaltung 30 und ändert zwei
Eingangssignale um und gibt eines davon in Abhängigkeit von dem Auswahlsignal 5 aus.
-
Die
Taktsignal-Unterbrechungsschaltung 80 führt das Taktsignal 9a,
ausgegeben von der Taktsignal-Erzeugungsschaltung 70, vorgesehen
außerhalb der
System-LSI 55, in Abhängigkeit
von dem synchronisierten Taktsignal-Zuführungssteuersignal 4 weiter
oder unterbricht es, und gibt ein Taktsignal 9b zu dem
integrierten Speicher 50 aus. Das synchronisierte Taktsignal-Zuführungssteuersignal 4 umfasst das
Taktsignal-Zuführungs-Befehlssignal CKA2,
um die Taktsignal-Unterbrechungsschaltung 80 anzuweisen,
das Taktsignal zuzuführen,
und das Taktsignal-Wartezustands-Befehlssignal CKS2, um anzuweisen,
dass das Taktsignal zu unterbrechen ist. Die Betriebsweise der Speichersteuervorrichtung
in 1, die einen solchen Aufbau besitzt, wird genauer
nachfolgend unter Bezugnahme auf 3 beschrieben.
-
1) Zuerst wird die Betriebsweise
in dem aktiven Zustand beschrieben.
-
In
dem aktiven Zustand wird das Taktsignal-Zuführungs-Befehlssignal CKA1 als
ein Taktsignal-Zuführungssteuersignal 2 eingegeben,
und das synchronisierte Taktsignal-Zuführungssteuersignal 4 ist
das Taktsignal-Zuführungs-Befehlssignal (3C). Demzufolge wird das Taktsignal zu
dem integrierten Speicher zugeführt
(3D). Die Befehl-Auswahleinrichtung 40 wählt den
Speicherbetriebsbefehl 3 entsprechend dem Auswahlsignal 5 aus
(3F). Deshalb wird der Speicherbetriebsbefehl 3,
synchronisiert zu dem horizontalen Synchronisationssignal (3A), in den integrierten Speicher als
Speicher-Steuersignal 8 zugeführt. Die
Betriebsbefehl-Erzeugungsschaltung 10 gibt, wenn sie das horizontale
Synchronisationssignal empfängt,
einen Betriebsbefehl nach einer spezifizierten Zeit aus. Sie gibt
auch einen NOP-Befehl vor einem Beginn einer Ausgabe eines Betriebsbefehls
und nach einer Ausgabe eines Betriebsbefehls aus (3G,
I). Deshalb befindet sich, gemäß dem NOP-Befehl,
der integrierte Speicher 50 immer in einem Ruhezustand
vor und nach dem horizontalen Synchronisationssignal (3J).
-
Auf
den NOP-Befehl folgend werden mehrere Betriebsbefehle aufeinanderfolgend
ausgegeben, und der integrierte Speicher arbeitet so, wie dies spezifiziert
ist. Obwohl es in dem Diagramm weggelassen ist, umfasst der Betriebsbefehl
in 3G mehrere Betriebsbefehle.
-
Andererseits
gibt die Energieeinschalt-Folge-Befehl-Erzeugungsschaltung 30 immer
NOP-Befehle aus (3H), da sich das
Eingangs-POS-Startsignal 6 in einem Hochzustand befindet
(3E).
-
2) Als nächstes wird
der Taktsignal-Unterbrechungsvorgang beschrieben.
-
Wenn
das Taktsignal-Wartezustands-Befehlssignal CKS1 unter einer Zeitabstimmung
asynchron zu dem horizontalen Synchronisationssignal 1 eingegeben
wird, gibt die Steuersignal-Erzeugungsschaltung 20 ein
Taktsignal-Wartezustands-Befehlssignal CKS1 als ein Taktsignal-Wartezustands-Befehlssignal
CKS2 synchron zu dem Anstieg des horizontalen Synchronisationssignals 1 aus
(3C). In dem Diagramm bedeutet das
Taktsignal-Zuführungssteuersignal 2 das
Taktsignal-Wartezustands-Befehlssignal CKS1, wenn es sich unter
einem Niedrig-Niveau befindet, und das Taktsignal-Zuführungssteuersignal 4 bedeutet
das Taktsignal-Wartezustands-Befehlssignal CKS2, wenn es sich auf
einem niedrigen Pegel befindet.
-
Die
Taktsignal-Unterbrechungsschaltung 60 unterbricht das Taktsignal 9a unmittelbar
nach Empfang des Taktsignal-Wartezustands-Befehlssignals CKS2, und
macht die Taktsignal-Zuführung
in den integrierten Speicher 50 anhängig (3D).
Der integrierte Speicher 50 verschiebt sich zu einem anhängigen Zustand,
wenn die Taktsignal-Zuführung anhängig ist
(3J). Wenn die Taktsignal-Zuführung anhängig ist,
ist es immer notwendig, den integrierten Speicher 50 zu
einem Ruhezustand durch einen NOP-Befehl zu verschieben, allerdings tritt,
in dieser Ausführungsform,
da der integrierte Speicher immer in einem Ruhezustand durch einen
NOP-Befehl gesetzt ist, kein Problem auf, falls die Taktsignal-Zuführung unmittelbar
nach Eingabe des Taktsignal-Wartezustands-Befehlssignals CKS2 anhängig ist.
-
Da
sich das Auswahlsignal 5 zu einem niedrigen Pegel gleichzeitig
mit einer Ausgabe des Taktsignal-Wartezustands-Befehlssignals CKS2 ändert, wählt die
Befehl-Auswahleinrichtung 40 das
Ausgangssignal der POS-Befehl-Erzeugungsschaltung 30 aus
(3F), und gibt es zu dem integrierten Speicher 50 ab.
Zu diesem Zeitpunkt sind der Speicherbetriebsbefehl 3,
eingegeben in die Befehl-Auswahleinrichtung 40, und das
Ausgangssignal der POS-Befehl-Erzeugungsschaltung 30 NOP-Befehle
(3G, H). Deshalb wird der NOP-Befehl
zu der integrierten Schaltung 50 ausgegeben gehalten (3I). Die Steuersignal-Erzeugungsschaltung 20 stellt
sowohl das Taktsignal-Wartezustands-Befehlssignal CKS2 als auch das POS-Startsignal 6 gleichzeitig
mit einem niedrigen Pegel ein (3E).
Demzufolge wird, durch Anhängigmachen
der Taktsignal-Zuführung,
der Energieverbrauch in einem Ruhezustand des Systems LSI 55 eingespart.
-
3) Zuletzt wird der Taktsignal-Zuführungs-Wiederbeginn-Vorgang
beschrieben.
-
Wenn
das Taktsignal-Zuführungs-Befehlssignal
CKA1 zu der Steuersignal-Erzeugungsschaltung 20 mit
einer Zeitabstimmung asynchron zu dem horizontalen Synchronisationssignal 1 eingegeben wird,
gestaltet die Schaltung 20 den Taktsignal-Zuführungs-Befehl
CKA1 synchron zu dem Anstieg des horizontalen Synchronisationssignals 1 und
gibt ein Taktsignal-Zuführungs-Befehlssignal
CKA2 als eine Folge aus. (3C). In
dem Diagramm bedeutet das Taktsignal-Zuführungssteuersignal 2 das
Taktsignal-Zuführungs-Befehlssignal
CKA1, wenn es sich auf einem hohen Niveau bzw. Pegel befindet, und das
Taktsignal-Zuführungs-Steuersignal 4 bedeutet das
Taktsignal-Zuführungs-Befehlssignal CKA2, wenn
es sich auf einem hohen Pegel befindet.
-
Die
Taktsignal-Unterbrechungsschaltung 80 führt das Taktsignal 9a unmittelbar
nach Empfangen des Taktsignal-Zuführungs-Befehlssignals CKA2 weiter
und beginnt eine Zuführung
des Taktsignals 9b in den integrierten Speicher 50 hinein
(3D). Der Integrierte Speicher 50 verschiebt
sich zu einem Ruhezustand zusammen mit einem erneuten Start einer Taktsignal-Zuführung (3J). Zu diesem Zeitpunkt ist das Speicher-Steuersignal 8 der
NOP-Befehl, herausgegeben durch die POS-Befehl-Erzeugungsschaltung 30 (3I).
-
Die
Steuersignal-Erzeugungsschaltung 20 setzt das POS-Startsignal 6 auf
einen hohen Pegel in einer spezifizierten Zeit nach Ausgabe des
Taktsignals-Zuführungs- Befehlssignals CAK2
(3E). Die POS-Befehl-Erzeugungsschaltung 30,
die das POS-Startsignal
als ein Zeichen empfängt,
gibt einen POS-Befehl aus (3H). Der
integrierte Speicher 50 wird entsprechend dem POS-Befehl,
zugeführt über die
Befehl-Auswahleinrichtung 40,
initialisiert (3I, J). Nach Ausgabe
des POS-Befehls gibt die POS-Befehl-Erzeugungsschaltung 30 einen NOP-Befehl
aus und verschiebt den integrierten Speicher 50 zu einem
Ruhezustand.
-
Demzufolge ändert sich,
nachdem die Taktsignal-Zuführung
erneut gestartet ist und der Speicher initialisiert ist, die Steuersignal-Erzeugungsschaltung 20 das
Auswahlsignal 5 zu einem hohen Pegel auf der Basis des
horizontalen Synchronisationssignals, was den Wiederstart-Zeitpunkt
der Taktsignal-Zuführung
ergibt. Die Befehl-Auswahleinrichtung 40 ändert sich
so um, um den Speicherbetriebsbefehl 3 entsprechend dem
Auswahlsignal 5 auszuwählen.
Zu diesem Zeitpunkt sind der Speicherbetriebsbefehl 3 und
der POS-Befehl 7, eingegeben in die Befehl-Auswahleinrichtung 40,
beide NOP-Befehle (3G, H). Deshalb
wird der NOP-Befehl beibehalten, um zu dem integrierten Speicher 50 ausgegeben
zu werden, auch dann, wenn das Signal, das ausgewählt werden
soll, umgeändert
ist ( 3I).
-
Der
Betriebsbefehl wird auf der Basis des nächsten, horizontalen Synchronisationssignals
des horizontalen Synchronisationssignals, das den Zeitpunkt des
Taktsignal-Zuführungs-Befehlssignals CKA2
gibt, ausgegeben, und der integrierte Speicher 50 beginnt
damit, Daten auszulesen oder Daten einzuschreiben.
-
Wie
im Detail hier beschrieben ist, wird, gemäß der Speichersteuervorrichtung
gemäß der Erfindung,
ohne Versagen der Elemente des integrierten Speichers, der Energieverbrauch
in dem Ruhezustand der System LSI 55 eingespart.
-
In
dieser Ausführungsform
wird, zum Zeitpunkt einer Eingabe des horizontalen Synchronisationssignals,
da garantiert ist, dass sich der integrierte Speicher immer in einem
Ruhezustand befindet, nach der Eingabe des horizontalen Synchronisationssignals,
eine Taktsignal-Zuführung
in den integrierten Speicher unmittelbar unterbrochen. Allerdings
kann es, unter Berücksichtigung
einer höheren Sicherheit,
auch möglich
sein, die Taktsignal-Zuführung
während
einer spezifizierten Zeit nach einer Ausgabe eines NOP-Befehls in einen
Wartezustand zu versetzen.
-
INDUSTRIELLE ANWENDBARKEIT
-
Demzufolge
kann, gemäß der Speichersteuervorrichtung
der Erfindung, in der System-LSI, die einen Speicher integriert,
- (1) unter Berücksichtigung des logischen
Zustands des integrierten Speichers, die Taktsignal-Zuführung in
einen Wartezustand versetzt werden, ohne dass der integrierte Speicher
versagt.
- (2) Durch Versetzen der Taktsignal-Zuführung in einen Wartezustand
kann der Energieverbrauch des integrierten Speichers in einem Ruhe-
bzw. Freizustand eingespart werden.
-
- 1
- horizontales
Synchronisationssignal
- 2
- Taktsignal-Zuführungs-Steuersignal
- 3
- Speicherbetriebsbefehl
- 4
- Zuführungssteuersignal
für das
synchronisierte Taktsignal
- 5
- Auswahlsignal
- 6
- POS-Startsignal
- 7
- POS-Befehl
- 8
- Speicher-Steuersignal
- 10
- Betriebsbefehl-Erzeugungsschaltung
- 20
- Steuersignal-Erzeugungsschaltung
- 30
- POS-Erzeugungsschaltung
- 40
- Befehl-Selektor
- 50
- Integrierter
Speicher
- 55
- System-LSI
- 60
- Speichersteuervorrichtung
- 70
- Taktsignal-Erzeugungsschaltung
- 80
- Taktsignal-Unterbrechungsschaltung
- 101
- Signalverarbeitungsschaltung
- 102
- Steuersignal-Erzeugungsschaltung