DE4201133C2 - Mikrocomputersystem mit Stromspareinrichtung - Google Patents

Mikrocomputersystem mit Stromspareinrichtung

Info

Publication number
DE4201133C2
DE4201133C2 DE4201133A DE4201133A DE4201133C2 DE 4201133 C2 DE4201133 C2 DE 4201133C2 DE 4201133 A DE4201133 A DE 4201133A DE 4201133 A DE4201133 A DE 4201133A DE 4201133 C2 DE4201133 C2 DE 4201133C2
Authority
DE
Germany
Prior art keywords
microcomputer system
processor unit
read
external bus
buffer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4201133A
Other languages
English (en)
Other versions
DE4201133A1 (de
Inventor
Shinichiro Ohashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4201133A1 publication Critical patent/DE4201133A1/de
Application granted granted Critical
Publication of DE4201133C2 publication Critical patent/DE4201133C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Description

Die Erfindung bezieht sich auf ein Mikrocomputersystem mit Stromspareinrichtung.
Die nachveröffentlichte DE 40 37 578 A1 zeigt ein Mikrocom­ putersystem, das zur Reduzierung der Leistungsaufnahme eine interne Speichereinrichtung in einer Prozessoreinrichtung und einen Puffer aufweist. Dabei umfaßt der Puffer eine Trennein­ richtung zum Trennen und Verbinden mit einem externen Bus. Dabei wird ein Programm, das nur innerhalb der Prozessorein­ richtung auszuführen ist, in der internen Speichereinrichtung gespeichert und periphere Einrichtungen werden in einen Ener­ giesparbetrieb gebracht, wobei der externe Bus bei Ausführen des Programms abtrennbar gemacht wird.
Die US 3,535,560 beschreibt einen Datenprozessor, der unter­ schiedliche Abschnitte aufweist. Dabei können diese intermit­ tierend mit Strom versorgt werden, wodurch eine Leistungsre­ duzierung erreicht werden soll.
Die DE 28 25 770 A1 zeigt eine Schaltungsanordnung zur Ver­ minderung der Verlustleistung in einer aus einer Vielzahl von Funktionsblöcken bestehenden Einrichtung. Dabei werden in den einzelnen Funktionsblöcken Informationen schrittweise verar­ beitet.
Ein weiteres bekanntes Mikrocomputersystem wird unter Bezugnahme auf das Blockschaltbild in Fig. 7 erläu­ tert. Die Fig. 7 zeigt ein Microcomputersystem 1 wie einen Personalcoinputer, eine Steuereinheit oder dergleichen. Das Mikrocomputersystem 1 enthält eine Zentraleinheit (CPU) 2, einen Mikroprozessor (MPU) 5 mit der Zentraleinheit 2 und einer Pufferschaltung 4, die an diese über einen internen Bus 3 angeschlossen ist, einen Festspeicher (ROM) 7 und einen Schreib/Lesespeicher (RAM) 8 als externe Speicher, die über die Pufferschaltung 4 und einen externen Bus 6 ange­ schlossen sind, periphere Einheiten einschließlich einer Daten-Eingabe/Ausgabe-Einheit (I/O) 9 wie einer Parallelka­ nal- und Seriellkanal-Einheit, einen an den Mikroprozessor 5 angeschlossenen Taktgeber 12 und einen an den externen Bus 6 abgeschlossenen Taktgeber 13 mit einem Zähler und derglei­ chen.
Der Mikroprozessor 5, der Festspeicher 7, der Schreib/Lese­ speicher 8 und die Eingabe/Ausgabe-Einheit 9 sind beispiels­ weise jeweils als hochintegrierte Einchip-Schaltung gestal­ tet. Diesen Schaltungen wird über eine Stromzuführleitung PW Strom aus einer Stromquelle zugeführt. Die Zentraleinheit 2 steuert den externen Bus 6 über die Pufferschaltung 4 der­ art, daß in dem Festspeicher 7 gespeicherte Programme ausge­ lesen werden, in den Schreib/Lesespeicher 8 Daten und Anwen­ derprogramme eingeschrieben werden oder in den Schreib/Lese­ speicher 8 eingeschriebene Daten und Programme ausgelesen werden. Ferner werden durch die Zentraleinheit 2 über die Eingabe/Ausgabe-Einheit 9 Daten in externe Geräte eingegeben oder aus diesen aufgenommen.
In dem Mikrocomputersystem 1 müssen zum Ausführen von Pro­ grammen mittels der Zentraleinheit 2 aus dem Festspeicher 7 und dem Schreib/Lesespeicher 8 Programme und Daten ausgele­ sen werden. Daher wird zuerst an den Festspeicher 7 oder den Schreib/Lesespeicher 8 über den internen Bus 3, die Puffer­ schaltung 4 und den externen aus 6 eine Adresse ausgegeben, an der ein Programm gespeichert ist. Dann liest die Zentral­ einheit 2 über die Pufferschaltung 4 und den internen Bus 3 das Programm oder die Daten aus dem Festspeicher 7 oder Schreib/Lesespeicher 8 ein. Als nächstes führt die Zentral­ einheit 2 die dem Programm und den Daten entsprechenden Verarbeitungsvorgänge aus. Wenn Daten an den Schreib/Lese­ speicher 8 und die Eingabe/Ausgabe-Einheit 9 auszugeben sind, werden sie wieder über den internen Bus 3, die Puffer­ schaltung 4 und den externen Bus 6 ausgegeben.
Da in dem gemäß der vorstehenden Beschreibung gestalteten herkömmlichen Mikrocomputersystem ständig der externe Bus 6 abgefragt wird, an den der Festspeicher 7, der Schreib/Lesespeicher 8 und die Eingabe/Ausgabe-Einheit 9 angeschlossen sind, wird mehr Leistung als notwendig ver­ braucht. Da ferner für das Betreiben als System immer die Eingabe und Ausgabe der Daten erforderlich ist, kann die Stromversorgung der peripheren Einheiten (des Festspeichers 7, des Schreib/Lesespeichers 8 und der Eingabe/Ausgabe- Einheit 9) nicht abgeschaltet oder verringert werden, so daß der Leistungsverbrauch des gesamten Systems nicht einge­ schränkt werden kann.
In Anbetracht der vorstehend aufgeführten Probleme liegt der Erfindung die Aufgabe zugrunde, ein Mikrocomputersystem zu schaffen, in dem der Leistungsverbrauch des gesamten Systems verringert werden kann.
Die Aufgabe wird erfindungsgemäß mit der Kombination der Merkmale des Patentanspruchs 1 gelöst, für die allein Schutz beansprucht wird.
Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprü­ che.
Die Erfindung wird nachstehend anhand von Ausführungsbeispie­ len unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
Fig. 1 ein Blockschaltbild des erfin­ dungsgemäßen Mikrocomputersystems gemäß einem Ausführungs­ beispiel,
Fig. 2 ein ausführliches Schaltbild einer Pufferschaltung, einer Stromspareinrichtung und einer Schalteinrichtung in dem Mikrocomputersystem gemäß dem Ausführungsbeispiel,
Fig. 3 ein Diagramm, das Zustandsübergän­ ge in dem Mikrocomputersystem gemäß dem Ausführungsbeispiel veranschaulicht,
Fig. 4 ein Zeitdiagramm von Eingangs- und Ausgangssignalen der Stromspareinrichtung des Mikrocomputer­ systems gemäß dem Ausführungsbeispiel,
Fig. 5 ein Ablaufdiagramm, das einen Betriebsvorgang in dem Mikrocomputersystem gemäß dem Ausfüh­ rungsbeispiel veranschaulicht,
Fig. 6 ein Teilschaltbild, das eine andere Ausführungsform des Systems zeigt, und
Fig. 7 ein Blockschaltbild, das ein Beispiel für ein herkömmliches Mikrocomputersystem zeigt.
Ein Ausführungsbeispiel des erfindungsgemäßen Mikrocomputer­ systems wird unter Bezugnahme auf die Fig. 1 bis 6 erläu­ tert. Gemäß Fig. 1 besteht ein Mikrocomputersystem 20 wie ein Personalcomputer aus einem Mikroprozessor (MPU) 15 und peripheren Einheiten wie einem Festspeicher (ROM) 7, einem Schreib/Lesespeicher (RAM) 8 und einer Eingabe/Ausgabe- Einheit 9, die extern an den Mikroprozessor 15 über einen externen Bus 6 angeschlossen sind.
Der Mikroprozessor 15 enthält eine Zentraleinheit 2, einen internen Schreib/Lesespeicher (RAM) 10 als internen Spei­ cher, eine Stromverbrauch-Reduziereinrichtung bzw. Strom­ spareinrichtung 11 und eine Pufferschaltung 14, die über einen internen Bus 3 an die Zentraleinheit 2 angeschlossen sind, und ist als hochintegrierte Schaltungseinheit gestal­ tet. Der Mikroprozessor 15 ist über die Pufferschaltung 14 mit dem externen Bus 6 außerhalb der Schaltungseinheit verbunden.
Der peripheren Einheiten (der Festspeicher 7, der Schreib/Lesespeicher 8, die Eingabe/Ausgabe-Einheit 9) werden aus einer Stromzuführleitung PW einer Stromquelle über Schalteinrichtungen 11a und 11b mit einem vorbestimmten Strom gespeist. Die Stromspareinrichtung 11 gibt an eine Trenneinrichtung 14a der Pufferschaltung 14 ein Steuersignal zum Herstellen oder Trennen der Verbindung zwischen dem Mikroprozessor 15 und dem externen Bus 6 sowie an die Schalteinrichtungen 11a und 11b ein Steuersignal für das Schalten der Stromversorgung der peripheren Einheiten aus. Gemäß Fig. 2 ist die Stromspareinrichtung 11 durch ein Flip- Flop FF als internes Register gebildet. Die Pufferschaltung 14 enthält eine Vielzahl von Dreifachzustand-Puffern 3F als Trenneinrichtung 14a. Die Schalteinrichtung 11a besteht aus einem Schalttransistor TQ1, während die Schalteinrichtung 11b aus Schalttransistoren TQ2 und TQ3 besteht.
Jedes Steuerschaltglied der Trenneinrichtung 14a, nämlich jeder Dreifachzustand-Puffer 3F der Pufferschaltung 14 ist an einen Invers-Ausgang des Flip-Flops FF angeschlossen. In Fig. 2 ist der Datenfluß von dem internen Bus 3 zu dem externen Bus 6 dargestellt. Das Ausgangssignal Q der Strom­ spareinrichtung 11, d. h., des Flip-Flops FF ist als Stromab­ schaltsignal parallel an die Basen der Transistoren TQ1 und TQ2 sowie ferner in negativer Logik über einen Inverter 11c an die Basis des Transistors TQ3 angelegt. An den Kollekto­ ren der Transistoren TQ1 und TQ2 liegt eine Spannung von 5V an, während an dem Kollektor des Transistors TQ3 eine Span­ nung von 3V anliegt. Der Emitter des Transistors TQ1 ist mit dem Stromeingangsanschluß des externen Festspeichers 7 verbunden, während die Emitter der Transistoren TQ2 und TQ3 parallel mit den Stromeingangsanschlüssen des externen Schreib/Lesespeichers 8 und der Eingabe/Ausgabe-Einheit 9 verbunden sind.
Einem Eingang D und einem Eingang C des Flip-Flops FF werden aus der Zentraleinheit 2 über den internen Bus 3 mit der in Fig. 4 dargestellten Zeitsteuerung jeweils ein Datensignal DATA bzw. ein inverses Schreibeinschaltsignal zugeführt.
Als nächstes wird unter Bezugnahme auf die Fig. 3, 4 und 5 der Betriebsablauf erläutert:
Die Fig. 3 ist ein Diagramm von Zustandsübergängen. Zunächst wird dann, wenn bei einem Ruhezustand A des Systems die Stromversorgung eingeschaltet wird, ein Normalbetriebszu­ stand B herbeigeführt, bei dem das Mikrocomputersystem 20 eingeschaltet ist, und die normale Verarbeitung ausgeführt. Hierbei hat gemäß Fig. 4 das Ausgangssignal Q des Flip-Flops FF den hohen Pegel H und das Invers-Ausgangssignal den niedrigen Pegel b. Infolgedessen wird den jeweiligen Steuer­ anschlüssen der Dreifachzustand-Puffer 3F der Pegel L zuge­ führt, wodurch der interne Bus 3 mit dem externen Bus 6 verbunden wird. Zugleich schaltet das Ausgangssignal Q mit dem Pegel H die Schalttransistoren TQ1 und TQ2 ein, während der Transistor TQ3 gesperrt wird. Infolgedessen wird dem Festspeicher 7, dem Schreib/Lesespeicher 8 und der Eingabe/Ausgabe-Einheit 9 aus der Stromquelle der Strom mit der höheren Spannung 5V zugeführt. Bei diesem Zustand wird von der Zentraleinheit 2 ein nur in dem Mikroprozessor 15 auszuführendes Programm aus dem externen Festspeicher 7 oder dem externen Schreib/Lesespeicher 8 über den externen Bus 6, die Pufferschaltung 14 und den internen Bus 3 zum internen Speicher 10 übertragen und eingespeichert (Schritt S1 in Fig. 5).
Nachdem die Zentraleinheit 2 das Beenden der Programmüber­ tragung festgestellt hat, gibt die Zentraleinheit 2 bei einem Schritt S2 zu einem Zeitpunkt TC gemäß Fig. 4 das Datensignal DATA mit dem Pegel L und das Signal nach dem Pegel b mit dem Pegel H ab. Auf diese Weise nimmt das Aus­ gangssignal Q des Flip-Flops FF den Pegel b an, während das inverse Ausgangssignal den Pegel H annimmt. Dadurch wird den jeweiligen Steueranschlüssen der Dreifachzustand-Puffer der Pegel H zugeführt, wodurch ein Zustand hoher Impedanz herbeigeführt wird und die Pufferschaltung 14 gesperrt wird. Zugleich wird der Pegel L des Ausgangssignals Q als Stromab­ schaltsignal den Transistoren TQ1 und TQ2 zugeführt, wodurch diese ausgeschaltet werden. Gleichzeitig wird über den Inverter 11c der Transistor TQ3 durch das Signal H einge­ schaltet. Infolgedessen werden der Festspeicher 7, der Schreib/Lesespeicher 8 und die Eingabe/Ausgabe-Einheit 9 von der Stromquelle mit der Spannung 5V getrennt, während der Schreib/Lesespeicher 8 und die Eingabe/Ausgabe-Einheit 9 über den Transistor TQ3 an die niedrigere Spannung 3V ange­ schlossen werden. Durch das Sperren der Pufferschaltung 14 ist auch der externe Bus 6 von dem Mikroprozessor 15 ge­ trennt. Dabei verursacht der Strom mit der niedrigen Span­ nung 3V, daß die Daten in dem Schreib/Lesespeicher 8 und der Eingabe/Ausgabe-Einheit 9 nicht verloren gehen. Zu diesem Zeitpunkt ist der Zustand des Systems ein Stromsparbetriebs­ zustand C.
Bei einem Schritt S3 wird in dem Mikroprozessor 15 von der Zentraleinheit 2 das in den internen Speicher 10 aufgenomme­ ne Programm ausgelesen und ausgeführt. Währenddessen ist es nicht erforderlich, den externen Bus 6 abzufragen, was eine große Strommenge verbrauchen würde. Da ferner die Stromzu­ fuhr zu den peripheren Einheiten verringert ist, ist der Stromverbrauch verringert, so daß ein Anstieg des Leistungs­ verbrauchs des gesamten Systems eingeschränkt werden kann.
Wenn bei dem Schritt S3 die Programmausführung beendet ist und wenn ein anderer externer Befehl auszuführen ist oder der externe Bus 6 abgefragt werden muß, gibt die Zentralein­ heit 2 bei einem Schritt S4 das Datensignal DATA mit dem Pegel H und das Signal nach dem Pegel b mit dem Pegel H ab, so daß das inverse Ausgangssignal des Flip-Flops FF den Pegel b annimmt, während das Ausgangssignal Q den Pegel H annimmt. Auf diese Weise wird die Pufferschaltung 14 mit dem externen Bus 6 verbunden, während zugleich die Transi­ storen TQ1 und TQ2 eingeschaltet werden, so daß an die peripheren Einheiten die Spannung 5V angelegt wird und damit der normale Betriebszustand wieder hergestellt wird. D.h., der Zustand wechselt von dem Stromsparbetriebszustand C auf den normalen Betriebszustand B.
Wenn während des Stromsparbetriebszustands C die Stromver­ sorgung abgeschaltet wird, geht der Betriebszustand auf den Systemruhezustand A über. Wenn die Stromversorgung wieder eingeschaltet wird, beginnt das System von dem normalen Betriebszustand B an zu arbeiten.
Bei dem vorstehend beschriebenen Ausführungsbeispiel wird zwar als interner Speicher der interne Schreib/Lesespeicher 10 eingesetzt, jedoch besteht keine Einschränkung auf einen Schreib/Lesespeicher. Falls beispielsweise die bei dem Stromsparbetriebszustand C auszuführenden Programme und Daten immer die gleichen sind, kann anstelle des internen Schreib/Lesespeichers 10 als interner Speicher ein Festspei­ cher eingesetzt werden, in welchen im voraus die Programme und Daten eingeschrieben sind.
Ferner ist zwar bei dem vorstehend beschriebenen Ausfüh­ rungsbeispiel die Gestaltung des externen Bus 6 nicht aus­ führlich beschrieben, jedoch kann dann, wenn der externe Bus 6 gemäß Fig. 6 durch einen Widerstand R oder dergleichen auf den hohen Pegel gelegt ist, beispielsweise ein Transistor TQ eingesetzt und gesperrt werden, wodurch zwangsläufig der Strom aus der mit dem Widerstand R verbundenen Stromzuführ­ leitung PW verringert wird.
Außerdem kann die Stromspareinrichtung 11 durch eine Zwi­ schenspeicherschaltung als internes Register in dem Mikro­ prozessor 15 gebildet sein, während die Trenneinrichtung der Pufferschaltung 14 mit Zweiweg-Dreifachzustand-Puffern aufgebaut sein kann.
Gemäß der vorstehenden Beschreibung kann das erfindungsgemä­ ße Mikrocomputersystem allein mit dem Prozessor dadurch betrieben werden, daß nach dem übertragen und Einspeichern von Programmen oder Daten aus dem externen Speicher in den internen Speicher des Prozessors die Pufferschaltung mittels der Schalteinrichtung von dem externen Bus getrennt wird. Ferner muß durch das Trennen der Pufferschaltung von dem externen Bus dieser nicht mehr abgefragt werden, so daß der Stromverbrauch verringert werden kann. Ferner wird zugleich mit dem Trennen von dem externen Bus durch die Stromsparein­ richtung der Leistungsverbrauch durch den den peripheren Einheiten zugeführten Strom verringert, so daß ein Anstieg des Leistungsverbrauchs des gesamten Systems begrenzt werden kann.

Claims (7)

1. Mikrocomputersystem mit
einer Prozessoreinheit (15),
einer in der Prozessoreinheit (15) angeordneten Zentralein­ heit (2),
einem internen Speicher (10),
einer in der Prozessoreinheit (15) angeordneten Pufferschal­ tung (14),
einem in der Prozessoreinheit (15) angeordneten, internen Bus (3) der an die Zentraleinheit (2), den internen Speicher (10) und die Pufferschaltung (14) angeschlossen ist,
einem außerhalb der Prozessoreinheit (15) angeordneten, ex­ ternen Bus (6), der an die Prozessoreinheit (15) über die Pufferschaltung (14) angeschlossen ist,
außerhalb der Prozessoreinheit (15) angeordneten, peripheren Einheiten (7, 8, 9), wie externen Speichern (7, 8) und einer Daten-Eingabe/Ausgabe-Einheit (9), die an den externen Bus (6) angeschlossen sind, und
einer Stromquelle (PW) für das Speisen der peripheren Einhei­ ten (7, 8, 9),
wobei die peripheren Einheiten (7, 8, 9) über Schalteinrich­ tungen (11a, 11b) an die Stromquelle (PW) angeschlossen sind, die Pufferschaltung (14) eine Trenneinrichtung (14a) zum Auf­ trennen der Verbindungen zum externen Bus (6) enthält,
und am internen Bus (3) eine Stromspareinrichtung (11) ange­ ordnet ist, die von der Zentraleinheit (2) angesteuert werden kann und zum Steuern der Schalteinrichtungen (11a, 11b) und der Trenneinrichtung (14a) dient.
2. Mikrocomputersystem nach Anspruch 1, dadurch gekennzeich­ net, daß die Stromspareinrichtung (11) nach dem Übertragen eines Ausführungsprogramms der Prozessoreinheit (15) aus den externen Speichern (7, 8) zu dem internen Speicher (10) die Schalteinrichtungen (11a, 11b) und die Trenneinrichtung (14a) derart steuert, daß die Stromquelle den peripheren Einheiten (7, 8, 9) verringerte Leistung zuführt und die Prozessoreinheit von dem externen Bus (6) getrennt ist.
3. Mikrocomputersystem nach Anspruch 2, dadurch gekennzeich­ net, daß die Stromspareinrichtung (11) nach dem Beenden des in den internen Speicher (10) übertragenen Ausführungspro­ gramms der Prozessoreinheit (15) die Schalteinrichtungen (11a, 11b) und die Trenneinrichtung (14a) derart steuert, daß die Stromquelle den peripheren Einheiten (7, 8, 9) hohe Leistung zuführt und die Prozessoreinheit mit dem externen Bus (6) verbunden ist.
4. Mikrocomputersystem nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß der interne Speicher (10) ein Schreib/Lesespeicher ist.
5. Mikrocomputersystem nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß die Trenneinrichtung (14a) aus Dreifachzustand-Puffern (3F) besteht.
6. Mikrocomputersystem nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß die Stromspareinrichtung (11) aus einem Flip-Flop (FF) besteht.
7. Mikrocomputersystem nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß die Schalteinrichtungen (11a, 11b) aus Schalttransistoren (TQ) bestehen.
DE4201133A 1991-01-18 1992-01-17 Mikrocomputersystem mit Stromspareinrichtung Expired - Fee Related DE4201133C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3018424A JPH04236682A (ja) 1991-01-18 1991-01-18 マイクロコンピュータシステム

Publications (2)

Publication Number Publication Date
DE4201133A1 DE4201133A1 (de) 1992-07-30
DE4201133C2 true DE4201133C2 (de) 1996-06-27

Family

ID=11971273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4201133A Expired - Fee Related DE4201133C2 (de) 1991-01-18 1992-01-17 Mikrocomputersystem mit Stromspareinrichtung

Country Status (4)

Country Link
US (1) US5659763A (de)
JP (1) JPH04236682A (de)
DE (1) DE4201133C2 (de)
FR (1) FR2680254A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10051530A1 (de) * 2000-10-17 2002-04-25 Thomson Brandt Gmbh Schaltungsanordnung mit einem Festplattenlaufwerk

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180668A (ja) * 1992-12-11 1994-06-28 Toshiba Corp コンピュータシステム
US5798885A (en) * 1994-06-06 1998-08-25 Fujitsu Limited Head positioning control for disk apparatus using peak detection, polarity detection and sector mark detection
GB2294339A (en) * 1994-09-09 1996-04-24 Motorola Inc Power-saving in an expanded mode microcontroller
DE29519865U1 (de) * 1995-12-14 1997-01-23 Siemens Ag Datenverarbeitungsanlage mit Vorrichtung zur Steuerung der Zugriffsberechtigung, welche den Komponenten der Datenverarbeitungsanlage direkt zugeordnet sind
US6018804A (en) * 1996-03-25 2000-01-25 Thomson Consumer Electronics, Inc. Data bus isolator
DE19617172C2 (de) * 1996-04-29 1999-06-24 Siemens Ag Integrierte Schaltungsanordnung zur Reduzierung der Stromaufnahme
JPH10274950A (ja) * 1997-03-31 1998-10-13 Sony Corp 電子機器
JPH11212895A (ja) * 1998-01-30 1999-08-06 Nec Corp 消費電流制御方法及び装置
KR100281529B1 (ko) 1998-04-11 2001-02-15 윤종용 유니버설 시리얼 버스 디바이스를 구비한 디스플레이 장치의 전원 공급 제어 회로
JP2000020187A (ja) * 1998-07-07 2000-01-21 Fujitsu Ltd 情報処理装置及び電力制御方法並びに記録媒体
US6708279B1 (en) * 1998-10-27 2004-03-16 Canon Kabushiki Kaisha Temperature sensor calibration during powersave mode by executing a control program in a control unit and lowering clock frequency after other devices are powered off
US6662301B1 (en) 1999-08-27 2003-12-09 Canon Kabushiki Kaisha Computer peripheral device, its control method, image pickup device, storage medium, computer system, and computer
JP4298610B2 (ja) 2004-08-31 2009-07-22 キヤノン株式会社 データ記憶装置
JP2007058593A (ja) * 2005-08-24 2007-03-08 Sharp Corp 情報処理装置
CN100419637C (zh) * 2005-11-25 2008-09-17 鸿富锦精密工业（深圳）有限公司 电脑周边设备供电装置的驱动电路
KR101441684B1 (ko) * 2007-10-11 2014-09-17 엘지전자 주식회사 동영상 플레이 모드를 구비한 컴퓨터 및 이의 동영상플레이시 시스템의 모드 설정방법
US20090240863A1 (en) * 2007-10-23 2009-09-24 Psion Teklogix Inc. Distributed power regulation
US8339626B2 (en) * 2009-09-08 2012-12-25 Samsung Electronics Co., Ltd. Image forming apparatus and controlling method thereof

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3535560A (en) * 1967-06-09 1970-10-20 Nasa Data processor having multiple sections activated at different times by selective power coupling to the sections
IT1047329B (it) * 1975-09-30 1980-09-10 C Olivetto E C S P A Ing Dispositivo di teleaccensione e di inizzializzazione di un terminale
DE2825770A1 (de) * 1978-06-13 1980-01-03 Licentia Gmbh Schaltungsanordnung zur verminderung der verlustleistung
US4259594A (en) * 1979-09-17 1981-03-31 Gte Laboratories Incorporated Electrical power supply apparatus
JPS5775335A (en) * 1980-10-27 1982-05-11 Hitachi Ltd Data processor
JPS57130286A (en) * 1981-02-06 1982-08-12 Fujitsu Ltd Static semiconductor memory
JPS5822430A (ja) * 1981-07-31 1983-02-09 Tamura Electric Works Ltd 電子機器
DE3138972A1 (de) * 1981-09-30 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Onchip mikroprozessorchachespeichersystem und verfahren zu seinem betrieb
JPS58127262A (ja) * 1982-01-25 1983-07-29 Toshiba Corp マイクロコンピユ−タ
US4545030A (en) * 1982-09-28 1985-10-01 The John Hopkins University Synchronous clock stopper for microprocessor
JPS59200327A (ja) * 1983-04-26 1984-11-13 Nec Corp 周辺装置の制御方式
US4747041A (en) * 1983-06-27 1988-05-24 Unisys Corporation Automatic power control system which automatically activates and deactivates power to selected peripheral devices based upon system requirement
US4780843A (en) * 1983-11-07 1988-10-25 Motorola, Inc. Wait mode power reduction system and method for data processor
JPS60258671A (ja) * 1984-06-05 1985-12-20 Nec Corp プロセツサ
US4794525A (en) * 1984-06-07 1988-12-27 Motorola, Inc. External interface control circuitry for microcomputer systems
US4768145A (en) * 1984-11-28 1988-08-30 Hewlett-Packard Company Bus system
JPS61156338A (ja) * 1984-12-27 1986-07-16 Toshiba Corp マルチプロセツサシステム
JPS63236113A (ja) * 1987-03-25 1988-10-03 Toshiba Corp バツテリ駆動携帯用機器
JPS648418A (en) * 1987-06-30 1989-01-12 Mitsubishi Electric Corp Production of one-chip microcomputer
US5280589A (en) * 1987-07-30 1994-01-18 Kabushiki Kaisha Toshiba Memory access control system for use with a relatively small size data processing system
US4872110A (en) * 1987-09-03 1989-10-03 Bull Hn Information Systems Inc. Storage of input/output command timeout and acknowledge responses
JPH0650457B2 (ja) * 1987-10-14 1994-06-29 シャープ株式会社 コンピュータシステムのデバイス電源制御装置
US5025387A (en) * 1988-09-06 1991-06-18 Motorola, Inc. Power saving arrangement for a clocked digital circuit
JPH02226352A (ja) * 1989-02-28 1990-09-07 Nec Corp システムｌｓｉ
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US5218704A (en) * 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
JPH03231320A (ja) * 1990-02-06 1991-10-15 Mitsubishi Electric Corp マイクロコンピュータシステム
US5237692A (en) * 1990-11-09 1993-08-17 Ast Research Inc. Internal interrupt controller for a peripheral controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10051530A1 (de) * 2000-10-17 2002-04-25 Thomson Brandt Gmbh Schaltungsanordnung mit einem Festplattenlaufwerk

Also Published As

Publication number Publication date
JPH04236682A (ja) 1992-08-25
DE4201133A1 (de) 1992-07-30
FR2680254B1 (de) 1995-03-24
US5659763A (en) 1997-08-19
FR2680254A1 (fr) 1993-02-12

Similar Documents

Publication Publication Date Title
DE4201133C2 (de) Mikrocomputersystem mit Stromspareinrichtung
DE60132817T2 (de) Datenverarbeitungssystem und datenprozessor
DE69432514T2 (de) Leistungssteuerung in einem Computersystem
DE2523372C3 (de) Eingabe-/Ausgabe-Anschlußsteuereinrichtung
DE3808168C2 (de) Digitalrechner mit steckbarer erweiterungskarte
DE19733530C2 (de) Mobilfunkgerät
DE60129373T2 (de) Hochleistung-DMAsteuerung
EP1612648B1 (de) Konfiguration von Bauelementen bei einem Übergang von einem Niedrigleistungs-Betriebsmodus in einen Normalleistungs-Betriebsmodus
DE2654278C2 (de)
DE3844033C2 (de) Speicherschaltung für ein Mikroprozessorsystem
DE102004012487B4 (de) Strom sparende Steuerschaltung einer elektronischen Vorrichtung und Betriebsverfahren davon
DE102013104198A1 (de) Multi-CPU-System und Computersystem mit demselben
DE3320858A1 (de) Speicher-managementanordnung fuer mikroprozessorsysteme
DE2907181A1 (de) Befehlssatz-modifizierregister fuer einen datenprozessor
DE4037578C2 (de) Verfahren zum Betreiben eines Microcomputersystems
DE2905675A1 (de) Schaltungsanordnung zur sperrung des zugangs zu einem speicher
DE102010046429B4 (de) Programmierbare Steuerung
DE602005006023T2 (de) Dual-mode Mobilendgerät mit Modusschaltkreis
DE2905676A1 (de) Integrierte schaltung mit einem einzigen chip
DE4137336C2 (de) IC-Karte
DE10341556B4 (de) Niedrigleistungsmodusindikator
DE102021107201A1 (de) Energiesparende stromversorgungsarchitektur für integrierte schaltungen wie z.b. mikrocontroller
DE2801853A1 (de) Integrierte digitale datenverarbeitungseinrichtung
EP1046125B1 (de) Datenträger
DE19959685B4 (de) Codier-Decodier-System mit Duplikatspeichern und Verfahren zum Durchführen eines Spannungsabschaltungs-/Unterbrechungsmodus bei diesem Codier-Decodier-System

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee