JPH02226352A - システムｌｓｉ - Google Patents
システムｌｓｉInfo
- Publication number
- JPH02226352A JPH02226352A JP8945214A JP4521489A JPH02226352A JP H02226352 A JPH02226352 A JP H02226352A JP 8945214 A JP8945214 A JP 8945214A JP 4521489 A JP4521489 A JP 4521489A JP H02226352 A JPH02226352 A JP H02226352A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- loader
- program
- external
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims description 8
- 230000008859 change Effects 0.000 abstract description 4
- 238000012546 transfer Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、演算処理部（以下、マイクロプロセッサとい
う。）が内蔵されたプログラム（システムプログラム）
を実行するシステムＬＳＩに関し、特に、ＬＳＩ内部へ
システムプログラムを転送するプログラム書き込み方式
のシステムＬＳＩに関する。
う。）が内蔵されたプログラム（システムプログラム）
を実行するシステムＬＳＩに関し、特に、ＬＳＩ内部へ
システムプログラムを転送するプログラム書き込み方式
のシステムＬＳＩに関する。
［従来の技術］
従来のシステムＬＳＩは、ＬＳＩ内部にＲＯＭを内蔵し
、このＲＯＭ内にシステムプログラムを格納していた。
、このＲＯＭ内にシステムプログラムを格納していた。
すなわち、内蔵ＲＯＭのプログラムをマスクパターン化
してＬＳＩを製造していた。
してＬＳＩを製造していた。
第２図は、従来のシステムＬＳＩのフロック図である。
すなわち、ＬＳＩ３の内部にマイクロプロセッサ３１と
ＲＯＭ３２を内蔵するとともζこ、このマイクロプロセ
ッサ３１とＲＯＭ３２を読み取りバス３３を介して接続
していた。
ＲＯＭ３２を内蔵するとともζこ、このマイクロプロセ
ッサ３１とＲＯＭ３２を読み取りバス３３を介して接続
していた。
また、ＬＳＩ内部にシステムプログラム格納用ＲＡＭを
有するものもあったが、この場合はＬＳＩ内部のマイク
ロプロセッサがＬＳＩ外部のメモリからプログラムをハ
スを介して読み取り、その内蔵ＲＡＭへ書き込んでいた
。すなわち、ＬＳＩ内部のキャッシュメモリ方式を採用
していた。
有するものもあったが、この場合はＬＳＩ内部のマイク
ロプロセッサがＬＳＩ外部のメモリからプログラムをハ
スを介して読み取り、その内蔵ＲＡＭへ書き込んでいた
。すなわち、ＬＳＩ内部のキャッシュメモリ方式を採用
していた。
［解決すべき課題］
上述した従来のシステムＬＳＩは、次のような課題があ
った。
った。
■内蔵プログラムをＲＯＭとして格納している場合、プ
ログラムにバグが発見されるとＬＳＩを再作する必要が
あり、ざらに、このシステムＬＳＩに要求される仕様が
変更されたときもＬＳＩな再作しなければならない。従
って、複雑なプログラムでバグが潜在化している可能性
がある場合や、要求される仕様が変わる可能性がある場
合は、ＬＳＩの再作による開発費が増大してしまう。
ログラムにバグが発見されるとＬＳＩを再作する必要が
あり、ざらに、このシステムＬＳＩに要求される仕様が
変更されたときもＬＳＩな再作しなければならない。従
って、複雑なプログラムでバグが潜在化している可能性
がある場合や、要求される仕様が変わる可能性がある場
合は、ＬＳＩの再作による開発費が増大してしまう。
■プログラムを外付ＲＯＭに格納すると、ＬＳＩ内部の
マイクロプロセッサの処理速度が低下したり外部インタ
ーフェイスが増大するため、−船釣には採用しすらい。
マイクロプロセッサの処理速度が低下したり外部インタ
ーフェイスが増大するため、−船釣には採用しすらい。
本発明は、上記課題にかんがみてなされたもので、シス
テムプログラムの変更が容易で、かつ、処理速度の低下
や外部インターフェイスを増大せしめることのないシス
テムＬＳＩの提供を目的とする。
テムプログラムの変更が容易で、かつ、処理速度の低下
や外部インターフェイスを増大せしめることのないシス
テムＬＳＩの提供を目的とする。
［課題の解決手段］
上記目的を達成するため、本発明のシステムＬＳＩは、
演算処理部とこの演算処理部が実行するシステムプログ
ラムを格納する内部ＲＡＭとを有するＬＳＩと、上記シ
ステムプログラムを格納する外部ＲＯＭと、この外部Ｒ
ＯＭに格納されたシステムブロクラムを上記内部ＲＡＭ
へ転送するローダとを備えた構成としである。
演算処理部とこの演算処理部が実行するシステムプログ
ラムを格納する内部ＲＡＭとを有するＬＳＩと、上記シ
ステムプログラムを格納する外部ＲＯＭと、この外部Ｒ
ＯＭに格納されたシステムブロクラムを上記内部ＲＡＭ
へ転送するローダとを備えた構成としである。
すなわち、本発明のプログラム書き込み方式システムＬ
ＳＩは、ＬＳＩ外部ＲＯＭよりＬＳＩ内部のＲＡＭヘブ
ロクラムを書き込む専用ローダを、ＬＳＩ内蔵マイクロ
プロセッサとは独立して有している。
ＳＩは、ＬＳＩ外部ＲＯＭよりＬＳＩ内部のＲＡＭヘブ
ロクラムを書き込む専用ローダを、ＬＳＩ内蔵マイクロ
プロセッサとは独立して有している。
かかる構成とすることにより、ＬＳＩ内部演算処理部を
使用せずに、ＬＳＩ外部ＲＯＭより、直接、ＬＳＩ内部
のＲＡＭへシステムプログラムを転送している。
使用せずに、ＬＳＩ外部ＲＯＭより、直接、ＬＳＩ内部
のＲＡＭへシステムプログラムを転送している。
［実施例コ
以下、図面にもとづいて本発明の詳細な説明する。
第１図は、本発明の一実施例に係るシステムＬＳＩのブ
ロック図である。
ロック図である。
同図において、システムＬＳＩＩの内部には、マイクロ
プロセッサ１１とＲＡＭ１２、さらに内部ローダ１３が
あり、システムＬＳＩＩの外部には外部ローダ１４とＲ
ＯＭ１５がある。ここで、システムＬＳＩＩ内部のマイ
クロプロセッサ１１とＲＡＭ１２はメモリバス２１て接
続され、内部ローダ１３とＲＡＭ１２は書き込みバス２
２て接続されている。また、システムＬＳＩＩ外部のＲ
ＯＭ１５と外部ローダ１４とは読み取りハス２４で接続
され、外部ローダ１４とシステムＬＳＩＩ内部の内部ロ
ーダ１３とは高速チャンネル２３で接続されている。そ
して、外部ローダ１４には起動信号２５が人力され、内
部ローダ１３からマイクロプロセッサ１１に対して転送
中表示信号２６が接続されている。
プロセッサ１１とＲＡＭ１２、さらに内部ローダ１３が
あり、システムＬＳＩＩの外部には外部ローダ１４とＲ
ＯＭ１５がある。ここで、システムＬＳＩＩ内部のマイ
クロプロセッサ１１とＲＡＭ１２はメモリバス２１て接
続され、内部ローダ１３とＲＡＭ１２は書き込みバス２
２て接続されている。また、システムＬＳＩＩ外部のＲ
ＯＭ１５と外部ローダ１４とは読み取りハス２４で接続
され、外部ローダ１４とシステムＬＳＩＩ内部の内部ロ
ーダ１３とは高速チャンネル２３で接続されている。そ
して、外部ローダ１４には起動信号２５が人力され、内
部ローダ１３からマイクロプロセッサ１１に対して転送
中表示信号２６が接続されている。
上記構成において、パワーオン（ＰＯＷ ＯＮ）時、
あるいはシステムリセット時に、起動信号２５が外部ロ
ーダ１４に人力される。すると、外部ローダ１４が起動
され、まず高速チャンネル２３を介して内部ローダ１３
に転送開始を通知する。一方、内部ローダ１３は外部ロ
ーダ１４からの転送開始を受信すると、マイクロプロセ
ッサ１１に対して転送中表示信号２６を送出し、マイク
ロプロセッサ１１がメモリバス２１をインアクティブに
するよう指示する。
あるいはシステムリセット時に、起動信号２５が外部ロ
ーダ１４に人力される。すると、外部ローダ１４が起動
され、まず高速チャンネル２３を介して内部ローダ１３
に転送開始を通知する。一方、内部ローダ１３は外部ロ
ーダ１４からの転送開始を受信すると、マイクロプロセ
ッサ１１に対して転送中表示信号２６を送出し、マイク
ロプロセッサ１１がメモリバス２１をインアクティブに
するよう指示する。
次に、外部ローダ１４は読み取りバス２４を介してＲＯ
Ｍ１５のプログラムを読み取り、このプログラムデータ
な高速チャンネル２３を介して内部ローダ１３へ転送す
る。これに対し、内部ローダ１３は受信したプログラム
データを書き込みバス２２を介してＲＡＭ１２へ書き込
む。これを必要な語数分繰り返し、ＲＯＭ１５に格納さ
れているプログラムをシステムＬＳＩＩ内部のＲＡＭ１
２へ転送する。
Ｍ１５のプログラムを読み取り、このプログラムデータ
な高速チャンネル２３を介して内部ローダ１３へ転送す
る。これに対し、内部ローダ１３は受信したプログラム
データを書き込みバス２２を介してＲＡＭ１２へ書き込
む。これを必要な語数分繰り返し、ＲＯＭ１５に格納さ
れているプログラムをシステムＬＳＩＩ内部のＲＡＭ１
２へ転送する。
ブロクラムの転送が完了すると、外部ローダ１４は高速
チャンネル２３を介して内部ローダ１３へ転送終了を通
知する。すると、内部ローダ１３はマイクロプロセッサ
１１へ送出している転送中表示信号２６を解除する。こ
のため、転送中表示信号２６を解除されたマイクロプロ
セッサ１１はメモリバス２１を使用することによって、
外部ＲＯＭ１５から転送されたプログラムが格納されて
いるＲＡＭ１２をアクセスし、プログラムを実行する。
チャンネル２３を介して内部ローダ１３へ転送終了を通
知する。すると、内部ローダ１３はマイクロプロセッサ
１１へ送出している転送中表示信号２６を解除する。こ
のため、転送中表示信号２６を解除されたマイクロプロ
セッサ１１はメモリバス２１を使用することによって、
外部ＲＯＭ１５から転送されたプログラムが格納されて
いるＲＡＭ１２をアクセスし、プログラムを実行する。
このように本実施例は、ＬＳＩ外部ローダとＬＳＩ内部
ローダを用いることにより、専用の高速チャンネルを介
してシステムＬＳＩ外部のＲＯＭに格納されているプロ
グラムをＬＳＩ内部ＲＡＭへ転送している。
ローダを用いることにより、専用の高速チャンネルを介
してシステムＬＳＩ外部のＲＯＭに格納されているプロ
グラムをＬＳＩ内部ＲＡＭへ転送している。
なお、本発明は上記実施例に限定されるものでなく、要
旨の範囲内における種々変形例を含むものである。例え
は、上述の実施例では、専用のローダを外部ローダと内
部ローダに分けて構成しているが、一つのロータとする
こともできる。
旨の範囲内における種々変形例を含むものである。例え
は、上述の実施例では、専用のローダを外部ローダと内
部ローダに分けて構成しているが、一つのロータとする
こともできる。
［発明の効果コ
以上説明したように本発明は、システムプログラムの変
更が発生してもＬＳＩ外部のＲＯＭを交換するだけてよ
く、ＬＳＩの両性を不要としたシステムＬＳＩを提供で
きるという効果がある。
更が発生してもＬＳＩ外部のＲＯＭを交換するだけてよ
く、ＬＳＩの両性を不要としたシステムＬＳＩを提供で
きるという効果がある。
第１図は本発明の一実施例に係るシステムＬＳＩのブロ
ック図、第２図は従来のシステムＬＳＩのフロック図で
ある。 １ニジステムＬＳ１ １１：マイクロプロセッサ １２ ： １３ ： １４ ： １５ ： ＡＭ 内部ローダ 外部ローダ ＲＯＭ
ック図、第２図は従来のシステムＬＳＩのフロック図で
ある。 １ニジステムＬＳ１ １１：マイクロプロセッサ １２ ： １３ ： １４ ： １５ ： ＡＭ 内部ローダ 外部ローダ ＲＯＭ
Claims (1)
- 演算処理部とこの演算処理部が実行するシステムプログ
ラムを格納する内部ＲＡＭとを有するＬＳＩと、上記シ
ステムプログラムを格納する外部ＲＯＭと、この外部Ｒ
ＯＭに格納されたシステムプログラムを上記内部ＲＡＭ
へ転送するローダとを具備することを特徴とするシステ
ムＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8945214A JPH02226352A (ja) | 1989-02-28 | 1989-02-28 | システムｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8945214A JPH02226352A (ja) | 1989-02-28 | 1989-02-28 | システムｌｓｉ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02226352A true JPH02226352A (ja) | 1990-09-07 |
Family
ID=12713017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8945214A Pending JPH02226352A (ja) | 1989-02-28 | 1989-02-28 | システムｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02226352A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04236682A (ja) * | 1991-01-18 | 1992-08-25 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
| JPH0587916A (ja) * | 1991-09-26 | 1993-04-09 | Sharp Corp | 移動体識別装置 |
| JP2007148865A (ja) * | 2005-11-29 | 2007-06-14 | Naltec Inc | プロセッサにより制御される装置 |
-
1989
- 1989-02-28 JP JP8945214A patent/JPH02226352A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04236682A (ja) * | 1991-01-18 | 1992-08-25 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
| JPH0587916A (ja) * | 1991-09-26 | 1993-04-09 | Sharp Corp | 移動体識別装置 |
| JP2007148865A (ja) * | 2005-11-29 | 2007-06-14 | Naltec Inc | プロセッサにより制御される装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0569969B1 (en) | Microcomputer having instruction memory storing instructions for reading out internal conditions | |
| US9459874B2 (en) | Instruction set architecture-based inter-sequencer communications with a heterogeneous resource | |
| JP3105223B2 (ja) | マイクロコンピュータ，マイクロプロセッサおよびコア・プロセッサ集積回路用デバッグ周辺装置 | |
| JP4098241B2 (ja) | プロセッサをコプロセッサに接続する方法及び装置 | |
| JP4226085B2 (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
| KR100196333B1 (ko) | 디엠에이 명령의 프리-로딩을 이용한 디엠에이 데이터 전송방법 | |
| JPH076151A (ja) | オンチップメモリデバイスのアクセスのために最適化されたｃｐｕコアバス | |
| KR970003321B1 (ko) | 코프로세서 지정 시스템 | |
| CN111615691A (zh) | 直接存储器访问适配器 | |
| JPH02226352A (ja) | システムｌｓｉ | |
| JP3705811B2 (ja) | 再構成可能なプログラム状態語を有するマイクロコントローラ | |
| JPH0969064A (ja) | 外部メモリーシステム | |
| US20020004877A1 (en) | Method and system for updating user memory in emulator systems | |
| JP2741514B2 (ja) | マルチｃｐｕシステム | |
| JP2004013289A (ja) | マイクロコントローラのオンチップデバッグ方法 | |
| JPH05314062A (ja) | 計算装置における使用のための集積ディジタル装置 | |
| JP2793258B2 (ja) | 位置決め制御装置のデータ設定方法 | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPS6349935A (ja) | 中央制御装置 | |
| JPH03202949A (ja) | コプロセッサ装置 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JP2007257169A (ja) | アクセス制御方法及び情報処理装置 | |
| JPH05151369A (ja) | 集積回路 | |
| JPH06301636A (ja) | マイクロプロセッサ装置 | |
| JPH0713920A (ja) | Ｄｍａ転送方法 |