DE102010046429B4

DE102010046429B4 - Programmierbare Steuerung

Info

Publication number: DE102010046429B4
Application number: DE102010046429.5A
Authority: DE
Inventors: Hideki Noda
Original assignee: Panasonic Industrial Devices SUNX Co Ltd
Current assignee: Panasonic Industrial Devices SUNX Co Ltd
Priority date: 2009-09-25
Filing date: 2010-09-23
Publication date: 2018-10-11
Anticipated expiration: 2030-09-24
Also published as: KR20110033800A; US20110078481A1; CN102033502A; DE102010046429A1; US8566631B2; CN102033502B; KR101233550B1

Abstract

Programmierbare Steuerung, umfassend:eine oder mehrere Erweiterungseinheiten;eine CPU-Einheit zum Steuern der Erweiterungseinheiten, wobei die Erweiterungseinheiten sequentiell mit der CPU-Einheit verbunden sind;eine Stromleitung um einen ersten elektrischen Strom von einer externen Stromquelle zu den Erweiterungseinheiten und zu der CPU-Einheit zu liefern; undein Aufladeelement zum Liefern eines zweiten elektrischen Stroms an die Erweiterungseinheiten und die CPU-Einheit über die Stromleitung, wenn die Lieferung des ersten elektrischen Stroms abgeschaltet ist, wobei die CPU-Einheit aufweist:eine erste Spannungserkennungsschaltung zum Erkennen einer Ausgabespannung des Aufladeelements und Ausgeben eines Spannungsverringerungssignals, wenn die erkannte Ausgabespannung auf eine Höhe abgesenkt wird, die gleich oder niedriger als ein erster Referenzwert ist; undeine Signalausgabeschaltung zum Ausgeben eines ersten Stromversorgungsabstellsignals in Reaktion auf das Spannungsverringerungssignal, das von der ersten Spannungserkennungsschaltung ausgegeben wird, und wobei jede der Erweiterungseinheiten aufweist:eine Leistungsschaltung zum Erzeugen eines internen elektrischen Stroms von dem ersten oder dem zweiten über die Stromleitung gelieferten Stroms;eine zweite Spannungserkennungsschaltung zum Erkennen einer Ausgabespannung der Leistungsschaltung und zum Ausgeben eines zweiten Stromversorgungsabstellsignals, wenn die erkannte Ausgabespannung der Leistungsschaltung auf eine Höhe abgesenkt wird, die gleich oder niedriger als ein zweiter Referenzwert ist; undeine Stromversorgungsabstellschaltung zum Abstellen der Leistungsschaltung, wenn das erste oder das zweite Stromversorgungsabstellsignal von der Signalausgabeschaltung der CPU-Einheit oder der zweiten Spannungserkennungsschaltung einer anderen Erweiterungseinheit eingegeben wird.

Description

Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf eine programmierbare Steuerung.
Hintergrund der Erfindung
Herkömmlicherweise wurde eine programmierbare Steuerung (PLC) bereitgestellt, bei welcher eine erweiterte I/O-Einheit angebracht sein kann (siehe z.B. Patentdokument 1).
7A veranschaulicht ein Beispiel einer funktionsblockartigen programmierbaren Steuerung, die eine Stromeinheit 1 aufweist, eine CPU-Einheit 2 und mehrere (6 in dem Beispiel von 7A) I/O-Einheiten 3, welche an einer Rückwandplatine 5 angebracht sind. Bei der programmierbaren Steuerung wird ein Systemstrom, der von der Stromeinheit 1 erzeugt wird, an die CPU-Einheit 2 geliefert und an jede der I/O-Einheiten 3, über einen internen Bus, der in der Rückwandplatine 5 bereitgestellt ist.
Ferner veranschaulicht 7B ein Beispiel einer stapelartigen (engl.: stack type) programmierbaren Steuerung, welche eine Stromeinheit 1 aufweist, eine CPU-Einheit 2 und mehrere (6 in dem Beispiel von 7B) I/O-Einheiten 3. Da die stapelartige programmierbare Steuerung nicht die Rückwandplatine 5 aufweist, im Gegensatz zur funktionsblockartigen programmierbaren Steuerung, sind die Einheiten durch Verbinden einer Einheit mit einer nächsten Einheit befestigt. Ein Systemstrom, der von der Stromeinheit 1 erzeugt wird, wird an die CPU-Einheit 2 und jede der I/O-Einheiten 3 über Stapelanschlüsse 6 geliefert.

[Patentdokument 1] Japanische Patentanmeldung Veröffentlichung Nr. 2006-79361 (Paragraphen [0014] bis [0016] und 2) -09P00835
[Patentdokument 2] Japanische Patentanmeldung Veröffentlichung Nr. 2009-147997 (Paragraphen [0016] bis [0023] und 1) -09P00833
[Patentdokument 3] Japanische Patentanmeldung Veröffentlichung Nr. 2000-105521 (Paragraphen [0057] bis [0060] und 10 und 11) -09P00834

Jede der oben beschriebenen herkömmlichen programmierbaren Steuerungen weist eine Backup-Stromquelle auf, um einen Beendigungsprozess (z.B. Datenbackup oder dergleichen) sogar dann auszuführen, wenn eine Stromversorgung aufgrund eines plötzlichen Stromausfalls oder dergleichen abgeschaltet wird. Allerdings hängt eine Backup-Zeit, die von der Backup-Stromquelle bereitgestellt wird, von der Kapazität eines Kondensators von ihr ab, und es kann z.B., wenn ein System kompliziert wird und eine große Menge von Daten verarbeitet, die Backup-Stromquelle abgeschaltet sein, bevor der Beendigungsprozess beendet ist.
Ferner wird in der programmierbaren Steuerung, die in 7A und 7B gezeigt ist, der Systemstrom, der von der Stromeinheit 1 erzeugt wird, gleichzeitig an die CPU-Einheit 2 und jede der I/O-Einheiten 3 geliefert und die Kapazität der Stromeinheit 1 kann groß genug sein, um normalem Stromverbrauch, abhängig von der Anzahl der verbundenen I/O-Einheiten 3 und deren Spezifikationen, zu genügen. Beim Hochfahren kann allerdings der Stromverbrauch die Kapazität der Stromeinheit 1 übersteigen und es kann unmöglich sein, das System normal zu starten.
Um das obige Problem zu lösen, wird eine programmierbare Steuerung vorgeschlagen, bei welcher die I/O-Einheiten sequentiell in einer spezifischen Reihenfolge gestartet werden (siehe z.B. Patentdokument 2). Bei dieser programmierbaren Steuerung werden Hochfahrschaltungen (engl.: start-up circuits) mit unterschiedlichen Zeitkonstanten voneinander entsprechend in den I/O-Einheiten bereitgestellt und jede I/O-Einheit startet ihre eigene Leistungsschaltung (engl.: power circuit) bei einer Hochfahrtaktung, die ihrer eigenen Zeitkonstante entspricht.
Die programmierbare Steuerung, die im Patentdokument 2 offenbar ist, ist derart eingerichtet, dass die entsprechenden Leistungsschaltungen der I/O-Einheiten unterschiedliche Hochfahrtaktungen aufweisen, um zu verhindern, dass der Stromverbrauch beim Hochfahren die Kapazität der Stromeinheit übersteigt. Dementsprechend kann das System normal gestartet werden. Allerdings hängt die Hochfahrzeit jeder I/O-Einheit von einer Last ab, von der Schaltungskonfiguration und dergleichen, und es ist schwer, eine optimale Hochfahrzeit zu setzen, während man diese mit einbezieht.
Wenn elektrischer Strom an die programmierbare Steuerung geliefert wird, die in 7A und 7B gezeigt ist und alle I/O-Einheiten 3 initialisiert sind, identifiziert zwischenzeitlich die CPU-Einheit 2 jede der I/O-Einheiten 3 und startet die Kommunikation mit den I/O-Einheiten 3, um ein Ablaufprogramm auszuführen.
Es ist eine Vorrichtung offenbart, bei welcher die Kommunikation nicht gestartet wird, bis alle Erweiterungseinheiten (engl.: extension units) initialisiert sind (siehe z.B. Patentdokument 2). Bei der Vorrichtung werden Erweiterungseinheiten, die mit einer Haupteinheit verbunden sind, sequentiell von der einen an der stromabwärtigen bzw. nachgeschalteten Seite zu der an der stromaufwärtigen bzw. vorgeschalteten Seite initialisiert und eine Erweiterungseinheit an einer stromaufwärtigen Seite beginnt die Initialisierung nach Erkennen eines Initialisierungs-Beendigungssignals von einer Erweiterungseinheit an einer stromabwärtigen Seite. Wenn die Haupteinheit ferner ein Initialisierungs-Beendigungssignal von der Erweiterungseinheit an der obersten stromaufwärtigen Seite erkennt, bestimmt sie, dass alle Erweiterungseinheiten initialisiert wurden und startet die Kommunikation mit jeder der Erweiterungseinheiten.
Bei der oben beschriebenen Vorrichtung wird keine Kommunikation zwischen der Haupteinheit und den Erweiterungseinheiten vorgenommen, bis alle Erweiterungseinheiten initialisiert sind. Allerdings beginnt die Erweiterungseinheit an der stromaufwärtigen Seite die Initialisierung nach Erkennen eines Initialisierungs-Beendigungssignals von der zusätzlichen Einheit an der stromabwärtigen Seite, wobei die Hochfahrzeit einer Erweiterungseinheit sich kumulativ vergrößert. Als ein Ergebnis kann es einige Zeit benötigen, bis das System gestartet ist, nachdem alle Erweiterungseinheiten initialisiert wurden. In diesem Fall bedeutet die Zeit bis das System gestartet ist, die Zeit, bis die CPU-Einheit jede Erweiterungseinheit identifiziert und die Kommunikation mit jeder Erweiterungseinheit startet, nachdem alle Erweiterungseinheiten initialisiert wurden.
US 5,835,780 zeigt eine Stromversorgung für einen Computer mit mehreren Prozessoreinheiten. Jede Prozessoreinheit umfasst eine erste und eine zweite Stromversorgungseinheit sowie einen Steuerblock zum Steuern der zwei Stromversorgungseinheiten. Ferner ist für jede Prozessoreinheit eine Notstrombatterie vorgesehen. Die erste Stromversorgungseinheit versorgt ausschließlich einen Speicher des Computers. Bei einem Stromausfall wird nur die erste Stromversorgungseinheit aufrechterhalten.
DE 197 40 306 A1 betrifft eine Webmaschinensteuerung mit über einen CAN-Bus seriell verbundenen Geräten. Eine Stromversorgungsleitung ist ebenfalls seriell über jedes Gerät geführt.
EP 1 857 900 A2 betrifft eine Steuerung mit einer CPU Einheit und mehreren Ergänzungseinheiten, die in Stapelbauweise miteinander verbunden sein können. Eine Stromleitung liefert elektrischen Strom von einer externen Stromquelle zu der CPU-Einheit und zu den Ergänzungseinheiten.
Zusammenfassung der Erfindung
Die vorliegende Erfindung stellt eine programmierbare Steuerung bereit, die eingerichtet ist, erweiterte I/O-Einheiten eine nach der anderen sicher ohne eine getrennte Einstellung zu starten, wobei die Verlängerung einer Hochfahrzeit (engl.: start-up time) vermieden wird.
Weiterhin stellt die vorliegende Erfindung eine programmierbare Steuerung bereit, die eingerichtet ist, eine Verzögerung einer Hochfahrzeit zu verhindern.
Die vorliegende Erfindung stellt eine programmierbare Steuerung mit den Merkmalen des Anspruchs 1 bereit.
Durch diese Konfiguration wird in einem Fall, bei dem Strom von dem Aufladeelement aufgrund des Abschaltens einer externen Stromquelle geliefert wird, die Leistungsschaltung der Erweiterungseinheit abgestellt, wenn die Ausgabespannung des Aufladeelements gleich oder niedriger als ein vorgegebener Referenzwert ist. Als Ergebnis kann, da die Stromversorgung unterdrückt wird, die Betriebszeit der CPU-Einheit, verglichen mit einem herkömmlichen Fall, verlängert werden und es kann Extrazeit für den Beendigungsprozess, wie beispielsweise Datenbackup in der CPU-Einheit, bereitgestellt werden.
Figurenliste
Die Aufgabe und Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung von Ausführungsbeispielen ersichtlich, die im Zusammenhang mit den beigefügten Zeichnungen gegeben wird, in welchen:

1 eine schematische Systemzeichnung ist, die eine programmierbare Steuerung in Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
2A ein Blockdiagramm einer I/O-Einheit in Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung ist und die 2B bis 2D Schaltdiagramme von Schaltungen sind, die die I/O-Einheiten bilden;
3 ein Blockdiagramm einer CPU-Einheit in Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung ist;
4 ein Verbindungsbeispiel einer Signalausgangsschaltung der I/O-Einheit in Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
5 ein Taktdiagramm bei der Initialisierung der I/O-Einheit in Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
6 ein Zeitdiagramm bei einem Betrieb in Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung darstellt; und
die 7A und 7B auseinandergezogene perspektivische Ansichten der herkömmlichen programmierbaren Steuerungen zeigen.

Detaillierte Beschreibung der Ausführungsbeispiele
Nachstehend wird eine programmierbare Steuerung in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung detailliert unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, welche einen Teil derselbigen bilden. Die programmierbare Steuerung in Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung kann als eine Steuerung einer industriellen Maschine verwendet werden. Ferner wird eine stapelartige (engl.: stack type) programmierbare Steuerung als Beispiel in der vorliegenden Beschreibung beschrieben und es wird auf 7B Bezug genommen, da ihr äußeres Erscheinungsbild dasselbe von derjenigen in 7B ist.
1 ist ein schematisches Systemdiagramm, das eine programmierbare Steuerung in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung zeigt, welches eine Stromeinheit 1 zum Liefern eines elektrischen Stroms an das gesamte System aufweist, mehrere (vier in 1) I/O-Einheiten (Erweiterungseinheiten, engl.: extension units) 3 mit einer Schnittstelle, die einer zu steuernden Einrichtung genügen, eine CPU-Einheit 2 für die individuelle Steuerung jeder der I/O-Einheiten 3 und eine Anschlusseinheit 4, die mit der I/O-Einheit 3 an einem Ende der programmierbaren Steuerung verbunden ist. Ferner sind, wie in 7B gezeigt ist, die Stromeinheit 1, die CPU-Einheit 2, die I/O-Einheiten 3 und die Anschlusseinheit 4 (nicht in 7B gezeigt) sequentiell von der einen an der linken Seite zu der einen an der rechten Seite verbunden.
Ferner werden, falls es nötig ist, um jeweils die I/O-Einheiten 3 zu unterscheiden, Bezugszeichen 3A, 3B, 3C und 3D der entsprechenden I/O-Einheiten 3 sequentiell von der Seite der CPU-Einheit 2 zugewiesen. D.h. bei dem Ausführungsbeispiel, dass die I/O-Einheit 3D eine Abschluss- bzw. Enderweiterungseinheit ist. Ferner sind die Einheiten elektrisch über Stapelanschlüsse 6 miteinander verbunden, wie in 1 gezeigt ist.
Die Stromeinheit 1 wandelt eine elektrische Leistung um, die von einer externen Stromquelle mit einer Spannung V+ geliefert wird, die für das System benötigt wird. Dann liefert die Stromeinheit 1 die Systemstromquelle V+ an jede der CPU-Einheiten 2 und der I/O-Einheiten 3 über eine Stromleitung 10. Ferner weist die Stromeinheit 1 einen Kondensator (Aufladeelement (C1)) (siehe 3) auf, der als eine Backup-Stromquelle dient, die verwendet wird, wenn die externe Stromquelle aufgrund z.B. eines Stromausfalls oder dergleichen abgeschaltet wird. Während des Stromausfalls wird der Kondensator C1 entladen, um einen elektrischen Strom an die CPU-Einheit 2 und die I/O-Einheiten 3 zu liefern. Die detaillierte Beschreibung wird später gegeben werden.
Die CPU-Einheit 2 weist, wie in 1 und 3 gezeigt ist, eine Leistungsschaltung 23 zum Erzeugen einer Antriebsstromquelle (interne elektrische Leistung) VCC von der Systemstromquelle V+ auf, die über die Stromleitung C geliefert wird, und Spannungserkennungsschaltungen 24 und 25 zum Ausgeben entsprechender spezifischer Erkennungssignale, indem die Quellspannung der Systemstromquelle V+ erkannt wird. Die CPU-Einheit 2 weist ferner eine Rücksetzkombinationsschaltung (Signalausgabeschaltung 22) zum Ausgeben eines Hochfahrbeendigungssignals PSO auf, wenn die Antriebsstromquelle VCC von der Leistungsschaltung 23 geliefert wird, und eine Steuerschaltung 21 zum Ausführen eines Programms der programmierbaren Steuerung.
Ferner muss, wenn das System gestartet wird, die Rücksetzkombinationsschaltung 22 zuerst gestartet werden. Bei diesem Ausführungsbeispiel wird z.B. eine CMOS-Logikschaltung oder programmierbare Logikeinrichtung (PLD, engl.: programmable logic device), die eingerichtet ist, eine Hochfahrzeit zu ignorieren, als die Rücksetzkombinationsschaltung 22 verwendet.
Die Spannungserkennungsschaltung (erste Spannungserkennungsschaltung) 24 erkennt die Quellspannung der Systemstromquelle V+ und gibt ein Hochfahrsignal PF1mit einer H-Höhe an die Rücksetzkombinationsschaltung 22 aus, wenn die erkannte Spannung eine Referenzspannung V1 erreicht (siehe 6). Wenn das H-Höhe Hochfahrsignal PF1 eingegeben ist, gibt die Rücksetzkombinationsschaltung 22 ein Rücksetzsignal CPU_RESET an die Steuerschaltung 21 aus, um die Steuerschaltung 21 zu starten.
Ferner erkennt im Fall z.B. eines Stromausfalls die Spannungserkennungsschaltung 24 die Systemspannung V+, die von dem Kondensator C1 geliefert wird, und gibt ein Hochfahrsignal (Spannungsreduzierungssignal) PF1 mit einer L-Höhe an die Rücksetzkombinationsschaltung 22 aus, wenn die erkannte Spannung nicht höher als die Referenzspannung V1 ist. Die Rücksetzkombinationsschaltung 22 gibt, wenn das L-Höhe Hochfahrsignal PF1 eingegeben ist, das Rücksetzsignal CPU_RESET an die Steuerschaltung 21 aus, um die Steuerschaltung 21 abzustellen. In diesem Fall wird das Rücksetzsignal CPU_RESET auf eine H-Höhe gesetzt, um die Steuerschaltung 21 zu starten, wohingegen das Rücksetzsignal CPU_RESET auf eine L-Höhe gesetzt wird, um die Steuerschaltung 21 zurückzusetzen.
Die Spannungserkennungsschaltung 25 erkennt die Quellenspannung der Systemstromquelle V+ und gibt ein Abstellsignal PF2 an die Rücksetzkombinationsschaltung 22 aus, wenn die erkannte Spannung gleich oder niedriger als eine vorgegebene Referenzspannung V2 ist (V2 < V1, siehe 6). Ferner gibt die Rücksetzkombinationsschaltung 22, wenn das Abstellsignal PF2 eingegeben ist, das Rücksetzsignal CPU_RESET auf der L-Höhe an die Steuerschaltung 21 aus, um die Steuerschaltung 21 abzustellen.
Die Rücksetzkombinationsschaltung 22 startet und stellt nicht nur die Steuerschaltung 21 ab, wie oben beschrieben, sondern gibt auch das Hochfahrbeendigungssignal PSO an die Nachbar-I/O-Einheit 3A aus, wenn die Antriebsspannung VCC geliefert wird. Ferner bestimmt die Rücksetzkombinationsschaltung 22, wenn das Hochfahrbeendigungssignal PSO von der I/O-Einheit 3D über die Anschlusseinheit 4 (Gesamt Einheit Hochfahren beendet Signal PSR) an die Rücksetzkombinationsschaltung 22 über die Signalleitung 7 eingegeben ist, dass alle I/O-Einheiten 3 hochgefahren sind und gibt ein Rücksetzsignal ERESET an jede I/O-Einheit 3 über eine Signalleitung 8 aus, um einen Rücksetzstatus von jeder I/O-Einheit 3 aufzuheben.
In diesem Fall wird das Rücksetzsignal ERESET auf eine H-Höhe gesetzt, um jede I/O-Einheit 3 zu starten, während das Rücksetzsignal ERESET auf eine L-Höhe gesetzt wird, um jede I/O-Einheit 3 zurückzusetzen. Ferner wird das Hochfahrbeendigungssignal PSO auf eine H-Höhe gesetzt, um eine Leistungsschaltung 23, die später beschrieben wird, zu starten, während das Hochfahrbeendigungssignal PSO auf eine L-Höhe gesetzt wird, um die Leistungsschaltung 23 abzustellen. D.h., dass bei diesem Ausführungsbeispiel das L-Höhe Hochfahrbeendigungssignal PSO zu einem Stromversorgungsabstellsignal wird.
Die I/O-Einheit 3 weist, wie in 1 und 2A gezeigt ist, die Leistungsschaltung 33 zum Erzeugen einer Antriebsstromquelle (interne elektrische Leistung) VCC von der Systemstromquelle V+ auf, die über die Stromleitung 10 geliefert wird und eine Spannungserkennungsschaltung (zweite Spannungserkennungsschaltung) 34 zum Erkennen einer Ausgabespannung der Leistungsschaltung 33 und zum Ausgeben des Hochfahrbeendigungssignals PSO, wenn die Ausgabespannung eine vorgegebene Referenzspannung V3 erreicht (siehe 6). Ferner weist die I/O-Einheit 3 eine Hochfahrtriggerschaltung 32 auf (Stromversorgungsabstellschaltung) zum Starten der Leistungsschaltung 33, wenn das Hochfahrbeendigungssignal PSO von der Rücksetzkombinationsschaltung 22 oder Spannungserkennungsschaltung 34 eingegeben wird, eine Steuerschaltung 31 zum Ausführen eines Programms der I/O-Einheit und eine Signalausgabeschaltung 35 zum Ausgeben eines Initialisierungsbeendigungssignals, das für die Beendigung der Initialisierung der Steuerschaltung 31 indikativ ist.
2B zeigt ein Schaltungsdiagramm der Hochfahrtriggerschaltung 32. Die Hochfahrtriggerschaltung 32 weist zwei Transistoren Tr1 und Tr2 auf. Eine Basis des Transistors Tr1 wird über einen Widerstand R1 mit einem Ausgang der Spannungserkennungsschaltung 34 der Nachbar-I/O-Einheit 3 oder Rücksetzkombinationsschaltung 22 der CPU-Einheit 2 verbunden. Der Transistor Tr1 wird auf EIN geschaltet, um eine Leitung zwischen einem Kollektor und einem Emitter davon zu bewirken, wenn das Hochfahrbeendigungssignal PSO auf der H-Höhe an seiner Basis eingegeben wird.
Ferner wird der Kollektor des Transistors Tr1 mit einer Basis des Transistors Tr2 verbunden und auch mit der Systemstromquelle V+ über einen Widerstand R6 verbunden, wenn der Transistor Tr1 auf EIN geschaltet wird, d.h., wenn eine Leitung zwischen dem Kollektor und dem Emitter des Transistors Tr1 hergestellt wird, wird der Transistor Tr2 auf AUS geschaltet. Dementsprechend wird die Leistungsschaltung (Leistungs-IC) 33 gestartet, um die Antriebsstromquelle VCC an internen Schaltungen anzulegen.
2C ist ein Schaltungsdiagramm der Spannungserkennungsschaltung 34, welche einen Komparator CP1 aufweist. Die Antriebsstromquelle VCC, die von der Leistungsschaltung 33 ausgegeben wird, wird an einen Eingangsanschluss Vin des Komparators CP1 über einen Widerstand R2 eingegeben. Der Komparator CP1 vergleicht eine Quellspannung der Antriebsstromquelle VCC mit einer vorgegebenen Referenzspannung V3 und, wenn die Antriebsstromquelle VCC höher als die Referenzspannung VD3 ist, gibt er das Hochfahrbeendigungssignal PSO über einen Ausgangsanschluss aus.
2D ist ein Schaltungsdiagramm der Signalausgabeschaltung 35, welche Transistoren Tr3 und Tr4 aufweist. Eine Basis des Transistors Tr3 wird mit einem Ausgangsanschluss der Steuerschaltung 31 über einen Widerstand R3 verbunden. Folglich wird, wenn ein BOOT-Signal (auch START-Signal genannt) auf einer H-Höhe (ein Signal, das indikativ für die Initialisierungsbeendigung ist) an der Basis des Transistors Tr3 von der Steuerschaltung 31 eingegeben wird, der Transistor Tr3 auf EIN geschaltet, um eine Leitung zwischen einem Kollektor und einem Emitter davon zu bewirken. Ferner wird der Kollektor des Transistors Tr3 mit einer Basis des Transistors Tr4 verbunden und auch mit der Stromleitungskomponente 10a verbunden, die verbunden ist, um eine Stromleitung 10 über einen Widerstand R4 zu bilden.
Zwischenzeitlich wird ein Kollektor des Transistors Tr4 mit einer Signalleitungskomponente 9a verbunden, die verbunden ist, um eine Signalleitung 9 zu bilden zum Übertragen eines Gesamte Einheit Initialisierung beendet Signal FERTIG, das indikativ für die Initialisierungsbeendigung aller I/O-Einheiten 3 ist. In der Signalausgabeschaltung 35 wird der Transistor Tr4 auf EIN geschaltet, wenn die Systemstromquelle V+ angelegt wird. Zur selben Zeit wird, wenn das H-Höhe BOOT-Signal an der Signalausgabeschaltung 35 von der Steuerschaltung 31 eingegeben wird, der Transistor Tr3 auf EIN geschaltet und dementsprechend wird der Transistor Tr4 auf AUS geschaltet. Bei diesem Ausführungsbeispiel ist der Transistor Tr4 ein Schaltelement und das BOOT-Signal ist ein spezifisches Steuersignal.
4 veranschaulicht ein Beispiel der Signalleitung 9, die mit der CPU-Einheit 2 und den I/O-Einheiten 3A bis 3D verbunden ist. Die entsprechenden Kollektoren der Transistoren Tr4 der Signalausgabeschaltung 35 werden mit der Signalleitung 9 parallel verbunden und die Signalleitung 9 wird auf die Antriebsstromquelle VCC über einen Widerstand R5 nach oben gezogen. Dementsprechend bestimmt die CPU-Einheit 2, da das Gesamte Einheit Initialisierung beendet Signal FERTIG auf die L-Höhe gesetzt wird, wenn einer oder mehrere der Transistoren Tr4 auf EIN geschaltet wird, dass wenigstens eine der I/O-Einheiten 3 noch nicht initialisiert wurde. Andererseits bestimmt die CPU-Einheit 2, da das Gesamte Einheit Initialisierung beendet Signal FERTIG auf H-Höhe wird, wenn alle Transistoren Tr4 auf AUS geschaltet werden, dass die Initialisierung aller I/O-Einheiten 3 beendet wurde.
Wie in 2A gezeigt ist, weist die I/O-Einheit 3 eine Stromleitungskomponente 10a auf, die verbunden ist, um die Stromleitung 10 zu bilden, und Signalleitungskomponenten 7a bis 9a, die verbunden sind, um entsprechende Signalleitungen 7 bis 9 zu bilden, und gleiches gilt für die Nachbar-CPU-Einheit 2 und anderen I/O-Einheiten 3. Ferner wird die Systemstromquelle V+ an der I/O-Einheit 3 über die Stromleitungskomponente 10a angelegt und das Rücksetzsignal ERESET wird an die I/O-Einheit 3 von der CPU-Einheit 2 über die Signalleitungskomponente 8a übertragen. Ferner wird das Gesamte Einheit Initialisierung beendet Signal FERTIG an der CPU-Einheit 2 über die Signalleitungskomponente 9a angegeben und das Gesamte Einheit Hochfahren beendet Signal PSR wird auch an der CPU-Einheit 2 über die Signalleitungskomponente 7a eingegeben.
5 zeigt Taktsignale bei der Initialisierung der I/O-Einheit 3. Zum Zeitpunkt t1 ist, da die Systemspannung V+ noch nicht angelegt wurde, wenn ein Stromschalter (nicht gezeigt) auf EIN geschaltet wird, das Gesamte Einheit Initialisierung beendet Signal FERTIG auf der L-Höhe und jedes der Signale Rücksetzsignal ERESET und BOOT-Signal hat die H-Höhe. Zum Zeitpunkt t2, wenn die Systemstromquelle V+ den Wert 10V erreicht, wird das Rücksetzsignal ERESET auf L-Höhe, so dass die Steuerschaltung 31 zurückgesetzt wird und dafür sorgt, dass das BOOT-Signal auf die L-Höhe gesetzt wird. Dementsprechend hat das Gesamte Einheit Initialisierung beendet Signal FERTIG immer noch die L-Höhe, da der Transistor Tr3 der Signalausgabeschaltung 35 auf AUS geschaltet ist und der Transistor Tr4 der Signalausgabeschaltung 35 zum EIN-Zustand wird.
Danach wird zum Zeitpunkt t3, wenn die Systemstromquelle V+ den Wert 24V erreicht, das Rücksetzsignal ERESET zur H-Höhe, so dass die Steuerschaltung 31 von dem Rücksetzzustand gelöst wird und das BOOT-Signal auf die H-Höhe setzt. Bei einem Fall, bei dem nur eine I/O-Einheit 3 vorhanden ist, bestimmt die CPU-Einheit 2, dass die Initialisierung aller I/O-Einheiten 3 (in diesem Fall einer I/O-Einheit) beendet wurde, da das Gesamte Einheit Initialisierung beendet Signal FERTIG zur H-Höhe wird.
Zwischenzeitlich hat bei einem Fall, bei dem zwei oder mehr I/O-Einheiten 3 vorhanden sind, das Gesamte Einheit Initialisierung beendet Signal FERTIG immer noch die L-Höhe zum Zeitpunkt t3. Zum Zeitpunkt t4, wenn das Initialisierungsbeendigungssignal der H-Höhe von jeder der I/O-Einheiten 3 ausgegeben wird und das Gesamte Einheit Initialisierung beendet Signal FERTIG zur H-Höhe wird, bestimmt die CPU-Einheit 2, dass die Initialisierung aller I/O-Einheiten 3 beendet wurde.
Wie in 1 gezeigt ist, ist die Anschlusseinheit 4 eine Einheit zum Kurzschließen zwischen einem Signalausgangsanschluss der Spannungserkennungsschaltung 34 der I/O-Einheit 3D an dem Ende und der Signalleitungskomponente 7a. Dementsprechend wird das Hochfahrbeendigungssignal PSO (Gesamte Einheit Hochfahren beendet Signal PSR) von der I/O-Einheit 3D an dem Ende ausgegeben und an der CPU-Einheit 2 über die Signalleitung 7 eingegeben. Ferner bestimmt die CPU-Einheit 2, dass alle I/O-Einheiten 3 mit Strom versorgt sind, wenn das Hochfahrbeendigungssignal PSO an der CPU-Einheit 2 eingegeben wird.
Bei diesem Ausführungsbeispiel weist die programmierbare Steuerung den Kondensator C1 wie oben beschreiben auf (siehe 3). Daher wird, wenn die Stromversorgung aufgrund z.B. eines Stromausfalls unterbrochen wird, der Beendigungsprozess (z.B. das Datenbackup oder dergleichen) der CPU-Einheit 2 mit der elektrischen Leistung ausgeführt, die von dem Kondensator C1 geliefert wird. Da allerdings der Kondensator C1 eine begrenzte Kapazität hat, kann, wenn es viele I/O-Einheiten 3 gibt, die elektrische Leistung von dem Kondensator C1 nicht ausreichend sein, um den Beendigungsprozess zu beenden.
Bei diesem Ausführungsbeispiel wird, um der CPU-Einheit 2 mehr elektrische Leistung zum Beenden des Beendigungsprozesses bereitzustellen, wenn die Ausgangsspannung von dem Kondensator C1 gleich oder geringer als die vorgegebene Referenzspannung V1 ist (siehe 6) ist, das Hochfahrbeendigungssignal PSO auf die L-Höhe gesetzt, um die Leistungsschaltung 33 jeder I/O-Einheit 3 abzustellen.
Als Nächstes wird ein Betrieb der programmierbaren Steuerung unter Bezug auf ein Ablaufschema beschreiben, das in 6 gezeigt ist. Wenn die Systemstromquelle V+, die von der Stromeinheit 1 geliefert wird, die Referenzspannung V1 zum Zeitpunkt t1 erreicht, wird in der CPU-Einheit 2 das Hochfahrsignal PF1 (siehe 3) von der Spannungserkennungsschaltung 24 an die Rücksetzkombinationsschaltung 22 ausgegeben und die Rücksetzkombinationsschaltung 22 gibt das Rücksetzsignal CPU_RESET auf der H-Höhe an die Steuerschaltung 21 aus.
Ferner gibt die Rücksetzkombinationsschaltung 22 das Hochfahrbeendigungssignal CPU_PSO auf der H-Höhe an die Nachbar-I/O-Einheit 3A zum Zeitpunkt t2 unter Verwendung einer Verzögerungstaktung, die darin eingebettet ist, aus. In der I/O-Einheit 3A wird die Leistungsschaltung 33 gestartet, wenn das Hochfahrbeendigungssignal CPU_PSO an die Hochfahrtriggerschaltung 32 eingegeben wird. Ferner wird zum Zeitpunkt t3, wenn die Ausgangsspannung UNIT1_VCC der Leistungsschaltung 33 die Referenzspannung V3 erreicht, das Hochfahrbeendigungssignal UNIT1_PSO auf der H-Höhe von der Spannungserkennungsschaltung 34 an die Nachbar-I/O-Einheit 3B ausgegeben.
Auf ähnliche Art und Weise werden das Hochfahrbeendigungssignal UNIT2_PSO und UNIT3_PSO auf der H-Höhe an die I/O-Einheiten 3C und 3D sequentiell übertragen. Zum Zeitpunkt t6 wird, wenn die Ausgangsspannung UNIT4_VCC von der Leistungsschaltung 33 der I/O-Einheit 3 an dem Ende die Referenzspannung V3 erreicht, das Hochfahrbeendigungssignal UNIT4_PSO auf der H-Höhe von der Spannungserkennungsschaltung 34 ausgegeben. Ferner wird das Hochfahrbeendigungssignal UNIT4_PSO an der Rücksetzkombinationsschaltung 22 der CPU-Einheit 2 durch die Signalleitung 7 über die Anschlusseinheit 4 eingegeben. Dementsprechend bestimmt die CPU-Einheit 2, dass alle I/O-Einheiten 3 zu diesem Zeitpunkt mit Leistung bzw. Strom versorgt sind.
Dann gibt die Rücksetzkombinationsschaltung 22 der CPU-Einheit 2 das Rücksetzsignal ERESET auf der H-Höhe an die Signalleitung 8 zum Zeitpunkt t7 unter Verwendung des Verzögerungszeitgebers aus. Jede I/O-Einheit 3 hebt einen Rücksetzzustand der Steuerschaltung 31 auf, wenn das Rücksetzsignal ERESET auf der H-Höhe eingegeben wird. Dementsprechend wird in den I/O-Einheiten 3A bis 3D, in denen jeweils der Rücksetzzustand aufgehoben wurde, die Initialisierung der Steuerschaltung 31 ausgeführt.
Zum Zeitpunkt t8 wird, wenn die Initialisierung der Steuerschaltungen 31 aller I/O-Einheiten 3A bis 3D beendet wurde, das Gesamte Einheit Initialisierung beendet Signal FERTIG auf der H-Höhe an die CPU-Einheit 2 eingegeben und dadurch bestimmt die CPU-Einheit 2, dass alle I/O-Einheiten 3 initialisiert wurden. Ferner identifiziert die CPU-Einheit 2 jede der I/O-Einheiten 3A bis 3D und startet die Kommunikation mit jeder dieser I/O-Einheiten 3A bis 3D, um ein Ablaufprogramm auszuführen.
Als Nächstes wird ein Betrieb für den Fall, bei dem die Stromversorgung von der externen Stromquelle aufgrund z.B. eines Stromausfalls oder dergleichen abgestellt wird, unter Bezugnahme auf das Zeitdiagramm beschrieben, das in 6 gezeigt ist. Wie oben beschrieben, wird bei Stromausfall die Systemstromquelle V+ an die CPU-Einheiten 2 und die I/O-Einheiten 3 angelegt, indem der Kondensator C1 der Stromeinheit 1 entladen wird.
Allerdings gibt zum Zeitpunkt t9, wenn eine Ausgangsspannung der Systemstromquelle V+ gleich oder niedriger als die Referenzspannung V1 ist, die Spannungserkennungsschaltung 24 das Hochfahrsignal PF1 (Spannungsreduzierungssignal) auf der L-Höhe an die Rücksetzkombinationsschaltung 22 in der CPU-Einheit 2 aus. Dann gibt die Rücksetzkombinationsschaltung 22 das Rücksetzsignal ERESET auf der L-Höhe an jede I/O-Einheit 3 aus, wodurch die Steuerschaltung 31 jeder I/O-Einheit 3 zurückgesetzt wird.
Wie auch beim obigen kann bei diesem Ausführungsbeispiel jede I/O-Einheit 3 im Vorhinein über das Abschalten der Stromquelle durch das Rücksetzsignal ERESET auf der L-Höhe informiert werden. Dementsprechend kann der Beendigungsprozess (z.B. das Datenbackup) ausgeführt werden, bevor die Stromquelle tatsächlich abgeschaltet wird. D.h., dass das Rücksetzsignal ERESET auf der L-Höhe als ein Stromausfallwarnsignal dient.
Ferner gibt die Rücksetzkombinationsschaltung 22 das Hochfahrbeendigungssignal PSO auf der L-Höhe (Stromversorgungsabstellsignal) an die Nachbar-I/O-Einheit 3A zum Zeitpunkt t10 unter Verwendung des Verzögerungszeitgebers aus. Die Leistungsschaltung 33 der I/O-Einheit 3A wird in Reaktion auf das Hochfahrbeendigungssignal CPU_PSO auf der L-Höhe abgestellt. Ferner wird, wenn die Ausgabespannung der Leistungsschaltung 33 zu 0 Volt wird, das Hochfahrbeendigungssignal UNIT1_PSO, das von der Spannungserkennungsschaltung 34 ausgegeben wird, auf die L-Höhe zum Zeitpunkt t11 gesetzt und, wenn das Hochfahrbeendigungssignal UNIT1_PSO auf der L-Höhe (Stromversorgungsabstellsignal) ist, wird es an die Nachbar-I/O-Einheit 3B ausgegeben.
Auf ähnliche Art und Weise werden die Hochfahrbeendigungssignale UNIT2_PSO und UNIT3_PSO auf der L-Höhe sequentiell an die I/O-Einheiten 3C und 3D übertragen und die entsprechenden Leistungsschaltungen 33 in den I/O-Einheiten 3C und 3D werden in Reaktion darauf abgestellt. Zum Zeitpunkt t14 wird die Ausgabespannung der Leistungsschaltung 33 der I/O-Einheit 3D zu 0 V und die L-Höhe des Hochfahrbeendigungssignals UNIT4_PSO wird von der Spannungserkennungsschaltung 34 der I/O-Einheit 3D ausgegeben. Dann wird das Gesamte Einheit Hochfahren beendet Signal PSR auf der L-Höhe an die CPU-Einheit 2 über die Signalleitung 7 eingegeben und dadurch bestimmt die CPU-Einheit 2, dass alle I/O-Einheiten 3 auf AUS geschaltet wurden.
Zum Zeitpunkt t15, wenn die Ausgabespannung de Kondensators C1 gleich oder niedriger als die Referenzspannung V2 wird, gibt die Spannungserkennungsschaltung 25 das Abstellsignal PF2 an die Rücksetzkombinationsschaltung 22 aus und die Rücksetzkombinationsschaltung 22 gibt das Rücksetzsignal CPU_RESET auf der L-Höhe an die Steuerschaltung 21 aus. Als ein Ergebnis wird die Steuerschaltung 21 durch das Rücksetzsignal CPU_RESET zurückgesetzt und dann werden die Systemstromquelle V+ und die Antriebsstromquelle VCC zu 0 V.
Ferner stellt die gestrichelte Linie A in 6 eine Veränderung bei der Systemstromquelle V+ in dem Fall dar, bei dem die I/O-Einheiten 3 nicht auf AUS geschaltet werden. In Übereinstimmung mit dem vorliegenden Ausführungsbeispiel kann die Beendigungszeit der CPU-Einheit 2 um eine Zeitdauer von t15 bis t14 verzögert werden. Konsequenterweise kann die CPU-Einheit 2 eine Erweiterungszeit für den Beendigungsprozess, wie beispielsweise ein Datenbackup, in Anspruch nehmen,.
In Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung wird jede I/O-Einheit 3 individuell zum Initialisieren mit Leistung versorgt. Dementsprechend wird die Hochfahrzeit des Systems durch die längste Initialisierungszeit bestimmt, welche sich von einem herkömmlichen Fall unterscheidet, bei dem die Hochfahrzeit sich kumulativ vergrößert. Daher ist es möglich zu verhindern, dass die Hochfahrzeit des Systems verlängert wird. Ferner kann die CPU-Einheit 2 die Initialisierungsbeendigung alle I/O-Einheiten 3 realisieren, indem eine Veränderung in dem Zustand der Signalleitung 9 erkannt wird. Darüber hinaus ist es möglich, eine Vergrößerung bei den Kosten der programmierbaren Steuerung zu verhindern, da die Signalausgabeschaltung 35 unter Verwendung eines einfachen und kostengünstigen Elements, wie beispielsweise dem Transistor Tr4, realisiert werden kann.
In Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung wird, wenn die Stromversorgung von der externen Stromquelle abgestellt wird, eine elektrische Leistung von dem Kondensator (Aufladeelement) C1 geliefert und, wenn die Ausgabespannung des Kondensators C1 auf eine Höhe absinkt, die gleich oder niedriger als die vorgegebene Referenzspannung V1 ist, wird die Leistungsschaltung 33 der I/O-Einheit 3 abgestellt. Als ein Ergebnis kann die Betriebszeit der CPU-Einheit 2 verglichen mit einem herkömmlichen Fall verlängert werden, da der Stromverbrauch unterdrückt wird, und eine Extrazeit kann für den Beendigungsprozess, wie beispielsweise für ein Datenbackup, der CPU-Einheit 2 bereitgestellt werden. Ferner wird jede I/O-Einheit 3 im Vorhinein über das Stromversorgungsabstellen durch das Rücksetzsignal ERESET auf der L-Höhe (Stromausfallwarnsignal) informiert. Dementsprechend kann der benötigte Beendigungsprozess (z.B. Datenbackup) ausgeführt werden, bevor die Stromquelle tatsächlich abgestellt wird.
Ferner ist in Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung möglich, da jede I/O-Einheit 3 durch das Hochfahrbeendigungssignal PSO von der Nachbareinheit (CPU-Einheit 2 oder I/O-Einheit 3) gestartet wird, die I/O-Einheiten 3 eine nach der anderen sicher zu starten ohne eine weitere Einstellung vorzunehmen, und dadurch kann vermieden werden, dass die Hochfahrzeit im Vergleich mit einem herkömmlichen Fall des Setzens der Hochfahrzeit verlängert wird.
Ferner werden, wenn mehrere I/O-Einheiten 3 miteinander verbunden sind, die I/O-Einheiten 3 nicht zur selben Zeit, sondern sequentiell von der I/O-Einheit an der Seite der CPU-Einheit 2 gestartet. Dementsprechend übersteigt eine elektrische Leistungsmenge, die beim Hochfahren verbraucht wird, nicht die Kapazität der externen Stromquelle, so dass das System normal gestartet werden kann. Ferner ist es möglich, jede I/O-Einheit 3 durch das Hochfahrbeendigungssignal PSO darüber zu informieren, dass die Nachbar-I/O-Einheit 3 gestartet wurde.
Ferner wird das Hochfahrbeendigungssignal PSO (Gesamte Einheit Hochfahren beendet Signal PSR) an der CPU-Einheit 2 von der I/O-Einheit 3D an dem Ende eingegeben. Dementsprechend kann die CPU-Einheit 2 bestimmen, dass alle I/O-Einheiten 3 gestartet wurden. Fernen können in dem Fall, bei dem die Antriebsstromquelle VCC von der Leistungsschaltung 33 erzeugt wird, die in der CPU-Einheit 2 bereitgestellt ist, wie in diesem Ausführungsbeispiel, die Systemstromquelle V+ gemeinsam an allen I/O-Einheiten 3 angelegt werden. Daher ist es vorteilhafterweise unnötig, die externen Stromquellen auszutauschen, z.B. sogar dann, wenn die I/O-Einheiten 3 aufgrund einer Spezifikationsänderung oder dergleichen ausgetauscht werden oder eine andere I/O-Einheit 3 zusätzlich installiert wird. Obwohl die stapelartige programmierbare Steuerung als ein Beispiel in dem oben beschriebenen Ausführungsbeispiel beschrieben ist, kann die vorliegende Erfindung auch auf die funktionsblockartige programmierbare Steuerung angewendet werden, die in 7A gezeigt ist. Ferner können, obwohl die I/O-Einheiten 3 zusätzlich in dem oben beschriebenen Ausführungsbeispiel installiert sind, z.B. Netzwerkeinheiten für die Kommunikation oder Steuereinheiten für serielle Daten hinzugefügt werden. Darüber hinaus kann, obwohl die Anzahl der I/O-Einheiten 3 vier in dem oben beschriebenen Ausführungsbeispiel ist, die Anzahl der I/O-Einheiten 3 ein, zwei, drei oder fünf oder mehr sein, ohne dass sie darauf beschränkt wäre. Obwohl die Stromeinheit 1 in diesem Ausführungsbeispiel getrennt bereitgestellt ist, kann z.B. die CPU-Einheit 2 eine Stromversorgungsfunktion aufweisen.
Ferner ist die Ausgabespannung der Leistungsschaltung 33 nicht auf 0 V begrenzt, obwohl eine nächste I/O-Einheit 3 auf AUS geschaltet ist, wenn die Ausgabespannung der Leistungsschaltung 33 zu 0 V wird und die L-Höhe des Hochfahrbeendigungssignals PSO von der Spannungserkennungsschaltung 34 an die nächste I/O-Einheit 3 in dem oben beschriebenen Ausführungsbeispiel ausgegeben wird. Zum Beispiel kann die Ausgabespannung der Leistungsschaltung 33 gleich oder niedriger als ein vorgegebener Referenzwert sein.

Claims

Programmierbare Steuerung, umfassend: eine oder mehrere Erweiterungseinheiten; eine CPU-Einheit zum Steuern der Erweiterungseinheiten, wobei die Erweiterungseinheiten sequentiell mit der CPU-Einheit verbunden sind; eine Stromleitung um einen ersten elektrischen Strom von einer externen Stromquelle zu den Erweiterungseinheiten und zu der CPU-Einheit zu liefern; und ein Aufladeelement zum Liefern eines zweiten elektrischen Stroms an die Erweiterungseinheiten und die CPU-Einheit über die Stromleitung, wenn die Lieferung des ersten elektrischen Stroms abgeschaltet ist, wobei die CPU-Einheit aufweist: eine erste Spannungserkennungsschaltung zum Erkennen einer Ausgabespannung des Aufladeelements und Ausgeben eines Spannungsverringerungssignals, wenn die erkannte Ausgabespannung auf eine Höhe abgesenkt wird, die gleich oder niedriger als ein erster Referenzwert ist; und eine Signalausgabeschaltung zum Ausgeben eines ersten Stromversorgungsabstellsignals in Reaktion auf das Spannungsverringerungssignal, das von der ersten Spannungserkennungsschaltung ausgegeben wird, und wobei jede der Erweiterungseinheiten aufweist: eine Leistungsschaltung zum Erzeugen eines internen elektrischen Stroms von dem ersten oder dem zweiten über die Stromleitung gelieferten Stroms; eine zweite Spannungserkennungsschaltung zum Erkennen einer Ausgabespannung der Leistungsschaltung und zum Ausgeben eines zweiten Stromversorgungsabstellsignals, wenn die erkannte Ausgabespannung der Leistungsschaltung auf eine Höhe abgesenkt wird, die gleich oder niedriger als ein zweiter Referenzwert ist; und eine Stromversorgungsabstellschaltung zum Abstellen der Leistungsschaltung, wenn das erste oder das zweite Stromversorgungsabstellsignal von der Signalausgabeschaltung der CPU-Einheit oder der zweiten Spannungserkennungsschaltung einer anderen Erweiterungseinheit eingegeben wird.
Programmierbare Steuerung nach Anspruch 1, bei welcher jede der Erweiterungseinheiten weiter Signalleitungskomponenten aufweist, die verbunden sind, um Signalleitungen zu bilden, die sich von der CPU-Einheit erstrecken; und bei welcher, wenn das Spannungsverringerungssignal von der ersten Spannungserkennungsschaltung eingegeben wird, die Signalausgabeschaltung ein Stromausfallwarnsignal ausgibt, das das Stromversorgungsabstellen jeder der Erweiterungsschaltung über eine der Signalleitungen mitteilt, bevor das erste Stromversorgungsabstellsignal ausgegeben wird.