JPS5916029A - 電子装置の起動回路 - Google Patents
電子装置の起動回路Info
- Publication number
- JPS5916029A JPS5916029A JP57126107A JP12610782A JPS5916029A JP S5916029 A JPS5916029 A JP S5916029A JP 57126107 A JP57126107 A JP 57126107A JP 12610782 A JP12610782 A JP 12610782A JP S5916029 A JPS5916029 A JP S5916029A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- counter
- oscillation
- gate
- program counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、７１クロコンピユータの０ＰＵ（中央処理装
置）などのようにプログラムカウンタを有し、そのスタ
ンバ１時に発振回路の発振動作を止めてしまう電子装置
に用いられ、そのスタンバイ時から起動させるだめの起
動回路に関する。
置）などのようにプログラムカウンタを有し、そのスタ
ンバ１時に発振回路の発振動作を止めてしまう電子装置
に用いられ、そのスタンバイ時から起動させるだめの起
動回路に関する。
／
〔発明の技術的背景〕
マークロコンピユータ０りＯＰＵには、スタンバイ時の
消費電流を極力少たくするために発振回路の発振を止め
てしまうものがある。特に、０Ｍ０８（相補型絶縁ゲー
ト構造）タイプのＯＰＵにおいては、その消費電力に発
振回路の消費電流も大きく影蕾し、発振回路がスタンバ
イ時に発振している場合と発振していない場合とでは大
きな差があり、スタンバイ時には発振を止めてしまう方
が良い。しかし、スタンバイ時に発振を止めてしまうと
、スタンバイ時から通常動作への起動時に発振回路の発
振安定までの所要時間を待ち時間として確保する必要が
ある。何故なら、発振が安定していないと発振回路の出
力クロックが不安定であり、この不安定なりロックを起
動に用いると通常動作に移るときに該動作が生じること
があるからである。特に、水晶振動子等を用いる発振回
路ｅこおいては、起動時の出力クロックが不安定である
。
消費電流を極力少たくするために発振回路の発振を止め
てしまうものがある。特に、０Ｍ０８（相補型絶縁ゲー
ト構造）タイプのＯＰＵにおいては、その消費電力に発
振回路の消費電流も大きく影蕾し、発振回路がスタンバ
イ時に発振している場合と発振していない場合とでは大
きな差があり、スタンバイ時には発振を止めてしまう方
が良い。しかし、スタンバイ時に発振を止めてしまうと
、スタンバイ時から通常動作への起動時に発振回路の発
振安定までの所要時間を待ち時間として確保する必要が
ある。何故なら、発振が安定していないと発振回路の出
力クロックが不安定であり、この不安定なりロックを起
動に用いると通常動作に移るときに該動作が生じること
があるからである。特に、水晶振動子等を用いる発振回
路ｅこおいては、起動時の出力クロックが不安定である
。
前述したようなスタンバイ時から起動するときの待ち時
間を作り出すために、一般にはタイマ、カウンタ回路等
により発振回路からのクロックをカウントしている。こ
の場合、発振が安定する壕での時間は、発振子、発振条
件等により異なるが、通常は数ミリ秒（ｍ、’）〜数秒
（３）発振安定時間が必要とすると、夕１７またはカウ
ンタは つまり、２０．０００ （１６進コードでは”４Ｂ２０
”）回のカウントを行なうことが可能な少なくとも１５
ビツト構成のものが必要とガる。若し発振安定時間が２
Ｓ以上必要とすると、２，０００，０００ （１６進コ
ードでは’ＩＢ８４８０”）回のカウントを行なうこと
が可能な２１ピツト構成のタイマまたはカラン〔背景技
術の問題点〕 上述したように発振回路の発振！ズ定時間が長いと、ス
タンパ１時からの起動に際して上記発振安定時間に見合
う待ち時間を計時するためのタイプあるいはカウンタと
して多くのビット数のものが必要となり、起動回路のコ
スト低下を図る上で問題があった。
間を作り出すために、一般にはタイマ、カウンタ回路等
により発振回路からのクロックをカウントしている。こ
の場合、発振が安定する壕での時間は、発振子、発振条
件等により異なるが、通常は数ミリ秒（ｍ、’）〜数秒
（３）発振安定時間が必要とすると、夕１７またはカウ
ンタは つまり、２０．０００ （１６進コードでは”４Ｂ２０
”）回のカウントを行なうことが可能な少なくとも１５
ビツト構成のものが必要とガる。若し発振安定時間が２
Ｓ以上必要とすると、２，０００，０００ （１６進コ
ードでは’ＩＢ８４８０”）回のカウントを行なうこと
が可能な２１ピツト構成のタイマまたはカラン〔背景技
術の問題点〕 上述したように発振回路の発振！ズ定時間が長いと、ス
タンパ１時からの起動に際して上記発振安定時間に見合
う待ち時間を計時するためのタイプあるいはカウンタと
して多くのビット数のものが必要となり、起動回路のコ
スト低下を図る上で問題があった。
本発明は上記の事情に鑑みてなされたもので、スタンバ
１時からの起動に際して発振回路の発振安定時間に見合
う待ち時間を計時するために、専用の夕１マカウンタを
用いるとと々く、あるいは用いるとしても少ないビット
数のものとすることができ、回路の簡略化およびコスト
低下を図り得る電子装置の起動回路を提供するものであ
る。
１時からの起動に際して発振回路の発振安定時間に見合
う待ち時間を計時するために、専用の夕１マカウンタを
用いるとと々く、あるいは用いるとしても少ないビット
数のものとすることができ、回路の簡略化およびコスト
低下を図り得る電子装置の起動回路を提供するものであ
る。
すなわち、本発明は、基準クロック発生用の発振回路お
よびプログラム読み出し用のプログラムカウンタを１ａ
ｉｎえ、スタンバ１時に前記発振回路の発振り１作を止
めておく電子装置において、前記スタンバ１時から通常
動作を再開させる起動に際して前記発振回路の発振安定
時間に見合う待ち時間だけ前記プログラムカウンタを夕
１マカウンタそのものとして、あるいは専用のり１マカ
ウンタに部列接続して用いる切換手段を設けたことを特
徴とするものである。
よびプログラム読み出し用のプログラムカウンタを１ａ
ｉｎえ、スタンバ１時に前記発振回路の発振り１作を止
めておく電子装置において、前記スタンバ１時から通常
動作を再開させる起動に際して前記発振回路の発振安定
時間に見合う待ち時間だけ前記プログラムカウンタを夕
１マカウンタそのものとして、あるいは専用のり１マカ
ウンタに部列接続して用いる切換手段を設けたことを特
徴とするものである。
したがって、本発明によれば、電子装置に専用のタイマ
カウンタがない場合でも起動時の待ち時＋１４Ｉを作る
ことができ、夕１マカウンタがある場合でもそのビット
数が少なくて済み、回路の簡略化およびコスト低下が可
能に彦る。
カウンタがない場合でも起動時の待ち時＋１４Ｉを作る
ことができ、夕１マカウンタがある場合でもそのビット
数が少なくて済み、回路の簡略化およびコスト低下が可
能に彦る。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
図面は７１クロコンピユータのＯＰＵに本発明を適用し
た一例を示すものであり、１はＲＯＭ（リードオンリメ
モリ）、２はプログラムカウンタ、３はスタック、４は
夕１マカウンタ、５は命令レジスタ、６は基準クロック
発生用の水晶発振回路、７はバスであり、これらは良く
知られているのでその詳述は省略する。８はスタンパ１
／起Ｕｌ制翻回路であり、制御入力がハルベル（スタン
パ１指令）であるかロウレベル（起動指令）であるかを
判定し、また夕１７カウンタ４のキャリ出力が発生した
か否かを判定し、後述するよう表刷８１を行なうための
各種の制御出力を発生する。９は上記制卸回路８からの
ゲート開側出力の０”レベルによってゲートを開き、前
記プログラムカウンタ２の最上位ビット（Ｍ Ｓ Ｂ
） （ｉ号出力を夕１７カウンタ４の最下位ピッ） （
Ｌ Ｓ Ｂ ）入力として導くための第１ゲートであシ
、たとえば２人カアンド回路からなる。１０は前記ゲー
ト開側出力ｕｏ”によりゲートを閉じ、前記発振回路６
がら夕１マカウンタ４へのクロック供給を禁止する第２
ゲートであシ、たとえばインバータ１ノと２人カアンド
回路１２とからなる。
た一例を示すものであり、１はＲＯＭ（リードオンリメ
モリ）、２はプログラムカウンタ、３はスタック、４は
夕１マカウンタ、５は命令レジスタ、６は基準クロック
発生用の水晶発振回路、７はバスであり、これらは良く
知られているのでその詳述は省略する。８はスタンパ１
／起Ｕｌ制翻回路であり、制御入力がハルベル（スタン
パ１指令）であるかロウレベル（起動指令）であるかを
判定し、また夕１７カウンタ４のキャリ出力が発生した
か否かを判定し、後述するよう表刷８１を行なうための
各種の制御出力を発生する。９は上記制卸回路８からの
ゲート開側出力の０”レベルによってゲートを開き、前
記プログラムカウンタ２の最上位ビット（Ｍ Ｓ Ｂ
） （ｉ号出力を夕１７カウンタ４の最下位ピッ） （
Ｌ Ｓ Ｂ ）入力として導くための第１ゲートであシ
、たとえば２人カアンド回路からなる。１０は前記ゲー
ト開側出力ｕｏ”によりゲートを閉じ、前記発振回路６
がら夕１マカウンタ４へのクロック供給を禁止する第２
ゲートであシ、たとえばインバータ１ノと２人カアンド
回路１２とからなる。
而して、上記ＣＰＵにおいて、通常動作時にはプログラ
ムカウンタ２は発振回路６からのクロックをカウントし
、ＲＯＭＪから読み出されたデータは命令レジスタ５へ
転送され、さらに命令デコーダにより命令が解読され、
この命令に基いて動作する。このときには、制御回路８
のゲート制卸出力は＠ｌ”レベルになっており、第１ゲ
ート９は閉じ、第２ゲート１０は開いており、プログラ
ムカウンタ２およびタイマカウンタ４はそれぞれ本来の
動作を行なう。
ムカウンタ２は発振回路６からのクロックをカウントし
、ＲＯＭＪから読み出されたデータは命令レジスタ５へ
転送され、さらに命令デコーダにより命令が解読され、
この命令に基いて動作する。このときには、制御回路８
のゲート制卸出力は＠ｌ”レベルになっており、第１ゲ
ート９は閉じ、第２ゲート１０は開いており、プログラ
ムカウンタ２およびタイマカウンタ４はそれぞれ本来の
動作を行なう。
そして、スタンバイ指令制ａ信号が入力すると、制御回
路８はこの信号を判定し、発振回路６０発振動作を停止
させるための制卸出力を発生し、ＣＰＵはスタンバ１状
態に表る。
路８はこの信号を判定し、発振回路６０発振動作を停止
させるための制卸出力を発生し、ＣＰＵはスタンバ１状
態に表る。
このスタンバイ状態の時に、スタンバイ状態を解除して
通常動作への起動を指令するための起動指令制御信号が
入力すると、制卸回路８＃ｉこの信号を判定し、発振回
路６０発振動作を開始させるだめの制御出力を発生し２
、命令レジスタ５の内容を強制的に［ノーオベレーＶヨ
ン」コード（アセンブリ言語による表現としてはたとえ
ばｒＮＯ１’Ｊ）に設定すると共にＲＯＭＪからのデー
タ転送入力を禁止するだめの制卸出力を発生し、前記ゲ
ート制御出力をＩｏ”レベルにする。このゲート制御出
力ｕｏ”によって、第１ゲート９が開き、第２ゲート１
０が閉じるので、プログラムカウンタ２と夕１マカクン
タ４とは直列に接続される。そして、これらのカウンタ
２，４のカウント動作中は、ＣＰＵは命令レジスタ５内
のノーオペレーション命令を実行し、やがて夕１マカク
ンタ４からキャリ出力が発生する。ｔｈＩＩ御回絡８は
、このキャリ出力を判定すると、前記ゲート制御出力を
＠１”レベルに戻すと共に命令レジスタ５に対するＲＯ
Ｍデータの転送入力禁止を解除するための制卸出力を発
生する。したがって、これによってＯＰＵは前述した通
常動作を再開するようになる。このときのＲＯＭＪのス
タート番地は、プログラムカウンタ２によジ固定番地を
指定するようにするか、あるいはスタイバイモードに入
る面前にプログラムカウンタ２の値をスタックＳに待避
させておき、この値をプログラムカウンタ２に戻してス
タンバイ前の番地を指定することが可能である。
通常動作への起動を指令するための起動指令制御信号が
入力すると、制卸回路８＃ｉこの信号を判定し、発振回
路６０発振動作を開始させるだめの制御出力を発生し２
、命令レジスタ５の内容を強制的に［ノーオベレーＶヨ
ン」コード（アセンブリ言語による表現としてはたとえ
ばｒＮＯ１’Ｊ）に設定すると共にＲＯＭＪからのデー
タ転送入力を禁止するだめの制卸出力を発生し、前記ゲ
ート制御出力をＩｏ”レベルにする。このゲート制御出
力ｕｏ”によって、第１ゲート９が開き、第２ゲート１
０が閉じるので、プログラムカウンタ２と夕１マカクン
タ４とは直列に接続される。そして、これらのカウンタ
２，４のカウント動作中は、ＣＰＵは命令レジスタ５内
のノーオペレーション命令を実行し、やがて夕１マカク
ンタ４からキャリ出力が発生する。ｔｈＩＩ御回絡８は
、このキャリ出力を判定すると、前記ゲート制御出力を
＠１”レベルに戻すと共に命令レジスタ５に対するＲＯ
Ｍデータの転送入力禁止を解除するための制卸出力を発
生する。したがって、これによってＯＰＵは前述した通
常動作を再開するようになる。このときのＲＯＭＪのス
タート番地は、プログラムカウンタ２によジ固定番地を
指定するようにするか、あるいはスタイバイモードに入
る面前にプログラムカウンタ２の値をスタックＳに待避
させておき、この値をプログラムカウンタ２に戻してス
タンバイ前の番地を指定することが可能である。
すなわち、ＱＰＵにおいては、スタンバイ時から起＃ｉ
Ｊ＋ して通常動作を開始するまでの待ち時間は、スタ
ンバ１時と同じ状態であって単に発振状！！が安定する
まで待っているだけである。
Ｊ＋ して通常動作を開始するまでの待ち時間は、スタ
ンバ１時と同じ状態であって単に発振状！！が安定する
まで待っているだけである。
この間、ＯＰＵは命令を何も実行せずに停止しているか
ら、ノーオペレーション命令を実行しているのと同じで
あり、したがって前記命令レジスタ５にノーオペレーシ
ョンコードを設定するようにしている。
ら、ノーオペレーション命令を実行しているのと同じで
あり、したがって前記命令レジスタ５にノーオペレーシ
ョンコードを設定するようにしている。
そして、上記待ち時間の間は、プログラムカウンタ２は
本来の動作をしなくてよく、タイマカウンタ４に直列に
接続して用いることが可能である。これによって、所定
の待ち時間を実現するために必要な夕１マカウンタ４の
ビット数を少なくすることが可能になる。たとえば、プ
ログラムカウンタ２が１０ビツト、り１マカウンタ４が
１０ビツトの場合、クロック・周波数を１ Ｍ Ｈｚと
すれば、本実施例では の待ち時間をとれるが、従来のような夕１７カウンタ４
だけでは の待ち時間しかとれず、夕１７カウンタ４だけで１ｓの
待ち時間をとるためには２０ビツトのものを用いなけれ
ば力らない。
本来の動作をしなくてよく、タイマカウンタ４に直列に
接続して用いることが可能である。これによって、所定
の待ち時間を実現するために必要な夕１マカウンタ４の
ビット数を少なくすることが可能になる。たとえば、プ
ログラムカウンタ２が１０ビツト、り１マカウンタ４が
１０ビツトの場合、クロック・周波数を１ Ｍ Ｈｚと
すれば、本実施例では の待ち時間をとれるが、従来のような夕１７カウンタ４
だけでは の待ち時間しかとれず、夕１７カウンタ４だけで１ｓの
待ち時間をとるためには２０ビツトのものを用いなけれ
ば力らない。
尚、上配夾施例は、タイマカウンタ内蔵のＯＰＵについ
て説明したが、タイマカウンタを内蔵していないＯＰＵ
であっても、スタンバ１時からの起動時にプログラムカ
ウンタを夕１マカウンタとして用い、そのキャリ出力に
ょシ通常動作を開始させることにより、所要の待ち時間
を作るための回路構成が簡単で済む。
て説明したが、タイマカウンタを内蔵していないＯＰＵ
であっても、スタンバ１時からの起動時にプログラムカ
ウンタを夕１マカウンタとして用い、そのキャリ出力に
ょシ通常動作を開始させることにより、所要の待ち時間
を作るための回路構成が簡単で済む。
上述したように本発明の電子装置の起動回路によれば、
スタンバ１時からの起動に際して発ａ ｌｑＮ路の発振
安定時間に見合う待ち時間を計時するために、専用の夕
１マカウンタを用いることなく、あるいは用いるとして
も少ないビット数のものとすることができ、回路の簡略
化およびコストの低下を図ることができる。
スタンバ１時からの起動に際して発ａ ｌｑＮ路の発振
安定時間に見合う待ち時間を計時するために、専用の夕
１マカウンタを用いることなく、あるいは用いるとして
も少ないビット数のものとすることができ、回路の簡略
化およびコストの低下を図ることができる。
図面は本発明に係る電子装置の起動回路の一実施例を示
す構成説明図である。 ２・・・プログラムカウンダ、４・・・夕１７カウンタ
、６・・・発撤回路、８・・・スタンバイ／起動制御回
路、９．１０・・・ゲート。
す構成説明図である。 ２・・・プログラムカウンダ、４・・・夕１７カウンタ
、６・・・発撤回路、８・・・スタンバイ／起動制御回
路、９．１０・・・ゲート。
Claims (1)
- 基準クロッグ発生用の発振回路およびプログラム読み出
し用のプログラムカウンタを備え、スタンバイ時に前記
発振回路の発振動作を止めておく電子装置の起動回路に
おいて、前記スタンバ１時から通常動作を再開させる起
動に際して前記発振回路の発振安定時間に見合う待ち時
間だけ前記プログラムカウンタをタイマカウンタそのも
のとしであるいは夕１マカウンタに直列に接続して用い
る切換手段を具備してなることを特徴とする電子装置の
起動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126107A JPS5916029A (ja) | 1982-07-20 | 1982-07-20 | 電子装置の起動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126107A JPS5916029A (ja) | 1982-07-20 | 1982-07-20 | 電子装置の起動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5916029A true JPS5916029A (ja) | 1984-01-27 |
Family
ID=14926789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57126107A Pending JPS5916029A (ja) | 1982-07-20 | 1982-07-20 | 電子装置の起動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916029A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281318A (ja) * | 1985-05-20 | 1986-12-11 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JPH01204121A (ja) * | 1988-02-09 | 1989-08-16 | Sharp Corp | スタンバイ解除方式 |
| EP0360952A2 (de) * | 1988-09-29 | 1990-04-04 | Siemens Aktiengesellschaft Österreich | Vorrichtung zur Erzeugung und Steuerung von Meldesignalen |
| JPH08144139A (ja) * | 1994-11-17 | 1996-06-04 | Norin Suisansyo Sanshi Konchu Nogyo Gijutsu Kenkyusho | シルクトウ紡績糸の製造方法 |
-
1982
- 1982-07-20 JP JP57126107A patent/JPS5916029A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281318A (ja) * | 1985-05-20 | 1986-12-11 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JPH01204121A (ja) * | 1988-02-09 | 1989-08-16 | Sharp Corp | スタンバイ解除方式 |
| EP0360952A2 (de) * | 1988-09-29 | 1990-04-04 | Siemens Aktiengesellschaft Österreich | Vorrichtung zur Erzeugung und Steuerung von Meldesignalen |
| JPH08144139A (ja) * | 1994-11-17 | 1996-06-04 | Norin Suisansyo Sanshi Konchu Nogyo Gijutsu Kenkyusho | シルクトウ紡績糸の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5634131A (en) | Method and apparatus for independently stopping and restarting functional units | |
| JPS6349814B2 (ja) | ||
| KR920002754B1 (ko) | 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템 | |
| JPH07281782A (ja) | クロック制御回路 | |
| JPS5916029A (ja) | 電子装置の起動回路 | |
| US4897807A (en) | Switch data input device | |
| JPH0683712A (ja) | マイクロプロセッサ | |
| JP2729012B2 (ja) | マイクロプロセッサの低消費電力化回路 | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JP4439711B2 (ja) | データ処理装置およびシステム | |
| JP3082103B2 (ja) | プロセッサ | |
| JPH0512756B2 (ja) | ||
| JPH0682310B2 (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JP2695547B2 (ja) | 復帰入力回路 | |
| JPH04158419A (ja) | マイクロコンピュータ | |
| JPH05259825A (ja) | クロック発生回路 | |
| JPH035948Y2 (ja) | ||
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JPH0312751B2 (ja) | ||
| JPS59151217A (ja) | マイクロコンピユ−タ | |
| JPH0654504B2 (ja) | スタンドバイモ−ド回路 | |
| JP2705311B2 (ja) | マイクロコンピュータ | |
| JPH0588775A (ja) | クロツク切替え方式 | |
| JP2830216B2 (ja) | スタンバイ回路 | |
| JP2830522B2 (ja) | ウォッチドッグ・タイマ |