JP2695547B2 - 復帰入力回路 - Google Patents
復帰入力回路Info
- Publication number
- JP2695547B2 JP2695547B2 JP3208590A JP20859091A JP2695547B2 JP 2695547 B2 JP2695547 B2 JP 2695547B2 JP 3208590 A JP3208590 A JP 3208590A JP 20859091 A JP20859091 A JP 20859091A JP 2695547 B2 JP2695547 B2 JP 2695547B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pull
- return input
- return
- standby mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】この発明はマイクロコンピュータ
の復帰入力回路に関し、特にスタンバイモード時の電源
電流の低減に関するものである。
の復帰入力回路に関し、特にスタンバイモード時の電源
電流の低減に関するものである。
【０００２】
【従来の技術】図３は従来の復帰入力回路の回路を示し
た図であり、図において１は復帰入力端子、２はプルア
ップトランジスタ、６は書き換え可能なプログラマブル
レジスタ、７はプログラマブルレジスタ６の出力を入力
とするインバータ、８は復帰入力端子の出力を入力とす
るインバータ、９はインバータ８の出力とウェイクアッ
プ信号ｃの信号ラインの間に接続され、ゲート入力をプ
ログラマブルレジスタ６の出力とするトランスミッショ
ンゲート、１０は復帰入力端子とウェイクアップ信号ｃ
の信号ラインの間に接続され、ゲート入力をインバータ
７の出力としたトランスミッションゲート、１１は外部
スイッチである。
た図であり、図において１は復帰入力端子、２はプルア
ップトランジスタ、６は書き換え可能なプログラマブル
レジスタ、７はプログラマブルレジスタ６の出力を入力
とするインバータ、８は復帰入力端子の出力を入力とす
るインバータ、９はインバータ８の出力とウェイクアッ
プ信号ｃの信号ラインの間に接続され、ゲート入力をプ
ログラマブルレジスタ６の出力とするトランスミッショ
ンゲート、１０は復帰入力端子とウェイクアップ信号ｃ
の信号ラインの間に接続され、ゲート入力をインバータ
７の出力としたトランスミッションゲート、１１は外部
スイッチである。
【０００３】なお、この復帰入力回路にて入力が行われ
るマイクロコンピュータは、ウェイクアップ信号ｃがハ
イレベルになった時に、スタンバイモードから通常の動
作モードに復帰する。また、復帰入力端子１の入力がハ
イレベルかローレベルかの判定は、図示はしていないが
マイクロコンピュータ内の回路で行う。
るマイクロコンピュータは、ウェイクアップ信号ｃがハ
イレベルになった時に、スタンバイモードから通常の動
作モードに復帰する。また、復帰入力端子１の入力がハ
イレベルかローレベルかの判定は、図示はしていないが
マイクロコンピュータ内の回路で行う。
【０００４】次に動作について説明する。まず、復帰入
力端子１の入力がローレベルからハイレベルになった時
に、マイクロコンピュータがスタンバイモードから通常
の動作モードに復帰する場合について説明する。
力端子１の入力がローレベルからハイレベルになった時
に、マイクロコンピュータがスタンバイモードから通常
の動作モードに復帰する場合について説明する。
【０００５】外部スイッチ１１をＯＮにし、復帰入力端
子１にローレベルの信号が入力されている状態で、プロ
グラマブルレジスタ６をローレベルに設定した後にマイ
クロコンピュータがスタンバイモードになったとする。
この時、トランスミッションゲート９は、プログラマブ
ルレジスタ６のローレベルを受けて非導通となり、ま
た、トランスミッションゲート１０は、プログラマブル
レジスタ６の反転レベルを受けて導通となるので、復帰
入力端子１のローレベルはトランスミッションゲート１
０を通りウェイクアップ信号ｃとなる。
子１にローレベルの信号が入力されている状態で、プロ
グラマブルレジスタ６をローレベルに設定した後にマイ
クロコンピュータがスタンバイモードになったとする。
この時、トランスミッションゲート９は、プログラマブ
ルレジスタ６のローレベルを受けて非導通となり、ま
た、トランスミッションゲート１０は、プログラマブル
レジスタ６の反転レベルを受けて導通となるので、復帰
入力端子１のローレベルはトランスミッションゲート１
０を通りウェイクアップ信号ｃとなる。
【０００６】続いて、この状態でスイッチ１１をＯＦＦ
にすると、復帰入力端子１はハイレベルとなるので、ウ
ェイクアップ信号ｃはハイレベルとなり、マイクロコン
ピュータはスタンバイ状態から通常動作モードに復帰す
る。
にすると、復帰入力端子１はハイレベルとなるので、ウ
ェイクアップ信号ｃはハイレベルとなり、マイクロコン
ピュータはスタンバイ状態から通常動作モードに復帰す
る。
【０００７】なお、この場合、マイクロコンピュータの
スタンバイ中は復帰入力がローレベルであるため、常に
電流Ｉが流れてしまう（図３）。
スタンバイ中は復帰入力がローレベルであるため、常に
電流Ｉが流れてしまう（図３）。
【０００８】次に、復帰入力端子１の入力がハイレベル
からローレベルになった時に、マイクロコンピュータが
スタンバイモードから通常の動作モードに復帰する場合
について説明する。
からローレベルになった時に、マイクロコンピュータが
スタンバイモードから通常の動作モードに復帰する場合
について説明する。
【０００９】外部スイッチ１１をＯＦＦにし、復帰入力
端子１にハイレベルの信号が入力されている状態で、プ
ログラマブルレジスタ６をハイレベルに設定した後にマ
イクロコンピュータがスタンバイモードになったとす
る。この時、トランスミッションゲート９は、プログラ
マブルレジスタ６のハイレベルを受けて導通となり、ま
た、トランスミッションゲート１０は、プログラマブル
レジスタ６の反転レベルを受けて非導通となるので、復
帰入力端子１の反転入力のローレベルがウェイクアップ
信号ｃとなる。
端子１にハイレベルの信号が入力されている状態で、プ
ログラマブルレジスタ６をハイレベルに設定した後にマ
イクロコンピュータがスタンバイモードになったとす
る。この時、トランスミッションゲート９は、プログラ
マブルレジスタ６のハイレベルを受けて導通となり、ま
た、トランスミッションゲート１０は、プログラマブル
レジスタ６の反転レベルを受けて非導通となるので、復
帰入力端子１の反転入力のローレベルがウェイクアップ
信号ｃとなる。
【００１０】続いて、この状態でスイッチ１１をＯＮに
すると、復帰入力端子１はローレベルとなるので、ウェ
イクアップ信号ｃはハイレベルとなり、マイクロコンピ
ュータはスタンバイ状態から通常動作モードに復帰す
る。
すると、復帰入力端子１はローレベルとなるので、ウェ
イクアップ信号ｃはハイレベルとなり、マイクロコンピ
ュータはスタンバイ状態から通常動作モードに復帰す
る。
【００１１】
【発明が解決しようとする課題】従来の復帰入力回路は
以上のように構成されているので、復帰入力端子１がロ
ーレベルの状態でスタンバイモードになった場合、プル
アップトランジスタ２を通して電流Ｉが流れ、電源電流
が増加するという問題点があった。
以上のように構成されているので、復帰入力端子１がロ
ーレベルの状態でスタンバイモードになった場合、プル
アップトランジスタ２を通して電流Ｉが流れ、電源電流
が増加するという問題点があった。
【００１２】この発明は上記のような問題点を解消する
ためになされたもので、マイクロコンピュータがスタン
バイモードの場合、復帰入力端子１がローレベルであっ
てもプルアップトランジスタ２を流れる電源電流を小さ
く抑えることのできる復帰入力回路を得ることを目的と
する。
ためになされたもので、マイクロコンピュータがスタン
バイモードの場合、復帰入力端子１がローレベルであっ
てもプルアップトランジスタ２を流れる電源電流を小さ
く抑えることのできる復帰入力回路を得ることを目的と
する。
【００１３】
【課題を解決するための手段】この発明（請求項１）に
係る復帰入力回路は、スタンバイモードを有したマイク
ロコンピュータを、ウェイクアップ信号に基づいてスタ
ンバイモードから通常の動作モードに復帰させる復帰入
力回路において、該マイクロコンピュータをスタンバイ
モードから通常の動作モードに復帰させるための復帰信
号が入力されたとき、その電位レベルが該復帰信号に応
じたレベルとなる復帰入力ノードと、該復帰入力ノード
を駆動するプルアップトランジスタと、上記ウェイクア
ップ信号として有効な電位レベルの変化を指定する、ス
タンバイモードとなったときの復帰入力ノードの電位レ
ベルに対応した指定信号を格納する第１のプログラマブ
ルレジスタと、該復帰入力ノードの電位レベルの変化
を、該指定信号により指定される電位レベルの変化に変
換してウェイクアップ信号として出力するウェイクアッ
プ信号出力手段と、上記マイクロコンピュータのスタン
バイ時にも動作する発振回路からのクロック信号をカウ
ントソースとするタイマと、スタンバイモードとなった
ときの復帰入力ノードの電位レベルに対応した制御信号
を格納する第２のプログラマブルレジスタとを備え、上
記プルアップトランジスタのゲートへの上記タイマ出力
の供給を、上記制御信号により制御するよう構成したも
のである。この発明（請求項２）は、上記請求項１の復
帰入力回路において、上記プルアップトランジスタの代
わりに、プルダウントランジスタを用いるようにしたも
のである。
係る復帰入力回路は、スタンバイモードを有したマイク
ロコンピュータを、ウェイクアップ信号に基づいてスタ
ンバイモードから通常の動作モードに復帰させる復帰入
力回路において、該マイクロコンピュータをスタンバイ
モードから通常の動作モードに復帰させるための復帰信
号が入力されたとき、その電位レベルが該復帰信号に応
じたレベルとなる復帰入力ノードと、該復帰入力ノード
を駆動するプルアップトランジスタと、上記ウェイクア
ップ信号として有効な電位レベルの変化を指定する、ス
タンバイモードとなったときの復帰入力ノードの電位レ
ベルに対応した指定信号を格納する第１のプログラマブ
ルレジスタと、該復帰入力ノードの電位レベルの変化
を、該指定信号により指定される電位レベルの変化に変
換してウェイクアップ信号として出力するウェイクアッ
プ信号出力手段と、上記マイクロコンピュータのスタン
バイ時にも動作する発振回路からのクロック信号をカウ
ントソースとするタイマと、スタンバイモードとなった
ときの復帰入力ノードの電位レベルに対応した制御信号
を格納する第２のプログラマブルレジスタとを備え、上
記プルアップトランジスタのゲートへの上記タイマ出力
の供給を、上記制御信号により制御するよう構成したも
のである。この発明（請求項２）は、上記請求項１の復
帰入力回路において、上記プルアップトランジスタの代
わりに、プルダウントランジスタを用いるようにしたも
のである。
【００１４】
【作用】この発明（請求項１，２）においては、マイク
ロコンピュータをスタンバイモードから通常の動作モー
ドに復帰させるための復帰信号が入力されたとき、その
電位レベルが該復帰信号に応じたレベルとなる復帰入力
ノードと、該復帰入力ノードを駆動するプルアップある
いはプルダウントランジスタとを備えるとともに、スタ
ンバイ時にも発振する発振回路からのクロック信号をカ
ウントソースとするタイマを備え、プログラマブルレジ
スタに格納されている制御信号に基づいて、該タイマ出
力を上記プルアップあるいはプルダウントランジスタの
ゲートに供給するようにしたから、復帰入力ノードを駆
動するプルアップあるいはプルダウントランジスタが周
期的にある一定短期間のみアクティブになることとな
り、これによりプルアップまたはプルダウントランジス
タを流れる電流を平均値として少なくすることができ
る。
ロコンピュータをスタンバイモードから通常の動作モー
ドに復帰させるための復帰信号が入力されたとき、その
電位レベルが該復帰信号に応じたレベルとなる復帰入力
ノードと、該復帰入力ノードを駆動するプルアップある
いはプルダウントランジスタとを備えるとともに、スタ
ンバイ時にも発振する発振回路からのクロック信号をカ
ウントソースとするタイマを備え、プログラマブルレジ
スタに格納されている制御信号に基づいて、該タイマ出
力を上記プルアップあるいはプルダウントランジスタの
ゲートに供給するようにしたから、復帰入力ノードを駆
動するプルアップあるいはプルダウントランジスタが周
期的にある一定短期間のみアクティブになることとな
り、これによりプルアップまたはプルダウントランジス
タを流れる電流を平均値として少なくすることができ
る。
【００１５】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例における復帰入力回路
の回路を示した図であり、図において１は復帰入力端子
（復帰入力ノード）、２はプルアップトランジスタ、φ
は図示はしていないが、スタンバイモードでも発振して
いる発振回路からのクロック信号、５はクロック信号φ
をカウントソースとするタイマ、４は書き換え可能なプ
ログラマブルレジスタ（第２のプログラマブルレジス
タ）、３はタイマ５及びレジスタ４の出力を入力とする
ＮＯＲゲートで、出力はプルアップトランジスタ２のゲ
ートに接続されている。８は復帰入力端子１の信号レベ
ルを入力とするインバータ、６はプログラマブルレジス
タ（第１のプログラマブルレジスタ）、７はプログラマ
ブルレジスタ６の出力を入力とするインバータ、９はプ
ログラマブルレジスタ６の出力をゲート入力とし、イン
バータ８の出力とウェイクアップ信号ｃの信号ラインの
間に接続されたトランスミッションゲート、１０はイン
バータ７の出力をゲート入力とし、復帰入力とウェイク
アップ信号ｃの信号ラインの間に接続されたトランスミ
ッションゲートである。
する。図１はこの発明の一実施例における復帰入力回路
の回路を示した図であり、図において１は復帰入力端子
（復帰入力ノード）、２はプルアップトランジスタ、φ
は図示はしていないが、スタンバイモードでも発振して
いる発振回路からのクロック信号、５はクロック信号φ
をカウントソースとするタイマ、４は書き換え可能なプ
ログラマブルレジスタ（第２のプログラマブルレジス
タ）、３はタイマ５及びレジスタ４の出力を入力とする
ＮＯＲゲートで、出力はプルアップトランジスタ２のゲ
ートに接続されている。８は復帰入力端子１の信号レベ
ルを入力とするインバータ、６はプログラマブルレジス
タ（第１のプログラマブルレジスタ）、７はプログラマ
ブルレジスタ６の出力を入力とするインバータ、９はプ
ログラマブルレジスタ６の出力をゲート入力とし、イン
バータ８の出力とウェイクアップ信号ｃの信号ラインの
間に接続されたトランスミッションゲート、１０はイン
バータ７の出力をゲート入力とし、復帰入力とウェイク
アップ信号ｃの信号ラインの間に接続されたトランスミ
ッションゲートである。
【００１６】また、図２はこの発明の一実施例における
復帰入力回路のタイミング図であり、図においてａ，
ｂ，Ｉはそれぞれ図１に対応する部分の波形を示す。
復帰入力回路のタイミング図であり、図においてａ，
ｂ，Ｉはそれぞれ図１に対応する部分の波形を示す。
【００１７】次に動作について説明する。なお、従来例
同様、ウェイクアップ信号ｃがハイレベルになった場合
にマイクロコンピュータはスタンバイモードから通常の
動作状態に復帰する。また、復帰入力端子１の入力がハ
イレベルかローレベルかの判定は、図示はしていないが
マイクロコンピュータ内の回路で行う。
同様、ウェイクアップ信号ｃがハイレベルになった場合
にマイクロコンピュータはスタンバイモードから通常の
動作状態に復帰する。また、復帰入力端子１の入力がハ
イレベルかローレベルかの判定は、図示はしていないが
マイクロコンピュータ内の回路で行う。
【００１８】まず、復帰入力端子１の入力がローレベル
からハイレベルになった時にスタンバイモードから通常
の動作モードに復帰する場合について説明する。
からハイレベルになった時にスタンバイモードから通常
の動作モードに復帰する場合について説明する。
【００１９】外部スイッチ１１をＯＮにし、復帰入力端
子１にローレベルの信号が入力されている状態で、プロ
グラマブルレジスタ４，６をともにローレベルに設定し
た後に、マイクロコンピュータがスタンバイモードにな
ったとする。
子１にローレベルの信号が入力されている状態で、プロ
グラマブルレジスタ４，６をともにローレベルに設定し
た後に、マイクロコンピュータがスタンバイモードにな
ったとする。
【００２０】この時、クロック信号φはスタンバイモー
ドでも発振している発振回路から出力されているので、
タイマ５のオーバーフロー信号ｂは図２に示したように
常に周期的に出力されている。オーバーフロー信号ｂが
ハイレベルになった時に、信号ａがローレベルとなり、
プルアップトランジスタ２はこの間だけアクティブとな
る。よって、電流Ｉは図２に示すようにオーバーフロー
信号ｂがハイレベルになったときのみ流れるようにな
り、平均値としては定常的に流れている場合よりも少な
く抑えられる。
ドでも発振している発振回路から出力されているので、
タイマ５のオーバーフロー信号ｂは図２に示したように
常に周期的に出力されている。オーバーフロー信号ｂが
ハイレベルになった時に、信号ａがローレベルとなり、
プルアップトランジスタ２はこの間だけアクティブとな
る。よって、電流Ｉは図２に示すようにオーバーフロー
信号ｂがハイレベルになったときのみ流れるようにな
り、平均値としては定常的に流れている場合よりも少な
く抑えられる。
【００２１】次に、図２のＴ1 のタイミングで外部スイ
ッチ１１をＯＦＦにすると、復帰入力端子１の入力電位
はハイレベルとなり、次のタイマ５のオーバーフローの
ハイレベルのタイミングでプルアップトランジスタ２が
アクティブになるが、電流Ｉは流れない。
ッチ１１をＯＦＦにすると、復帰入力端子１の入力電位
はハイレベルとなり、次のタイマ５のオーバーフローの
ハイレベルのタイミングでプルアップトランジスタ２が
アクティブになるが、電流Ｉは流れない。
【００２２】ここで、プログラマブルレジスタ６がロー
レベルであるため、トランスミッションゲート９は非導
通、トランスミッションゲート１０は導通であり、復帰
入力端子１の入力電位がハイレベルとなるとウェイクア
ップ信号ｃもハイレベルとなる。このため、マイクロコ
ンピュータはスタンバイモードから通常の動作モードに
なる。
レベルであるため、トランスミッションゲート９は非導
通、トランスミッションゲート１０は導通であり、復帰
入力端子１の入力電位がハイレベルとなるとウェイクア
ップ信号ｃもハイレベルとなる。このため、マイクロコ
ンピュータはスタンバイモードから通常の動作モードに
なる。
【００２３】次に、復帰入力端子１の入力がハイレベル
からローレベルになった時にスタンバイモードから通常
の動作モードに復帰する場合について説明する。
からローレベルになった時にスタンバイモードから通常
の動作モードに復帰する場合について説明する。
【００２４】プログラマブルレジスタ４にハイレベルを
入力すると、信号ａは常にローレベルとなるので、プル
アップトランジスタ２は常時アクティブの状態になる。
このとき、外部スイッチ１１をＯＦＦすると、復帰入力
端子１の入力はハイレベルとなる。さらにプログラマブ
ルレジスタ６にハイレベルを入力した状態でマイクロコ
ンピュータはスタイバイモードになったとする。
入力すると、信号ａは常にローレベルとなるので、プル
アップトランジスタ２は常時アクティブの状態になる。
このとき、外部スイッチ１１をＯＦＦすると、復帰入力
端子１の入力はハイレベルとなる。さらにプログラマブ
ルレジスタ６にハイレベルを入力した状態でマイクロコ
ンピュータはスタイバイモードになったとする。
【００２５】その後、スイッチ１１をＯＮにし、１の入
力がローレベルとなると、このとき導通状態であるトラ
ンスミションゲート９を通してウェイクアップ信号ｃが
ハイレベルとなり、マイクロコンピュータはスタンバイ
モードから通常の動作モードとなる。
力がローレベルとなると、このとき導通状態であるトラ
ンスミションゲート９を通してウェイクアップ信号ｃが
ハイレベルとなり、マイクロコンピュータはスタンバイ
モードから通常の動作モードとなる。
【００２６】このように本実施例では、ウェイクアップ
信号として有効な電位レベルの変化を指定する、スタイ
バイ状態となったときの復帰入力端子１の電位レベルに
対応した指定信号を格納するプログラマブルレジスタ６
と、該プログラマブルレジスタ６の出力，その反転出力
により制御されるトランスミッションゲート１０，９、
復帰入力端子１の電位レベルを反転するインバータ８に
より構成され、復帰入力端子１の電位レベルの変化に応
じてウェイクアップ信号を出力するウェイクアップ信号
出力手段と、スタイバイ状態となったときの復帰入力端
子１の電位レベルに対応した制御信号を格納するプログ
ラマブルレジスタ４と、スタンバイモードでも発振して
いる発振回路から出力されているクロック信号φをカウ
ンタソースとするタイマ５とを備え、タイマ５の出力
を、プログラマブルレジスタ４の出力により制御される
ＮＯＲゲート３を介してプルアップトランジスタ２のゲ
ートへ供給するようにしたので、該復帰入力端子１の電
位レベルがローレベルである状態でマイクロコンピュー
タがスタンバイモードになった場合、復帰入力端子１に
電位を与えるプルアップトランジスタ２が、周期的に一
定短期間のみアクティブとなってその間だけ電流Ｉが流
れるようになり、平均値としては定常的に流れている場
合よりも電流Ｉを少なくできる。
信号として有効な電位レベルの変化を指定する、スタイ
バイ状態となったときの復帰入力端子１の電位レベルに
対応した指定信号を格納するプログラマブルレジスタ６
と、該プログラマブルレジスタ６の出力，その反転出力
により制御されるトランスミッションゲート１０，９、
復帰入力端子１の電位レベルを反転するインバータ８に
より構成され、復帰入力端子１の電位レベルの変化に応
じてウェイクアップ信号を出力するウェイクアップ信号
出力手段と、スタイバイ状態となったときの復帰入力端
子１の電位レベルに対応した制御信号を格納するプログ
ラマブルレジスタ４と、スタンバイモードでも発振して
いる発振回路から出力されているクロック信号φをカウ
ンタソースとするタイマ５とを備え、タイマ５の出力
を、プログラマブルレジスタ４の出力により制御される
ＮＯＲゲート３を介してプルアップトランジスタ２のゲ
ートへ供給するようにしたので、該復帰入力端子１の電
位レベルがローレベルである状態でマイクロコンピュー
タがスタンバイモードになった場合、復帰入力端子１に
電位を与えるプルアップトランジスタ２が、周期的に一
定短期間のみアクティブとなってその間だけ電流Ｉが流
れるようになり、平均値としては定常的に流れている場
合よりも電流Ｉを少なくできる。
【００２７】なお、上記実施例では、復帰入力端子１に
プルアップトランジスタ２で電位を与えていたが、プル
アップトランジスタ２の代わりにプルダウントランジス
タを用いても同様の効果が得られる。
プルアップトランジスタ２で電位を与えていたが、プル
アップトランジスタ２の代わりにプルダウントランジス
タを用いても同様の効果が得られる。
【００２８】
【発明の効果】以上のように、この発明に係る復帰入力
回路によれば、マイクロコンピュータをスタンバイモー
ドから通常の動作モードに復帰させるための復帰信号が
入力されたとき、その電位レベルが該復帰信号に応じた
レベルとなる復帰入力ノードと、該復帰入力ノードを駆
動するプルアップあるいはプルダウントランジスタとを
備えるとともに、スタンバイモード時にも発振する発振
回路からのクロック信号をカウントソースとするタイマ
を備え、プログラマブルレジスタに格納されている制御
信号に基づいて、該タイマ出力を上記プルアップあるい
はプルダウントランジスタのゲートに供給するようにし
たので、プルアップあるいはプルダウントランジスタが
スタンバイモード時に周期的にアクティブになることと
なり、これにより電源電流を少なくして、消費電流の低
減を図ることができる。
回路によれば、マイクロコンピュータをスタンバイモー
ドから通常の動作モードに復帰させるための復帰信号が
入力されたとき、その電位レベルが該復帰信号に応じた
レベルとなる復帰入力ノードと、該復帰入力ノードを駆
動するプルアップあるいはプルダウントランジスタとを
備えるとともに、スタンバイモード時にも発振する発振
回路からのクロック信号をカウントソースとするタイマ
を備え、プログラマブルレジスタに格納されている制御
信号に基づいて、該タイマ出力を上記プルアップあるい
はプルダウントランジスタのゲートに供給するようにし
たので、プルアップあるいはプルダウントランジスタが
スタンバイモード時に周期的にアクティブになることと
なり、これにより電源電流を少なくして、消費電流の低
減を図ることができる。
【図１】この発明の一実施例による復帰入力回路の回路
図である。
図である。
【図２】この発明の一実施例による復帰入力回路のタイ
ミング図である。
ミング図である。
【図３】従来の復帰入力回路の回路図である。
１ 復帰入力端子 ２ プルアップトランジスタ ３ ＮＯＲゲート ４ プログラマブルレジスタ ５ タイマ ６ プログラマブルレジスタ ７ インバータ ８ インバータ ９ トランスミッションゲート １０ トランスミッションゲート １１ 外部スイッチ φ クロック信号
Claims (2)
- 【請求項１】 スタンバイモードを有したマイクロコン
ピュータを、ウェイクアップ信号に基づいてスタンバイ
モードから通常の動作モードに復帰させる復帰入力回路
において、 該マイクロコンピュータをスタンバイモードから通常の
動作モードに復帰させるための復帰信号が入力されたと
き、その電位レベルが該復帰信号に応じたレベルとなる
復帰入力ノードと、 該復帰入力ノードを駆動するプルアップトランジスタ
と、 上記ウェイクアップ信号として有効な電位レベルの変化
を指定する、スタンバイモードとなったときの復帰入力
ノードの電位レベルに対応した指定信号を格納する第１
のプログラマブルレジスタと、 該復帰入力ノードの電位レベルの変化を、該指定信号に
より指定される電位レベルの変化に変換してウェイクア
ップ信号として出力するウェイクアップ信号出力手段
と、 上記マイクロコンピュータのスタンバイ時にも動作する
発振回路からのクロック信号をカウントソースとするタ
イマと、 スタンバイモードとなったときの復帰入力ノードの電位
レベルに対応した制御信号を格納する第２のプログラマ
ブルレジスタとを備え、 上記プルアップトランジスタのゲートへの上記タイマ出
力の供給を、上記制御信号により制御するよう構成した
ことを特徴とする復帰入力回路。 - 【請求項２】 請求項１記載の復帰入力回路において、上記 プルアップトランジスタの代わりに、プルダウント
ランジスタを用いるようにしたことを特徴とする復帰入
力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208590A JP2695547B2 (ja) | 1991-07-23 | 1991-07-23 | 復帰入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208590A JP2695547B2 (ja) | 1991-07-23 | 1991-07-23 | 復帰入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0527881A JPH0527881A (ja) | 1993-02-05 |
| JP2695547B2 true JP2695547B2 (ja) | 1997-12-24 |
Family
ID=16558715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3208590A Expired - Lifetime JP2695547B2 (ja) | 1991-07-23 | 1991-07-23 | 復帰入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695547B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200022167A (ko) * | 2018-08-22 | 2020-03-03 | 현대자동차주식회사 | 웨이크업 판단 시스템 및 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107664921B (zh) | 2016-07-29 | 2019-12-24 | 上海微电子装备（集团）股份有限公司 | 可调平的版库设备 |
-
1991
- 1991-07-23 JP JP3208590A patent/JP2695547B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200022167A (ko) * | 2018-08-22 | 2020-03-03 | 현대자동차주식회사 | 웨이크업 판단 시스템 및 방법 |
| KR102518236B1 (ko) | 2018-08-22 | 2023-04-07 | 현대자동차주식회사 | 웨이크업 판단 시스템 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0527881A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929713A (en) | Oscillating circuitry built in integrated circuitry | |
| US5625311A (en) | System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed | |
| JPH08166834A (ja) | クロック発生回路及びマイクロコンピュータ | |
| JP2695547B2 (ja) | 復帰入力回路 | |
| US5734878A (en) | Microcomputer in which a CPU is operated on the basis of a clock signal input into one of two clock terminals | |
| JP2000013143A (ja) | 発振回路 | |
| JPH0128408B2 (ja) | ||
| US5587675A (en) | Multiclock controller | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| JPH10107620A (ja) | クロック信号発生回路 | |
| JPS6148726B2 (ja) | ||
| JP2002091575A (ja) | 定電圧出力装置 | |
| KR100278279B1 (ko) | 클럭발생제어기를가지는클럭발생기 | |
| JPH1174763A (ja) | 発振回路 | |
| JP2563570B2 (ja) | セット・リセット式フリップフロップ回路 | |
| JP2954199B1 (ja) | 発振制御回路 | |
| JPS60251418A (ja) | 演算装置の動作周波数切り換え制御回路 | |
| KR100239428B1 (ko) | 파워 세이빙 회로 | |
| JPH0367316A (ja) | クロック発生回路 | |
| JPS5916029A (ja) | 電子装置の起動回路 | |
| JP2001005552A (ja) | 消費電力低減回路 | |
| JPH06290586A (ja) | 半導体記憶装置 | |
| JPH10290142A (ja) | 半導体集積回路のフリップフロップ回路とそのクロック制御回路 | |
| JPH0722245B2 (ja) | 発振回路 | |
| JPS63202103A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070912 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |