JPH1174763A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH1174763A JPH1174763A JP9249502A JP24950297A JPH1174763A JP H1174763 A JPH1174763 A JP H1174763A JP 9249502 A JP9249502 A JP 9249502A JP 24950297 A JP24950297 A JP 24950297A JP H1174763 A JPH1174763 A JP H1174763A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- oscillation
- output
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 回路規模や消費電力を増大させてしまうこと
なく任意のタイミングで発振動作を制御することが可能
な発振回路を提供する。 【解決手段】 直列に接続された第１のインバータ１と
第２のインバータ２とを備え、前記第２のインバータ２
の出力を、コンデンサＣを介して前記第１のインバータ
１の入力側に正帰還させるとともに、反転手段と抵抗器
Ｒとを介して前記第１のインバータ１の入力側に負帰還
させてなる発振回路において、前記反転手段としてＥＸ
−ＯＲゲート３を用い、発振動作をオフにする制御信号
が入力されたときには、前記第２のインバータ２の出力
を反転させずに前記第１のインバータ１の入力側に正帰
還させるようにして、出力の論理レベルが“Ｈ”レベル
であれば“Ｈ”レベルで発振を停止させ、“Ｌ”レベル
であれば“Ｌ”レベルで発振を停止させるようにする。
なく任意のタイミングで発振動作を制御することが可能
な発振回路を提供する。 【解決手段】 直列に接続された第１のインバータ１と
第２のインバータ２とを備え、前記第２のインバータ２
の出力を、コンデンサＣを介して前記第１のインバータ
１の入力側に正帰還させるとともに、反転手段と抵抗器
Ｒとを介して前記第１のインバータ１の入力側に負帰還
させてなる発振回路において、前記反転手段としてＥＸ
−ＯＲゲート３を用い、発振動作をオフにする制御信号
が入力されたときには、前記第２のインバータ２の出力
を反転させずに前記第１のインバータ１の入力側に正帰
還させるようにして、出力の論理レベルが“Ｈ”レベル
であれば“Ｈ”レベルで発振を停止させ、“Ｌ”レベル
であれば“Ｌ”レベルで発振を停止させるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は発振回路に係わり、
特に、必要に応じて発振動作を停止させるものに用いて
好適なものである。
特に、必要に応じて発振動作を停止させるものに用いて
好適なものである。
【０００２】
【従来の技術】ＣＭＯＳの論理回路では、発振回路を利
用することがよく行われている。また、ＣＭＯＳの論理
回路では、前記発振回路をオン・オフ制御して、前記論
理回路に所定の動作を行わせる場合もある。そこで、発
振出力が不要な場合に発振信号が出力されないようにす
るために、発振回路の出力側に遮断ゲートを設け、前記
発振回路の出力を単純に遮断するようにする場合があ
る。
用することがよく行われている。また、ＣＭＯＳの論理
回路では、前記発振回路をオン・オフ制御して、前記論
理回路に所定の動作を行わせる場合もある。そこで、発
振出力が不要な場合に発振信号が出力されないようにす
るために、発振回路の出力側に遮断ゲートを設け、前記
発振回路の出力を単純に遮断するようにする場合があ
る。
【０００３】ＣＭＯＳ回路の消費電流は、回路の反転動
作に比例して増加するので、消費電流を押さえる方法と
して、不要な反転動作をさせないようにすることがよく
行われている。このため、その時点で発振出力を使用し
ない場合には、発振回路の出力を遮断するのではなく、
発振回路の動作を停止させるようにした方がよい。
作に比例して増加するので、消費電流を押さえる方法と
して、不要な反転動作をさせないようにすることがよく
行われている。このため、その時点で発振出力を使用し
ない場合には、発振回路の出力を遮断するのではなく、
発振回路の動作を停止させるようにした方がよい。
【０００４】図５に、発振回路の具体的な一例を示す。
この発振回路は、ＣＲ型マルチバイブレータと呼ばれて
いる発振回路であり、第１のインバータ５１、第２のイ
ンバータ５２、ナンド回路５３、コンデンサＣ、抵抗器
Ｒ等によって構成されている。
この発振回路は、ＣＲ型マルチバイブレータと呼ばれて
いる発振回路であり、第１のインバータ５１、第２のイ
ンバータ５２、ナンド回路５３、コンデンサＣ、抵抗器
Ｒ等によって構成されている。
【０００５】前記ＣＲ型マルチバイブレータの場合、ナ
ンド回路５３の一方の入力端子には、第１のインバータ
５１の出力がコンデンサＣを介して入力されている。ま
た、他方の入力端子には、発振動作を制御するための制
御信号（Ａ）が入力されている。
ンド回路５３の一方の入力端子には、第１のインバータ
５１の出力がコンデンサＣを介して入力されている。ま
た、他方の入力端子には、発振動作を制御するための制
御信号（Ａ）が入力されている。
【０００６】このように構成された図５の発振回路は、
発振動作制御信号（Ａ）が“Ｈ”レベルのときにはナン
ド回路５３がインバータとして動作して発振動作が行わ
れ、各部の動作波形は（Ｂ）〜（Ｅ）に示したようにな
る。ここで、（Ｂ）はナンド回路５３の出力、（Ｃ）は
第１のインバータ５１の出力、（Ｄ）は第２のインバー
タ５２の出力、（Ｅ）はナンド回路５３の一方の入力端
子に入力される信号である。
発振動作制御信号（Ａ）が“Ｈ”レベルのときにはナン
ド回路５３がインバータとして動作して発振動作が行わ
れ、各部の動作波形は（Ｂ）〜（Ｅ）に示したようにな
る。ここで、（Ｂ）はナンド回路５３の出力、（Ｃ）は
第１のインバータ５１の出力、（Ｄ）は第２のインバー
タ５２の出力、（Ｅ）はナンド回路５３の一方の入力端
子に入力される信号である。
【０００７】図５の波形図から明らかなように、発振動
作制御信号（Ａ）が“Ｌ”レベルになって発振動作の停
止制御がかけられると、その瞬間にナンド回路５３の出
力（Ｂ）、第１のインバータ５１の出力（Ｃ）及び第２
のインバータ５２の出力（Ｄ）は反転し、発振回路の出
力である第２のインバータ５２の出力（Ｄ）は“Ｈ”レ
ベルに固定される。
作制御信号（Ａ）が“Ｌ”レベルになって発振動作の停
止制御がかけられると、その瞬間にナンド回路５３の出
力（Ｂ）、第１のインバータ５１の出力（Ｃ）及び第２
のインバータ５２の出力（Ｄ）は反転し、発振回路の出
力である第２のインバータ５２の出力（Ｄ）は“Ｈ”レ
ベルに固定される。
【０００８】図６は、リングオシレータと呼ばれている
発振回路であり、奇数個のインバータ６１〜６Ｎ及びナ
ンド回路６０によって構成されている。この発振回路の
場合、直列に接続された複数個のインバータ６１〜６Ｎ
の出力がナンド回路６０の一方の入力端子に入力されて
いる。また、ナンド回路６０の他方の入力端子には発振
動作制御信号（Ａ）が入力されている。
発振回路であり、奇数個のインバータ６１〜６Ｎ及びナ
ンド回路６０によって構成されている。この発振回路の
場合、直列に接続された複数個のインバータ６１〜６Ｎ
の出力がナンド回路６０の一方の入力端子に入力されて
いる。また、ナンド回路６０の他方の入力端子には発振
動作制御信号（Ａ）が入力されている。
【０００９】この場合も、前記発振動作制御信号（Ａ）
の論理レベルが“Ｌ”レベルになると、その瞬間にナン
ド回路６０の出力（Ｂ）が“Ｈ”レベルに反転して発振
動作が停止し、発振回路の出力（Ｃ）も反転して“Ｈ”
レベルに固定される。
の論理レベルが“Ｌ”レベルになると、その瞬間にナン
ド回路６０の出力（Ｂ）が“Ｈ”レベルに反転して発振
動作が停止し、発振回路の出力（Ｃ）も反転して“Ｈ”
レベルに固定される。
【００１０】
【発明が解決しようとする課題】前述したように、発振
動作を停止させるときに、発振回路の出力が“Ｈ”レベ
ルか“Ｌ”レベルに固定されるモードのものは、その時
点で停止時の出力レベルと同じレベルで安定しているタ
イミングであれば問題は生じない。しかし、停止をかけ
た時点の信号レベルが出力レベルと異なっている場合に
は、停止をかけた直後に反転動作が１回起きてしまう問
題があった。
動作を停止させるときに、発振回路の出力が“Ｈ”レベ
ルか“Ｌ”レベルに固定されるモードのものは、その時
点で停止時の出力レベルと同じレベルで安定しているタ
イミングであれば問題は生じない。しかし、停止をかけ
た時点の信号レベルが出力レベルと異なっている場合に
は、停止をかけた直後に反転動作が１回起きてしまう問
題があった。
【００１１】また、出力レベルが停止時のレベルと反対
に向かって反転動作を行っている途中に発振停止制御が
行われると出力波形が乱れてしまい、発振回路の後段に
接続されている回路が正確な動作を行うことを保証する
ことができない中途半端なレベルの信号が出力されてし
まう問題もあった。
に向かって反転動作を行っている途中に発振停止制御が
行われると出力波形が乱れてしまい、発振回路の後段に
接続されている回路が正確な動作を行うことを保証する
ことができない中途半端なレベルの信号が出力されてし
まう問題もあった。
【００１２】このような問題点が生じないようにするた
めには、適切なタイミングで発振停止信号を受け付ける
ようにするタイミング設定回路を設けたり、出力波形の
整形を行うための波形整形回路を設けたりしなければな
らないので、回路規模や消費電力を増大させてしまう問
題があった。
めには、適切なタイミングで発振停止信号を受け付ける
ようにするタイミング設定回路を設けたり、出力波形の
整形を行うための波形整形回路を設けたりしなければな
らないので、回路規模や消費電力を増大させてしまう問
題があった。
【００１３】本発明は前述の問題点にかんがみ、回路規
模や消費電力を増大させることなく任意のタイミングで
発振動作を制御することが可能な発振回路を提供できる
ようにすることを目的とする。
模や消費電力を増大させることなく任意のタイミングで
発振動作を制御することが可能な発振回路を提供できる
ようにすることを目的とする。
【００１４】
【課題を解決するための手段】本発明の発振回路は、直
列に接続された第１のインバータと第２のインバータと
を備え、前記第２のインバータの出力を、コンデンサを
介して前記第１のインバータの入力側に正帰還させると
ともに、反転手段と抵抗器とを介して前記第１のインバ
ータの入力側に帰還させてなる発振回路において、前記
反転手段は、発振動作をオフにする制御信号が入力され
たときには、前記第２のインバータの出力を反転させず
に前記第１のインバータの入力側に帰還させる非反転機
能を具備することを特徴としている。
列に接続された第１のインバータと第２のインバータと
を備え、前記第２のインバータの出力を、コンデンサを
介して前記第１のインバータの入力側に正帰還させると
ともに、反転手段と抵抗器とを介して前記第１のインバ
ータの入力側に帰還させてなる発振回路において、前記
反転手段は、発振動作をオフにする制御信号が入力され
たときには、前記第２のインバータの出力を反転させず
に前記第１のインバータの入力側に帰還させる非反転機
能を具備することを特徴としている。
【００１５】また、本発明の他の特徴とするところは、
前記非反転機能を具備する反転手段は、ＥＸ−ＯＲゲー
トにより構成されていることを特徴としている。
前記非反転機能を具備する反転手段は、ＥＸ−ＯＲゲー
トにより構成されていることを特徴としている。
【００１６】また、本発明のその他の特徴とするところ
は、前記非反転機能を具備する反転手段は、インバータ
とゲーテッドインバータとの直列回路と、前記直列回路
と並列に接続されたゲーテッドインバータとで構成され
ていることを特徴としている。
は、前記非反転機能を具備する反転手段は、インバータ
とゲーテッドインバータとの直列回路と、前記直列回路
と並列に接続されたゲーテッドインバータとで構成され
ていることを特徴としている。
【００１７】また、本発明のその他の特徴とするところ
は、前記非反転機能を具備する反転手段は、前記抵抗器
と直列に接続されたゲーテッドインバータと、前記抵抗
器及びゲーテッドインバータと並列に接続されたインバ
ータとゲーテッドインバータとの直列回路とで構成され
ていることを特徴としている。
は、前記非反転機能を具備する反転手段は、前記抵抗器
と直列に接続されたゲーテッドインバータと、前記抵抗
器及びゲーテッドインバータと並列に接続されたインバ
ータとゲーテッドインバータとの直列回路とで構成され
ていることを特徴としている。
【００１８】
【作用】本発明は前記技術手段を有するので、発振動作
をオフにする制御信号が入力されると、第２のインバー
タの出力を反転させずに第１のインバータの入力側に帰
還させることで、次の反転をさせないようにして発振動
作を停止させるので、出力の論理レベルが“Ｈ”レベル
であれば“Ｈ”レベルで発振が停止し、また、“Ｌ”レ
ベルであれば“Ｌ”レベルで発振が停止するようにな
り、出力の論理レベルを反転させることなく発振を停止
させることが可能となる。
をオフにする制御信号が入力されると、第２のインバー
タの出力を反転させずに第１のインバータの入力側に帰
還させることで、次の反転をさせないようにして発振動
作を停止させるので、出力の論理レベルが“Ｈ”レベル
であれば“Ｈ”レベルで発振が停止し、また、“Ｌ”レ
ベルであれば“Ｌ”レベルで発振が停止するようにな
り、出力の論理レベルを反転させることなく発振を停止
させることが可能となる。
【００１９】
【発明の実施の形態】以下、本発明の発振回路の一実施
形態を図面を参照して説明する。図１は、本発明の第１
の実施形態を示す発振回路の構成図である。図１に示し
たように、本実施の形態の発振回路は、第１のインバー
タ１と第２のインバータ２とを直列に接続し、前記第２
のインバータ２の出力を、コンデンサＣを介して前記第
１のインバータ１の入力側に正帰還させている。
形態を図面を参照して説明する。図１は、本発明の第１
の実施形態を示す発振回路の構成図である。図１に示し
たように、本実施の形態の発振回路は、第１のインバー
タ１と第２のインバータ２とを直列に接続し、前記第２
のインバータ２の出力を、コンデンサＣを介して前記第
１のインバータ１の入力側に正帰還させている。
【００２０】また、前記第２のインバータ２の出力側
と、前記第１のインバータ１の入力側との間を、ＥＸ−
ＯＲゲート３及び抵抗器Ｒの直列回路で接続し、前記第
２のインバータ２の出力を前記ＥＸ−ＯＲゲート３及び
抵抗器Ｒを介して帰還させている。
と、前記第１のインバータ１の入力側との間を、ＥＸ−
ＯＲゲート３及び抵抗器Ｒの直列回路で接続し、前記第
２のインバータ２の出力を前記ＥＸ−ＯＲゲート３及び
抵抗器Ｒを介して帰還させている。
【００２１】また、前記ＥＸ−ＯＲゲート３の制御入力
端子に発振動作制御信号（Ａ）が入力されており、前記
発振動作制御信号（Ａ）の論理レベルに応じて発振動作
を行わせたり、発振動作を停止させたりしている。すな
わち、前記発振動作制御信号（Ａ）の論理レベルが
“Ｈ”レベルの場合は、残りの入力からみた動作は反転
動作であり、従来の発振回路と同様に動作する。
端子に発振動作制御信号（Ａ）が入力されており、前記
発振動作制御信号（Ａ）の論理レベルに応じて発振動作
を行わせたり、発振動作を停止させたりしている。すな
わち、前記発振動作制御信号（Ａ）の論理レベルが
“Ｈ”レベルの場合は、残りの入力からみた動作は反転
動作であり、従来の発振回路と同様に動作する。
【００２２】一方、前記ＥＸ−ＯＲゲート３の制御入力
端子に供給されている発振動作制御信号（Ａ）が“Ｌ”
レベルになると、ＥＸ−ＯＲゲート３の動作は同相バッ
ファとなるので、発振動作は停止する。
端子に供給されている発振動作制御信号（Ａ）が“Ｌ”
レベルになると、ＥＸ−ＯＲゲート３の動作は同相バッ
ファとなるので、発振動作は停止する。
【００２３】図１の発振回路の各部の動作波形を図２に
示す。図２において、（Ａ）は発振動作制御信号、
（Ｂ）はＥＸ−ＯＲゲート３の出力信号、（Ｃ）は第１
のインバータ１の入力側に帰還される信号、（Ｄ）は第
１のインバータ１の出力信号、（Ｅ）は第２のインバー
タ２の出力信号であり、発振回路の出力信号である。
示す。図２において、（Ａ）は発振動作制御信号、
（Ｂ）はＥＸ−ＯＲゲート３の出力信号、（Ｃ）は第１
のインバータ１の入力側に帰還される信号、（Ｄ）は第
１のインバータ１の出力信号、（Ｅ）は第２のインバー
タ２の出力信号であり、発振回路の出力信号である。
【００２４】図２に示したように、本実施の形態の発振
回路は、発振動作制御信号（Ａ）の論理レベルが“Ｌ”
になると、ＥＸ−ＯＲゲート３は同相バッファとして動
作し、第２のインバータ２の出力を反転させずに第１の
インバータ１の入力側に帰還させる。これにより、発振
の条件が満足されなくなるので、本実施の形態の発振回
路は発振動作を停止する。
回路は、発振動作制御信号（Ａ）の論理レベルが“Ｌ”
になると、ＥＸ−ＯＲゲート３は同相バッファとして動
作し、第２のインバータ２の出力を反転させずに第１の
インバータ１の入力側に帰還させる。これにより、発振
の条件が満足されなくなるので、本実施の形態の発振回
路は発振動作を停止する。
【００２５】このときに、前記ＥＸ−ＯＲゲート３は、
第２のインバータ２の出力を強制的に変化させて発振動
作を停止させるのではなく、同相バッファとして動作す
ることにより発振動作を停止させるものである。また、
第２のインバータ２の出力はコンデンサＣを介して第１
のインバータ１の入力側に正帰還されているので、出力
の論理レベルは発振停止制御が行われた瞬間に反転する
ことはなく、正常な反転動作が行われた後で発振動作が
停止するようになる。
第２のインバータ２の出力を強制的に変化させて発振動
作を停止させるのではなく、同相バッファとして動作す
ることにより発振動作を停止させるものである。また、
第２のインバータ２の出力はコンデンサＣを介して第１
のインバータ１の入力側に正帰還されているので、出力
の論理レベルは発振停止制御が行われた瞬間に反転する
ことはなく、正常な反転動作が行われた後で発振動作が
停止するようになる。
【００２６】したがって、本実施の形態の発振回路の場
合は、出力の論理レベルが“Ｈ”レベルであれば“Ｈ”
レベルで発振が停止する。また、出力の論理レベルが
“Ｌ”レベルであれば、“Ｌ”レベルで発振が停止する
ようになる。
合は、出力の論理レベルが“Ｈ”レベルであれば“Ｈ”
レベルで発振が停止する。また、出力の論理レベルが
“Ｌ”レベルであれば、“Ｌ”レベルで発振が停止する
ようになる。
【００２７】また、以下に説明するように、本実施の形
態の発振回路は、出力が反転を開始したときであって、
動作の確定が難しいときに発振停止制御が行われた場合
でも、問題なく発振動作を停止させることができる。
態の発振回路は、出力が反転を開始したときであって、
動作の確定が難しいときに発振停止制御が行われた場合
でも、問題なく発振動作を停止させることができる。
【００２８】すなわち、第２のインバータ２が中途半端
な信号を出しはじめると、この信号がコンデンサＣを介
して第１のインバータ１の入力側に帰還される。この場
合、この信号の振幅が第１のインバータ１のスレッシュ
ホールドレベルに達するか否かで、第２のインバータ２
の出力（Ｅ）が反転するか否かが決定する。
な信号を出しはじめると、この信号がコンデンサＣを介
して第１のインバータ１の入力側に帰還される。この場
合、この信号の振幅が第１のインバータ１のスレッシュ
ホールドレベルに達するか否かで、第２のインバータ２
の出力（Ｅ）が反転するか否かが決定する。
【００２９】この時点では、第１のインバータ１の入力
はコンデンサＣと抵抗器Ｒとの遅延回路により、丁度ス
レッシュホールドレベル付近にある。このため、第１の
インバータ１の入力側の検出精度は、第２のインバータ
２の出力側に接続されたＥＸ−ＯＲゲート３の検出精度
よりもはるかに高い状態となっている。
はコンデンサＣと抵抗器Ｒとの遅延回路により、丁度ス
レッシュホールドレベル付近にある。このため、第１の
インバータ１の入力側の検出精度は、第２のインバータ
２の出力側に接続されたＥＸ−ＯＲゲート３の検出精度
よりもはるかに高い状態となっている。
【００３０】これにより、第１のインバータ１が反転信
号として受け付けなかった信号は、第２のインバータ２
の出力に接続されたＥＸ−ＯＲゲート３が反転信号とし
て認識することは絶対にない。
号として受け付けなかった信号は、第２のインバータ２
の出力に接続されたＥＸ−ＯＲゲート３が反転信号とし
て認識することは絶対にない。
【００３１】また、これとは反対に、第１のインバータ
１が反転信号として受け付けた場合には、第２のインバ
ータ２とコンデンサＣとによる正帰還ループにより正常
に反転動作するので、中途半端な出力を導出する不都合
は生じない。
１が反転信号として受け付けた場合には、第２のインバ
ータ２とコンデンサＣとによる正帰還ループにより正常
に反転動作するので、中途半端な出力を導出する不都合
は生じない。
【００３２】一方、発振停止状態から発振動作を再度行
わせる場合には、ＥＸ−ＯＲゲート３の出力が反転し、
その電圧がコンデンサＣと抵抗器Ｒとによって遅延され
て第１のインバータ１の入力側に伝達されるので、第１
のインバータ１のスレッシュホールドレベルに達すると
直ちに正常な発振動作に移行するようになる。
わせる場合には、ＥＸ−ＯＲゲート３の出力が反転し、
その電圧がコンデンサＣと抵抗器Ｒとによって遅延され
て第１のインバータ１の入力側に伝達されるので、第１
のインバータ１のスレッシュホールドレベルに達すると
直ちに正常な発振動作に移行するようになる。
【００３３】したがって、本実施の形態の発振回路の場
合には、発振停止制御が行われた瞬間の出力が反転する
ことなく固定される。また、反転動作中に発振停止制御
が行われたのであれば、その反転動作が正常に完結して
から発振動作が停止する。これにより、本実施の形態の
発振回路の場合には、発振停止制御をかけるタイミング
を、発振停止に都合のよいタイミングに合わせなくても
良好に発振動作を停止させることができる。
合には、発振停止制御が行われた瞬間の出力が反転する
ことなく固定される。また、反転動作中に発振停止制御
が行われたのであれば、その反転動作が正常に完結して
から発振動作が停止する。これにより、本実施の形態の
発振回路の場合には、発振停止制御をかけるタイミング
を、発振停止に都合のよいタイミングに合わせなくても
良好に発振動作を停止させることができる。
【００３４】また、反転動作を正常に完結してから発振
動作を停止するので、発振動作を停止する制御が行われ
た場合でも出力波形は一定となり、出力波形の整形回路
を不要にすることができる。
動作を停止するので、発振動作を停止する制御が行われ
た場合でも出力波形は一定となり、出力波形の整形回路
を不要にすることができる。
【００３５】これらにより、発振動作を停止させたり、
あるいは発振動作を開始させたりしたときに、発振回路
の後段に接続されている回路が誤動作する不都合を確実
に防止することができる。
あるいは発振動作を開始させたりしたときに、発振回路
の後段に接続されている回路が誤動作する不都合を確実
に防止することができる。
【００３６】次に、図３を参照しながら本発明の発振回
路の第２の実施の形態を説明する。この発振回路は、前
記ＥＸ−ＯＲゲート３の代わりに、インバータ３３とゲ
ーテッドインバータ３４との直列回路と、前記直列回路
と並列に接続されたゲーテッドインバータ３５とを用い
た例を示している。
路の第２の実施の形態を説明する。この発振回路は、前
記ＥＸ−ＯＲゲート３の代わりに、インバータ３３とゲ
ーテッドインバータ３４との直列回路と、前記直列回路
と並列に接続されたゲーテッドインバータ３５とを用い
た例を示している。
【００３７】この例の場合は、発振動作制御信号（Ａ）
の論理レベルに応じてゲーテッドインバータ３４または
ゲーテッドインバータ３５の何方かを動作させるもので
あり、ゲーテッドインバータ３４が動作すると、インバ
ータ３３とゲーテッドインバータ３４との直列回路が同
相バッファとなるので発振動作は停止する。また、ゲー
テッドインバータ３５が動作すると、抵抗器Ｒを介して
第１のインバータ１の入力側に帰還する直流帰還ループ
に存在するインバータは１個となるので、発振動作が行
われるようになる。なお、発振回路の全体動作は前述し
た第１の実施の形態と同様なので、詳細な説明を省略す
る。
の論理レベルに応じてゲーテッドインバータ３４または
ゲーテッドインバータ３５の何方かを動作させるもので
あり、ゲーテッドインバータ３４が動作すると、インバ
ータ３３とゲーテッドインバータ３４との直列回路が同
相バッファとなるので発振動作は停止する。また、ゲー
テッドインバータ３５が動作すると、抵抗器Ｒを介して
第１のインバータ１の入力側に帰還する直流帰還ループ
に存在するインバータは１個となるので、発振動作が行
われるようになる。なお、発振回路の全体動作は前述し
た第１の実施の形態と同様なので、詳細な説明を省略す
る。
【００３８】次に、図４を参照しながら本発明の発振回
路の第３の実施の形態を説明する。この発振回路は、前
記ＥＸ−ＯＲゲート３の代わりの回路を、前記抵抗器Ｒ
と直列に接続されたゲーテッドインバータ４５と、前記
抵抗器Ｒ及びゲーテッドインバータ４５と並列に接続さ
れたインバータ４３とゲーテッドインバータ４４との直
列回路とで構成している。
路の第３の実施の形態を説明する。この発振回路は、前
記ＥＸ−ＯＲゲート３の代わりの回路を、前記抵抗器Ｒ
と直列に接続されたゲーテッドインバータ４５と、前記
抵抗器Ｒ及びゲーテッドインバータ４５と並列に接続さ
れたインバータ４３とゲーテッドインバータ４４との直
列回路とで構成している。
【００３９】この例も場合も、前述した第２の実施の形
態と同様に、発振動作制御信号（Ａ）の論理レベルに応
じてゲーテッドインバータ４４またはゲーテッドインバ
ータ４５の何方かを動作させるようにすることにより、
負帰還ループ中にインバータを偶数個存在させたり、奇
数個存在させたりして、発振動作を制御するものであ
る。
態と同様に、発振動作制御信号（Ａ）の論理レベルに応
じてゲーテッドインバータ４４またはゲーテッドインバ
ータ４５の何方かを動作させるようにすることにより、
負帰還ループ中にインバータを偶数個存在させたり、奇
数個存在させたりして、発振動作を制御するものであ
る。
【００４０】図４の回路の場合、抵抗器Ｒを介さずに第
２のインバータ２の出力を第１のインバータ１の入力側
に帰還させることができるので、発振停止時にコンデン
サＣの端子間電圧が安定するまでの時間を短縮すること
ができる。このため、発振動作を停止させてから再開さ
せるまでの時間が短い場合でも、再開時の出力波形を綺
麗にすることができる利点がある。
２のインバータ２の出力を第１のインバータ１の入力側
に帰還させることができるので、発振停止時にコンデン
サＣの端子間電圧が安定するまでの時間を短縮すること
ができる。このため、発振動作を停止させてから再開さ
せるまでの時間が短い場合でも、再開時の出力波形を綺
麗にすることができる利点がある。
【００４１】
【発明の効果】本発明は前述したように、本発明の発振
回路によれば、発振停止制御が行われた瞬間の出力を反
転させることなく固定し、反転動作中に発振停止制御が
行われたのであれば、その反転動作が正常に完結してか
ら発振動作を停止させる。これにより、本発明の発振回
路の場合には、発振停止制御をかけるタイミングを、発
振停止に都合のよいタイミングに合わせなくても良好に
発振動作を停止させることができる。
回路によれば、発振停止制御が行われた瞬間の出力を反
転させることなく固定し、反転動作中に発振停止制御が
行われたのであれば、その反転動作が正常に完結してか
ら発振動作を停止させる。これにより、本発明の発振回
路の場合には、発振停止制御をかけるタイミングを、発
振停止に都合のよいタイミングに合わせなくても良好に
発振動作を停止させることができる。
【００４２】また、発振停止制御が行われたときに反転
動作中の場合には、前記反転動作を正常に完結してから
発振動作を停止するので、発振停止制御を行っても出力
波形は一定となり、出力波形の整形を行う回路を不要に
することができる。これらにより、回路規模や消費電力
を増大させることなく、任意のタイミングで発振停止信
号を受け付けることが可能な発振回路を提供することが
でき、発振動作の制御を行ったときに、発振回路の後段
に接続されている回路が誤動作する不都合を確実に防止
することができる。
動作中の場合には、前記反転動作を正常に完結してから
発振動作を停止するので、発振停止制御を行っても出力
波形は一定となり、出力波形の整形を行う回路を不要に
することができる。これらにより、回路規模や消費電力
を増大させることなく、任意のタイミングで発振停止信
号を受け付けることが可能な発振回路を提供することが
でき、発振動作の制御を行ったときに、発振回路の後段
に接続されている回路が誤動作する不都合を確実に防止
することができる。
【図１】本発明の第１の実施形態を示し、発振回路の回
路図である。
路図である。
【図２】図１の発振回路の各部の動作を示す波形図であ
る。
る。
【図３】本発明の第２の実施の形態の発振回路を示す回
路図である。
路図である。
【図４】本発明の第３の実施の形態の発振回路を示す回
路図である。
路図である。
【図５】従来例を示し、ＣＲ型マルチバイブレータの構
成を示す回路図及び各部の動作を示す波形図である。
成を示す回路図及び各部の動作を示す波形図である。
【図６】従来例を示し、リング発振回路の構成を示す回
路図及び各部の動作を示す波形図である。
路図及び各部の動作を示す波形図である。
【符号の説明】 １ 第１のインバータ ２ 第２のインバータ ３ ＥＸ−ＯＲゲート Ｃ コンデンサ Ｒ 抵抗器 （Ａ） 発振動作制御信号 （Ｂ） ＥＸ−ＯＲゲートの出力信号 （Ｃ） 第１のインバータ の入力側に帰還される信号 （Ｄ） 第１のインバータの出力信号 （Ｅ） 第２のインバータの出力信号（発振回路の出力
信号）
信号）
Claims (4)
- 【請求項１】 直列に接続された第１のインバータと第
２のインバータとを備え、 前記第２のインバータの出力を、コンデンサを介して前
記第１のインバータの入力側に正帰還させるとともに、
反転手段と抵抗器とを介して前記第１のインバータの入
力側に負帰還させてなる発振回路において、 前記反転手段は、発振動作をオフにする制御信号が入力
されたときには、前記第２のインバータの出力を反転さ
せずに前記第１のインバータの入力側に正帰還させる非
反転機能を具備することを特徴とする発振回路。 - 【請求項２】 前記非反転機能を具備する反転手段は、
ＥＸ−ＯＲゲートにより構成されていることを特徴とす
る請求項１に記載の発振回路。 - 【請求項３】 前記非反転機能を具備する反転手段は、
インバータとゲーテッドインバータとの直列回路と、前
記直列回路と並列に接続されたゲーテッドインバータと
で構成されていることを特徴とする請求項１に記載の発
振回路。 - 【請求項４】 前記非反転機能を具備する反転手段は、
前記抵抗器と直列に接続されたゲーテッドインバータ
と、前記抵抗器及びゲーテッドインバータと並列に接続
されたインバータとゲーテッドインバータとの直列回路
とで構成されていることを特徴とする請求項１に記載の
発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9249502A JPH1174763A (ja) | 1997-08-29 | 1997-08-29 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9249502A JPH1174763A (ja) | 1997-08-29 | 1997-08-29 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174763A true JPH1174763A (ja) | 1999-03-16 |
Family
ID=17193929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9249502A Withdrawn JPH1174763A (ja) | 1997-08-29 | 1997-08-29 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1174763A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007212755A (ja) * | 2006-02-09 | 2007-08-23 | Hitachi Displays Ltd | 表示装置 |
| JP2013131832A (ja) * | 2011-12-20 | 2013-07-04 | Nippon Telegr & Teleph Corp <Ntt> | 発振回路 |
| US9350328B1 (en) * | 2015-01-27 | 2016-05-24 | Freescale Semiconductor, Inc. | Ring oscillator circuit and method of regulating aggregate charge stored within capacitive loading therefor |
| CN110071704A (zh) * | 2019-04-26 | 2019-07-30 | 成都锐成芯微科技股份有限公司 | 一种环形rc振荡器电路 |
| EP3846339A1 (en) * | 2019-12-31 | 2021-07-07 | Littelfuse, Inc. | Self-oscillating spread spectrum frequency control loop |
-
1997
- 1997-08-29 JP JP9249502A patent/JPH1174763A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007212755A (ja) * | 2006-02-09 | 2007-08-23 | Hitachi Displays Ltd | 表示装置 |
| JP2013131832A (ja) * | 2011-12-20 | 2013-07-04 | Nippon Telegr & Teleph Corp <Ntt> | 発振回路 |
| US9350328B1 (en) * | 2015-01-27 | 2016-05-24 | Freescale Semiconductor, Inc. | Ring oscillator circuit and method of regulating aggregate charge stored within capacitive loading therefor |
| CN110071704A (zh) * | 2019-04-26 | 2019-07-30 | 成都锐成芯微科技股份有限公司 | 一种环形rc振荡器电路 |
| EP3846339A1 (en) * | 2019-12-31 | 2021-07-07 | Littelfuse, Inc. | Self-oscillating spread spectrum frequency control loop |
| US11309838B2 (en) | 2019-12-31 | 2022-04-19 | Littelfuse, Inc. | Self-oscillating spread spectrum frequency control loop |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1174763A (ja) | 発振回路 | |
| EP0775385B1 (en) | Low voltage, low power oscillator having voltage level shifting cirquit | |
| JPH073751B2 (ja) | 電流サージ制御集積回路 | |
| JP4240657B2 (ja) | 計数装置及びその駆動方法 | |
| JP2921494B2 (ja) | 発振回路 | |
| JPH0585082B2 (ja) | ||
| JPH04291809A (ja) | 発振制御回路 | |
| JP2695547B2 (ja) | 復帰入力回路 | |
| JP2954199B1 (ja) | 発振制御回路 | |
| JPS6056338B2 (ja) | 無線通信機のセ−ビング回路 | |
| JPH1022819A (ja) | 半導体装置 | |
| JPS6076807A (ja) | クロツク整形回路 | |
| JPH08179849A (ja) | クロック出力回路 | |
| JP2669360B2 (ja) | クロック発生装置 | |
| JP2637734B2 (ja) | 出力回路 | |
| JPS60251418A (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JPH04273602A (ja) | 発振制御回路 | |
| JPH07274257A (ja) | リモコン送信装置 | |
| JP3177139B2 (ja) | 発振再起動制御装置 | |
| JPH11266148A (ja) | 電圧検出回路 | |
| JPH04314116A (ja) | マイクロコンピュータ | |
| JPH05102829A (ja) | Ｃｍｏｓ出力回路 | |
| JPH04348411A (ja) | 半導体装置 | |
| JPH09181574A (ja) | 発振回路 | |
| JPH05108211A (ja) | マイクロコンピユータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |