JP2013131832A

JP2013131832A - 発振回路

Info

Publication number: JP2013131832A
Application number: JP2011278523A
Authority: JP
Inventors: Toshishige Shimamura; 俊重島村; Mamoru Ugajin; 守宇賀神; Mitsuo Nakamura; 光男中村; Kenichi Matsunaga; 賢一松永; Shoichi Oshima; 尚一大嶋; Mitsuru Harada; 充原田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2011-12-20
Filing date: 2011-12-20
Publication date: 2013-07-04
Anticipated expiration: 2031-12-20
Also published as: JP5738750B2

Abstract

【課題】マイクロファラッドレベルの容量で供給する電源を用い、電流供給が小さくかつ電圧変動が大きい電源電圧に対して、安定した発振周波数を得ることができる発振回路を提供する。
【解決手段】発振部に接続された可変抵抗部を電源電圧に応じた制御電圧で制御し、発振部の発振周波数を電源電圧に応じて安定化する発振回路において、制御電圧を発生する制御電圧発生部は、電源電位と接地電位との間にダイオード素子と容量素子を直列に接続し、さらに容量素子に並列に初期化スイッチを接続し、ダイオード素子と容量素子との間から制御電圧を取り出す構成であり、任意または所定のタイミングで初期化スイッチをオンとする初期化信号を入力して制御電圧を接地電位に設定する初期化手段を備える。
【選択図】図１

Description

本発明は、電源電圧の変動に応じて負荷容量を制御し、発振周波数を安定化させる発振回路に関する。

図５は、従来の発振回路の構成例を示す（特許文献１）。
図５において、遅延回路を構成するインバータ３０に、トランジスタＰ５３とＮ５３からなる電圧制御型電流源部６０によって電源電圧依存性のない定電流Ｉ３１とＩ３２を供給し、インバータ３０の出力端子に容量素子Ｃ５１，Ｃ５２およびスイッチング用トランジスタＰ５５とＮ５５からなる負荷容量部６０を接続し、制御電圧発生部１０において電源電圧Ｖ_DDまたは共通電位Ｖ_SSからそれぞれ一定の電圧差を有する制御電圧Ｖ_BP，Ｖ_BNを生成し、これらの制御電圧に応じて負荷容量部６０の容量素子の充放電時に電圧の変動幅を一定に保ち、遅延回路の遅延時間を電源電圧に依存せず一定に保持する構成である。このような遅延回路により構成された発振回路は、電源電圧の変動に対して安定した発振周波数が得られる。

特開２００１−２８５０３６号公報

図５に示す発振回路の制御電圧発生部１０は、ダイオード接続トランジスタ（Ｐ５１，Ｐ５２、Ｎ５１，Ｎ５２）と抵抗素子（Ｒ５１，Ｒ５２）を直列接続した構成により、電源電圧の変動をモニタし、それに応じた制御電圧Ｖ_BP，Ｖ_BNを生成する構成である。そのため、所定の直流電流が流れ、マイクロファラッドレベルの容量素子に蓄えられた電荷を電源とする場合に、動作させることができなかった。

本発明は、マイクロファラッドレベルの容量で供給する電源を用い、電流供給が小さくかつ電圧変動が大きい電源電圧に対して、安定した発振周波数を得ることができる発振回路を提供することを目的とする。

本発明は、発振部に接続された可変抵抗部を電源電圧に応じた制御電圧で制御し、発振部の発振周波数を電源電圧に応じて安定化する発振回路において、制御電圧を発生する制御電圧発生部は、電源電位と接地電位との間にダイオード素子と容量素子を直列に接続し、さらに容量素子に並列に初期化スイッチを接続し、ダイオード素子と容量素子との間から制御電圧を取り出す構成であり、任意または所定のタイミングで初期化スイッチをオンとする初期化信号を入力して制御電圧を接地電位に設定する初期化手段を備える。

本発明の発振回路において、並列接続の容量素子と初期化スイッチは、初期化信号によりオンオフするスイッチングトランジスタとその寄生容量である。

本発明の発振回路において、初期化手段は、発振部の出力信号を初期化信号として制御電圧発生部の初期化スイッチに入力する構成である。

本発明の発振回路において、初期化手段は、発振部の出力信号の分周信号を初期化信号として制御電圧発生部の初期化スイッチに入力する構成である。

本発明の発振回路は、制御電圧発生部の直流電流を、初期化時を除きゼロ化することができ、消費電流を低減できるので、例えばマイクロファラッドレベルの容量素子から電荷が供給される電源でも動作させることができる。したがって、振動発電素子や太陽電池から生成される微小な電流でも、容量に蓄積することで、本発明の発振回路を動作させることができる。また、電源部の発電量を大きくする必要がないので、発電素子や蓄電用容量の体積を小さくすることができる。

本発明の発振回路の実施例１の構成を示す図である。実施例１の発振回路の動作例を示すタイムチャートである。本発明の発振回路の実施例２の構成を示す図である。本発明の発振回路の実施例３の構成を示す図である。従来の発振回路の構成例を示す図である。

図１は、本発明の発振回路の実施例１の構成を示す。
図１において、実施例１の発振回路は、発振部１００、可変抵抗部２００および制御電圧発生部３００により構成される。

発振部１００は、図５に示す従来の発振回路におけるインバータ３０に相当し、ここではＮＡＮＤ回路１０１、インバータ１０２、インバータ１０３をループ接続したリングオシレータを示す。ＮＡＮＤ回路１０１の一方の入力端子に許可信号が入力して発振動作を開始し、発振信号がインバータ１０３の出力から分岐して出力端子に取り出される。なお、図５に示す電流源などは省略している。

可変抵抗部２００は、図５に示す従来の負荷容量部６０に相当し、ここでは容量素子２０１と可変抵抗素子２０２を直列接続した構成を示す。なお、可変抵抗素子２０２は、図５に示すスイッチングトランジスタであるＭＯＳＦＥＴのソース・ドレイン間抵抗を用いることができる。当該スイッチングトランジスタを制御電圧発生部３００から入力する制御電圧により制御することにより、可変抵抗素子２０２の抵抗値が制御される。

制御電圧発生部３００は、図５に示す従来の制御電圧発生部１０を改良したものである。電源端子と接地端子との間にダイオード素子３０１と容量素子３０２を直列接続し、容量素子３０２に初期化スイッチ３０３を並列接続した構成であり、ダイオード素子３０１と容量素子３０２との間から可変抵抗部２００の可変抵抗素子２０２を制御する制御電圧を出力する。なお、ダイオード素子３０１は、図５に示す従来の制御電圧発生部１０のダイオード接続トランジスタと同等である。また、初期化スイッチ３０３をスイッチングトランジスタで構成する場合、その寄生容量を容量素子３０２として利用し、容量素子３０２を省略した構成としてもよい。

本構成では、初期化信号がHigh状態で初期化スイッチ３０３がオンになる期間以外、すなわち初期化信号がLow 状態のときは直流電流が流れないので、電流供給が小さくかつ電圧変動が大きい電源電圧に対して、安定した発振周波数を得ることができる。以下、実施例１の発振回路において、電源電圧に応じて発振周波数が所定の範囲に安定化する動作について、図２を参照して説明する。

初期化信号がLow 状態で、初期化スイッチ３０３がオフのとき、制御電圧発生部３００が出力する制御電圧は、電源電圧からダイオード素子３０１の閾値電圧だけ降下した電圧に設定され、電源電圧の変動に対応する制御電圧が可変抵抗部２００に出力される。しかし、このままでは、容量素子３０２に電荷が蓄積して電源電圧の変動に応じた制御電圧が得られなくなるので、定期的に初期化信号をHigh状態にすることにより初期化スイッチ３０３をオンとし、容量素子３０２を接地電位に接続して蓄積した電荷を放電する。このとき、制御電圧発生部３００から出力される制御電圧は接地電位となり、可変抵抗部２００は所定の抵抗値に設定され、発振部１００も所定の発振周波数に設定される。

初期化信号がLow 状態になると初期化スイッチ３０３がオフとなり、制御電圧発生部３００の制御電圧は接地電位から、電源電圧からダイオード素子３０１の閾値電圧だけ降下した電圧になるまで上昇する。このとき、可変抵抗部２００の抵抗値は減少し、これに応じて発振部１００は電源電圧に対応する発振周波数まで低下する。このように、初期化信号を適切な間隔でHigh状態とすることにより、発振周波数を電源電圧の変動に応じた所定の範囲内に制御することができる。

図３は、本発明の発振回路の実施例２の構成を示す。
図３において、実施例２の発振回路は、実施例１の発振部１００の出力端子の出力信号（発振信号）を、初期化信号として制御電圧発生部３００の初期化スイッチ３０３に入力し、制御電圧をリセットする構成である。これにより、発振部１００の出力信号の遷移のタイミングで、可変抵抗部２００の容量値が初期化され、発振周波数が所定の範囲内に制御される。本構成では、初期化信号を生成する回路が不要のため、回路面積および消費電力の低減が可能になる。

図４は、本発明の発振回路の実施例３の構成を示す。
図４において、実施例３の発振回路は、実施例２の発振部１００の出力端子の出力信号（発振信号）を分周回路４００を介して分周し、その分周信号を初期化信号として制御電圧発生部３００の初期化スイッチ３０３に入力する構成である。これにより、単位時間当たりに初期化する回数を低減できるため、実施例２の構成に比べて消費電力の低減が可能である。

１００発振部
１０１ＮＡＮＤ回路
１０２，１０３インバータ
２００可変抵抗部
２０１容量素子
２０２可変抵抗素子
３００制御電圧発生部
３０１ダイオード素子
３０２容量素子
３０３初期化スイッチ

Claims

発振部に接続された可変抵抗部を電源電圧に応じた制御電圧で制御し、発振部の発振周波数を電源電圧に応じて安定化する発振回路において、
前記制御電圧を発生する制御電圧発生部は、電源電位と接地電位との間にダイオード素子と容量素子を直列に接続し、さらに容量素子に並列に初期化スイッチを接続し、ダイオード素子と容量素子との間から前記制御電圧を取り出す構成であり、任意または所定のタイミングで初期化スイッチをオンとする初期化信号を入力して前記制御電圧を接地電位に設定する初期化手段を備えた
ことを特徴とする発振回路。
請求項１に記載の発振回路において、
前記並列接続の容量素子と初期化スイッチは、初期化信号によりオンオフするスイッチングトランジスタとその寄生容量である
ことを特徴とする発振回路。
請求項１に記載の発振回路において、
前記初期化手段は、前記発振部の出力信号を前記初期化信号として前記制御電圧発生部の初期化スイッチに入力する構成である
ことを特徴とする発振回路。
請求項１に記載の発振回路において、
前記初期化手段は、前記発振部の出力信号の分周信号を前記初期化信号として前記制御電圧発生部の初期化スイッチに入力する構成である
ことを特徴とする発振回路。