JP2013131832A - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP2013131832A JP2013131832A JP2011278523A JP2011278523A JP2013131832A JP 2013131832 A JP2013131832 A JP 2013131832A JP 2011278523 A JP2011278523 A JP 2011278523A JP 2011278523 A JP2011278523 A JP 2011278523A JP 2013131832 A JP2013131832 A JP 2013131832A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- control voltage
- initialization
- oscillation circuit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【解決手段】発振部に接続された可変抵抗部を電源電圧に応じた制御電圧で制御し、発振部の発振周波数を電源電圧に応じて安定化する発振回路において、制御電圧を発生する制御電圧発生部は、電源電位と接地電位との間にダイオード素子と容量素子を直列に接続し、さらに容量素子に並列に初期化スイッチを接続し、ダイオード素子と容量素子との間から制御電圧を取り出す構成であり、任意または所定のタイミングで初期化スイッチをオンとする初期化信号を入力して制御電圧を接地電位に設定する初期化手段を備える。
【選択図】 図1
Description
図5において、遅延回路を構成するインバータ30に、トランジスタP53とN53からなる電圧制御型電流源部60によって電源電圧依存性のない定電流I31とI32を供給し、インバータ30の出力端子に容量素子C51,C52およびスイッチング用トランジスタP55とN55からなる負荷容量部60を接続し、制御電圧発生部10において電源電圧VDDまたは共通電位VSSからそれぞれ一定の電圧差を有する制御電圧VBP,VBNを生成し、これらの制御電圧に応じて負荷容量部60の容量素子の充放電時に電圧の変動幅を一定に保ち、遅延回路の遅延時間を電源電圧に依存せず一定に保持する構成である。このような遅延回路により構成された発振回路は、電源電圧の変動に対して安定した発振周波数が得られる。
図1において、実施例1の発振回路は、発振部100、可変抵抗部200および制御電圧発生部300により構成される。
図3において、実施例2の発振回路は、実施例1の発振部100の出力端子の出力信号(発振信号)を、初期化信号として制御電圧発生部300の初期化スイッチ303に入力し、制御電圧をリセットする構成である。これにより、発振部100の出力信号の遷移のタイミングで、可変抵抗部200の容量値が初期化され、発振周波数が所定の範囲内に制御される。本構成では、初期化信号を生成する回路が不要のため、回路面積および消費電力の低減が可能になる。
図4において、実施例3の発振回路は、実施例2の発振部100の出力端子の出力信号(発振信号)を分周回路400を介して分周し、その分周信号を初期化信号として制御電圧発生部300の初期化スイッチ303に入力する構成である。これにより、単位時間当たりに初期化する回数を低減できるため、実施例2の構成に比べて消費電力の低減が可能である。
101 NAND回路
102,103 インバータ
200 可変抵抗部
201 容量素子
202 可変抵抗素子
300 制御電圧発生部
301 ダイオード素子
302 容量素子
303 初期化スイッチ
Claims (4)
- 発振部に接続された可変抵抗部を電源電圧に応じた制御電圧で制御し、発振部の発振周波数を電源電圧に応じて安定化する発振回路において、
前記制御電圧を発生する制御電圧発生部は、電源電位と接地電位との間にダイオード素子と容量素子を直列に接続し、さらに容量素子に並列に初期化スイッチを接続し、ダイオード素子と容量素子との間から前記制御電圧を取り出す構成であり、任意または所定のタイミングで初期化スイッチをオンとする初期化信号を入力して前記制御電圧を接地電位に設定する初期化手段を備えた
ことを特徴とする発振回路。 - 請求項1に記載の発振回路において、
前記並列接続の容量素子と初期化スイッチは、初期化信号によりオンオフするスイッチングトランジスタとその寄生容量である
ことを特徴とする発振回路。 - 請求項1に記載の発振回路において、
前記初期化手段は、前記発振部の出力信号を前記初期化信号として前記制御電圧発生部の初期化スイッチに入力する構成である
ことを特徴とする発振回路。 - 請求項1に記載の発振回路において、
前記初期化手段は、前記発振部の出力信号の分周信号を前記初期化信号として前記制御電圧発生部の初期化スイッチに入力する構成である
ことを特徴とする発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011278523A JP5738750B2 (ja) | 2011-12-20 | 2011-12-20 | 発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011278523A JP5738750B2 (ja) | 2011-12-20 | 2011-12-20 | 発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013131832A true JP2013131832A (ja) | 2013-07-04 |
JP5738750B2 JP5738750B2 (ja) | 2015-06-24 |
Family
ID=48909094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011278523A Expired - Fee Related JP5738750B2 (ja) | 2011-12-20 | 2011-12-20 | 発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5738750B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174763A (ja) * | 1997-08-29 | 1999-03-16 | Nippon Steel Corp | 発振回路 |
JPH11215024A (ja) * | 1998-01-26 | 1999-08-06 | Mitsubishi Electric Corp | 無線機用高周波電力増幅装置 |
JP2001127592A (ja) * | 1999-10-22 | 2001-05-11 | Seiko Epson Corp | 発振回路 |
JP2002033644A (ja) * | 2000-05-23 | 2002-01-31 | Samsung Electronics Co Ltd | マイクロパワーrc発振器 |
-
2011
- 2011-12-20 JP JP2011278523A patent/JP5738750B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174763A (ja) * | 1997-08-29 | 1999-03-16 | Nippon Steel Corp | 発振回路 |
JPH11215024A (ja) * | 1998-01-26 | 1999-08-06 | Mitsubishi Electric Corp | 無線機用高周波電力増幅装置 |
JP2001127592A (ja) * | 1999-10-22 | 2001-05-11 | Seiko Epson Corp | 発振回路 |
JP2002033644A (ja) * | 2000-05-23 | 2002-01-31 | Samsung Electronics Co Ltd | マイクロパワーrc発振器 |
Also Published As
Publication number | Publication date |
---|---|
JP5738750B2 (ja) | 2015-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI455478B (zh) | 靈活的低電流多相震盪器 | |
TW201244344A (en) | Device and method for a feedback control of switch capacitive regulator | |
US9154027B2 (en) | Dynamic load matching charge pump for reduced current consumption | |
JP5347748B2 (ja) | Dc/dcコンバータ及びdc/dcコンバータの制御方法 | |
KR102247121B1 (ko) | Dc/dc 컨버터 | |
CN112234957A (zh) | 一种具有负反馈调节功能的模拟振荡器电路 | |
US20210099162A1 (en) | Circuit and method for cyclic activation of an electronic function | |
JP2015012414A (ja) | 回路 | |
US9362922B2 (en) | Oscillator circuit and method for generating an oscillator signal | |
US8890629B2 (en) | Oscillator circuit with comparator | |
CN111033274B (zh) | 低功率低占空比开关电容器分压器 | |
US8421525B2 (en) | Semiconductor circuit device | |
JP5966503B2 (ja) | 昇降圧型dc−dcコンバータおよび携帯機器 | |
JP5738750B2 (ja) | 発振回路 | |
US7218538B2 (en) | Power source device | |
KR102108777B1 (ko) | 지연 회로, 발진 회로 및 반도체 장치 | |
TWI659617B (zh) | 弛緩震盪電路 | |
JP6788850B2 (ja) | コンパレータと、そのコンパレータを用いた発振器回路 | |
Das et al. | An output feedback-based start-up technique with automatic disabling for battery-less energy harvesters | |
CN107196606B (zh) | 一种振荡器 | |
CN112994659A (zh) | 弛豫振荡器和控制弛豫振荡器的方法 | |
JP5941244B2 (ja) | クロック発生回路、電源供給システム及びクロック信号の周波数変更方法 | |
JP5760784B2 (ja) | 電圧生成回路、半導体装置及び電圧生成回路の制御方法 | |
JP2015070464A (ja) | 発振回路 | |
JP2016171426A (ja) | 発振回路および発振方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150421 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5738750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |