TWI659617B - 弛緩震盪電路 - Google Patents
弛緩震盪電路 Download PDFInfo
- Publication number
- TWI659617B TWI659617B TW107145748A TW107145748A TWI659617B TW I659617 B TWI659617 B TW I659617B TW 107145748 A TW107145748 A TW 107145748A TW 107145748 A TW107145748 A TW 107145748A TW I659617 B TWI659617 B TW I659617B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- current
- switch
- signal
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本發明為一種弛緩震盪電路。弛緩震盪電路產生的震盪信號Osc之頻率f
Osc僅由弛緩震盪電路中被動元件的數值所決定。因此,震盪信號Osc的頻率f
Osc較不會受到半導體製程、電源電壓以及操作溫度(process、voltage、temperature,簡稱PVT)的變化所影響,更使得弛緩震盪電路可以提供準確且寬頻的震盪信號Osc。
Description
本發明是一種震盪器(oscillator),且特別是有關於一種弛緩震盪電路(relaxation oscillating circuit)。
一般來說,弛緩震盪電路中包括儲能元件,例如電容器或者電感器。弛緩震盪電路可週期性地控制儲能元件來儲存能量或者釋放能量,使得弛緩震盪電路的輸出信號波形改變。
舉例來說,弛緩震盪電路中包括RC電路。而週期性地對RC電路的電容器進行充電(charging)與放電(discharging)時,將使得電容器上的電壓週期性地變化。而根據電容器上的電壓變化,弛緩震盪電路即可產生時脈信號。
本發明係有關於一種弛緩震盪電路,包括:一電流鏡,具有一第一電流端輸出一第一電流,一第二電流端輸出一第二電流與一第三電流端輸出一第三電流;一運算放大器,具有一正極端、一負極端與一輸出端;一第一電晶體,具有一第一源/汲端連接至該電流鏡的該第一電流端,一第二源/汲端連接至該運算放大器的該負極端,與一閘極端連接至該運算放大器的該輸出端;一電阻,具有一第一端接至該運算放大器的該負極端,與一第二端連接至一接地端;一第一電容器,具有一第一端接至該運算放大器的該正極端,與一第二端連接至該接地端;一第一開關,具有一第一端連接至該電流鏡的該第二電流端,一第二端,與一控制端接收一第一開關控制信號;一第二電容器,具有一第一端連接至該第一開關的該第二端,與一第二端連接至該接地端;一第二開關,具有一第一端連接至該運算放大器的該正極端,一第二端連接至該第二電容器的該第一端,與一控制端接收一第二開關控制信號;一第三開關,具有一第一端連接至該第二電容器的該第一端,一第二端連接至該接地端,與一控制端接收一第三開關控制信號;一電流控制震盪器,具有一輸入端連接至該電流鏡的該第三電流端以接收該第三電流,一輸出端產生一震盪信號;一除頻器,接收該震盪信號並產生一除頻信號;以及一時序控制電路,接收該除頻信號並產生該第一開關控制信號、該第二開關控制信號與該第三開關控制信號。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式詳細說明如下:
請參照第1A圖,其所繪示為的弛緩震盪電路。弛緩震盪電路100包括電流鏡105,開關SW1~SW3,電容器C1、C2,電晶體M1,電阻R,運算放大器110,電流控制震盪器(current controlled oscillator,簡稱CCO)120,除頻器(frequency divider)140,時序控制器(timing controller)150以及緩衝器(buffer)130。
首先,電流鏡105的第一電流端可輸出第一電流I1,電流鏡105的第二電流端可輸出第二電流I2,電流鏡105的第三電流端可輸出第三電流I3。
電晶體 M1的第一源/汲端連接至電流鏡105的第一電流端以接收第一電流I1,電晶體M1的第二源/汲端連接至運算放大器110的負極端,電晶體M1的閘極端連接至運算放大器110的輸出端。電阻R的第一端接至運算放大器110的負極端,電阻R的第二端連接至接地端GND。電容器C1的第一端接至運算放大器110的正極端,電容器C1的第二端連接至接地端GND。
開關SW1的第一端連接至電流鏡105的第二電流端以接收第二電流I2,開關SW1的第二端連接至電容器C2的第一端,開關SW1的控制端接收開關控制信號Csw1。開關SW2的第一端連接至運算放大器110的正極端,開關SW2的第二端連接至電容器C2的第一端,開關SW2的控制端接收開關控制信號Csw2。開關SW3的第一端連接至電容器C2的第一端,開關SW3的第二端連接至接地端GND,開關SW3的控制端接收開關控制信號Csw3。電容器C2的第二端連接至接地端GND。
電流控制震盪器120的輸入端連接至電流鏡105的第三電流端以接收第三電流I3,電流控制震盪器120的輸出端產生震盪信號Osc。基本上,電流控制震盪器120根據第三電流I3的大小來控制該震盪信號Osc的頻率。舉例來說,當第三電流I3越大時,電流控制震盪器120產生之震盪信號Osc的頻率越高。
緩衝器130的輸入端連接至電流控制震盪器120的輸出端以接收震盪信號Osc,緩衝器130的輸出端產生時脈信號CK。其中,震盪信號Osc與時脈信號CK的頻率相同。
另外,除頻器140的輸入端連接至電流控制震盪器120的輸出端以接收震盪信號Osc,除頻器140的輸出端產生除頻信號Div。舉例來說,除頻器140根據一除數將震盪信號Osc的頻率除以該除數,並產生除頻信號Div。再者,時序控制電路150連接至除頻器140的輸出端,並產生三個開關控制信號Csw1、Csw2、Csw3用以控制對應的三個開關SW1~SW3。
電流鏡105包括電晶體M2~M4。電晶體M2的第一源/汲端連接至電源端Vcc,第二源/汲端作為電流鏡105的第一電流端,用以輸出第一電流I1。電晶體M3的第一源/汲端連接至電源端Vcc,第二源/汲端作為電流鏡105的第二電流端,用以輸出第二電流I2。電晶體M4的第一源/汲端連接至電源端Vcc,第二源/汲端作為電流鏡105的第三電流端,用以輸出第三電流I3。再者,電晶體M2的閘極端,電晶體M2的第二源/汲端,電晶體M3的閘極端與電晶體M4的閘極端相互連接。
根據本發明的實施例,設計電晶體M2~M4之間的尺寸(size),可以控制三個電流I1~I3之間的比例。亦即,設計電晶體M2~M4的尺寸,使得第一電流I1比例於第二電流I2,且第一電流I1比例於第三電流I3。
以下以除頻器140的除數為2,第一電流I1等於第二電流I2且第一電流I1等於第三電流I3為例來介紹弛緩震盪電路100於穩態(steady state)時的運作原理。
請參照第1B圖,其所繪示為本發明的弛緩震盪電路的相關信號示意圖。由於除頻器140的除數為2,所以震盪信號Osc以及時脈信號CK的頻率為除頻信號Div的2倍。
再者,時序控制器150更將除頻信號Div的一個週期區分為三個相位(phases)p1~p3。其中,於時間點t1至時間點t2之間為第一相位p1,時間點t2至時間點t3之間為第二相位p2,時間點t3至時間點t4之間為第三相位p3。
於第一相位p1時,時序控制器150產生的第一開關控制信號Csw1為高準位用以將第一開關SW1控制為關閉狀態(close state)。另外,於其他相位時,時序控制器150產生的第一開關控制信號Csw1為低準位用以將第一開關SW1控制為斷開狀態(open state)。再者,於第一相位p1時,由於第一開關SW1為關閉狀態,所以第二電流I2充電電容器C2。
於第二相位p2時,時序控制器150產生的第二開關控制信號Csw2為高準位用以將第二開關SW2控制為關閉狀態。另外,於其他相位時,時序控制器150產生的第二開關控制信號Csw2為低準位用以將第二開關SW2控制為斷開狀態。再者,於第二相位時,由於第二開關SW2為關閉狀態,所以電容器C2的電荷分享至電容器C1,使得電容器C1具有第一電壓Vfb。
於第三相位p3時,時序控制器150產生的第三開關控制信號Csw3為高準位用以將第三開關SW3控制為關閉狀態。另外,於其他相位時,時序控制器150產生的第三開關控制信號Csw3為低準位用以將第三開關SW3控制為斷開狀態。再者,於第三相位時,由於第三開關SW3為關閉狀態,使得電容器C3的電荷被放電至接地端GND。
明顯地,當弛緩震盪電路100於穩態時,第一電壓Vfb除以電阻R的電阻值即為第一電流 I1。因此,
。另外,由於
,其中T
Osc為震盪信號Osc的週期。
由於第一電流I1等於第二電流I2且第一電流I1等於第三電流I3,所以
。換言之,本發明弛緩震盪電路100所產生之震盪信號Osc的頻率f
Osc比例於時間常數(time constant)
。因此,控制電阻R的電阻值以及電容器C2的電容值即可以決定震盪信號Osc的頻率f
Osc。
由以上的說明可知本發明的優點在於提出一種弛緩震盪電路。弛緩震盪電路產生之震盪信號Osc的頻率f
Osc僅由被動元件(電阻R與電容器C1)的數值所決定。因此,震盪信號Osc的頻率f
Osc較不會受到半導體製程電源電壓以及操作溫度(process、voltage、temperature,簡稱PVT)的變化所影響,更使得弛緩震盪電路可以提供準確(accurate)且寬頻(wideband)的震盪信號Osc與時脈信號CK。
綜上所述,雖然本發明已以實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧弛緩震盪電路
105‧‧‧電流鏡
110‧‧‧運算放大器
120‧‧‧電流控制震盪器
130‧‧‧緩衝器
140‧‧‧除頻器
150‧‧‧時序控制器
第1A圖為本發明的弛緩震盪電路。 第1B圖為本發明的弛緩震盪電路的相關信號示意圖。
Claims (11)
- 一種弛緩震盪電路,包括: 一電流鏡,具有一第一電流端輸出一第一電流,一第二電流端輸出一第二電流與一第三電流端輸出一第三電流; 一運算放大器,具有一正極端、一負極端與一輸出端; 一第一電晶體,具有一第一源/汲端連接至該電流鏡的該第一電流端,一第二源/汲端連接至該運算放大器的該負極端,與一閘極端連接至該運算放大器的該輸出端; 一電阻,具有一第一端接至該運算放大器的該負極端,與一第二端連接至一接地端; 一第一電容器,具有一第一端接至該運算放大器的該正極端,與一第二端連接至該接地端; 一第一開關,具有一第一端連接至該電流鏡的該第二電流端,一第二端,與一控制端接收一第一開關控制信號; 一第二電容器,具有一第一端連接至該第一開關的該第二端,與一第二端連接至該接地端; 一第二開關,具有一第一端連接至該運算放大器的該正極端,一第二端連接至該第二電容器的該第一端,與一控制端接收一第二開關控制信號; 一第三開關,具有一第一端連接至該第二電容器的該第一端,一第二端連接至該接地端,與一控制端接收一第三開關控制信號; 一電流控制震盪器,具有一輸入端連接至該電流鏡的該第三電流端以接收該第三電流,一輸出端產生一震盪信號; 一除頻器,接收該震盪信號並產生一除頻信號;以及 一時序控制電路,接收該除頻信號並產生該第一開關控制信號、該第二開關控制信號與該第三開關控制信號。
- 如申請專利範圍第1項所述之弛緩震盪電路,更包括:一緩衝器具有一輸入端連接至該電流控制震盪器的該輸出端以該接收該震盪信號,並於該緩衝器的一輸出端產生一時脈信號。
- 如申請專利範圍第1項所述之弛緩震盪電路,其中該電流鏡包括: 一第二電晶體,具有一閘極端,一第一源/汲端連接至一電源端,一第二源/汲端作為該電流鏡的該第一電流端; 一第三電晶體,具有一閘極端,一第一源/汲端連接至該電源端,一第二源/汲端作為該電流鏡的該第二電流端;以及 一第四電晶體,具有一閘極端,一第一源/汲端連接至該電源端,一第二源/汲端作為該電流鏡的該第三電流端; 其中,該第二電晶體的該閘極端,該第二電晶體的該第二源/汲端,該第三電晶體的該閘極端與該第四電晶體的該閘極端相互連接。
- 如申請專利範圍第1項所述之弛緩震盪電路,其中該第一電流比例於該第二電流,且該第一電流比例於該第三電流。
- 如申請專利範圍第1項所述之弛緩震盪電路,其中該除頻器根據一除數將該震盪信號的頻率除以該除數,並產生該除頻信號。
- 如申請專利範圍第1項所述之弛緩震盪電路,其中該電流控制震盪器根據該第三電流的大小來控制該震盪信號的頻率。
- 如申請專利範圍第1項所述之弛緩震盪電路,其中一時序控制器將該除頻信號的一個週期區分為一第一相位、一第二相位與一第三相位;於該第一相位時,產生該第一開關控制信號將該第一開關控制為一關閉狀態;於該第二相位時,產生該第二開關控制信號將該第二開關控制為該關閉狀態;且於該第三相位時,產生該第三開關控制信號將該第三開關控制為該關閉狀態。
- 如申請專利範圍第7項所述之弛緩震盪電路,其中於該第一相位時,該第二電流充電該第二電容器。
- 如申請專利範圍第8項所述之弛緩震盪電路,其中於該第二相位時,該第二電容器的電荷分享至該第一電容器,使得該第一電容器具有一第一電壓。
- 如申請專利範圍第9項所述之弛緩震盪電路,其中於該第三相位時,該第二電容器的電荷被放電至該接地端。
- 如申請專利範圍第9項所述之弛緩震盪電路,其中於該第一電流等於該第一電壓除以該電阻的一電阻值。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
??201811314534.6 | 2018-11-06 | ||
CN201811314534.6 | 2018-11-06 | ||
CN201811314534.6A CN111147048B (zh) | 2018-11-06 | 2018-11-06 | 弛缓震荡电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI659617B true TWI659617B (zh) | 2019-05-11 |
TW202019089A TW202019089A (zh) | 2020-05-16 |
Family
ID=67348143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107145748A TWI659617B (zh) | 2018-11-06 | 2018-12-18 | 弛緩震盪電路 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN111147048B (zh) |
TW (1) | TWI659617B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111682865B (zh) * | 2020-08-11 | 2020-11-24 | 灵矽微电子(深圳)有限责任公司 | 张弛振荡器及片上芯片 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5638029A (en) * | 1995-06-07 | 1997-06-10 | American Microsystems | Circuit for externally overdriving an internal clock |
US20100164638A1 (en) * | 2008-12-31 | 2010-07-01 | Stmicroelectronics, Inc. | Method and circuit for cancelling out comparator-delay in the relaxation oscillator |
TW201208249A (en) * | 2010-08-04 | 2012-02-16 | Elan Microelectronics Corp | Low power relaxation oscillator |
US8643443B1 (en) * | 2012-07-24 | 2014-02-04 | Freescale Semiconductor, Inc | Comparator and relaxation oscillator employing same |
US20140062596A1 (en) * | 2012-08-29 | 2014-03-06 | Analog Devices Technology | Chopped oscillator |
US20160105187A1 (en) * | 2014-10-09 | 2016-04-14 | Texas Instruments Incorporated | Fll oscillator/clock with an fll control loop including a switched capacitor resistive divider |
CN108092646A (zh) * | 2016-11-22 | 2018-05-29 | 亚德诺半导体集团 | 具有超调误差积分的弛张振荡器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1053596A1 (en) * | 1998-12-04 | 2000-11-22 | Microchip Technology Incorporated | A precision relaxation oscillator with temperature compensation and various operating modes |
TWI385926B (zh) * | 2008-05-15 | 2013-02-11 | Realtek Semiconductor Corp | 時脈產生器 |
US9344070B2 (en) * | 2014-01-27 | 2016-05-17 | Texas Instruments Incorporated | Relaxation oscillator with low drift and native offset cancellation |
US9515667B2 (en) * | 2014-12-31 | 2016-12-06 | Texas Instruments Incorporated | Oscillator with frequency control loop |
US9503058B1 (en) * | 2015-02-24 | 2016-11-22 | Xilinx, Inc. | Relaxation oscillator |
-
2018
- 2018-11-06 CN CN201811314534.6A patent/CN111147048B/zh active Active
- 2018-12-18 TW TW107145748A patent/TWI659617B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5638029A (en) * | 1995-06-07 | 1997-06-10 | American Microsystems | Circuit for externally overdriving an internal clock |
US20100164638A1 (en) * | 2008-12-31 | 2010-07-01 | Stmicroelectronics, Inc. | Method and circuit for cancelling out comparator-delay in the relaxation oscillator |
TW201208249A (en) * | 2010-08-04 | 2012-02-16 | Elan Microelectronics Corp | Low power relaxation oscillator |
US8643443B1 (en) * | 2012-07-24 | 2014-02-04 | Freescale Semiconductor, Inc | Comparator and relaxation oscillator employing same |
US20140062596A1 (en) * | 2012-08-29 | 2014-03-06 | Analog Devices Technology | Chopped oscillator |
US9054690B2 (en) * | 2012-08-29 | 2015-06-09 | Analog Devices Global | Chopped oscillator |
US20160105187A1 (en) * | 2014-10-09 | 2016-04-14 | Texas Instruments Incorporated | Fll oscillator/clock with an fll control loop including a switched capacitor resistive divider |
CN108092646A (zh) * | 2016-11-22 | 2018-05-29 | 亚德诺半导体集团 | 具有超调误差积分的弛张振荡器 |
Non-Patent Citations (2)
Title |
---|
1992年7月31日公開文件_M.P. Flynn ; S.U. Lidholm"A 1.2- mu m CMOS current-controlled oscillator" IEEE Journal of Solid-State Circuits |
年7月31日公開文件_M.P. Flynn ; S.U. Lidholm"A 1.2- mu m CMOS current-controlled oscillator" IEEE Journal of Solid-State Circuits * |
Also Published As
Publication number | Publication date |
---|---|
TW202019089A (zh) | 2020-05-16 |
CN111147048A (zh) | 2020-05-12 |
CN111147048B (zh) | 2023-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8212599B2 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
US20150194929A1 (en) | Oscillation circuit and semiconductor integrated circuit including the same | |
US7180342B1 (en) | Frequency doubler circuit with trimmable current control | |
JP4539977B2 (ja) | 容量性チャージ・ポンプ | |
TWI528127B (zh) | Regulator control method | |
TW202029640A (zh) | 二倍頻裝置及方法 | |
JP2015095860A5 (zh) | ||
TWI659617B (zh) | 弛緩震盪電路 | |
CN111033274B (zh) | 低功率低占空比开关电容器分压器 | |
JP2016072870A (ja) | 発振回路 | |
TWI690141B (zh) | 電荷泵和鎖相環 | |
JP6788850B2 (ja) | コンパレータと、そのコンパレータを用いた発振器回路 | |
JP2005176570A (ja) | Dc−dcコンバータ | |
JP6786968B2 (ja) | コンパレータを用いた発振器回路 | |
TW201524126A (zh) | 延遲電路、振盪電路及半導體裝置 | |
TWI678072B (zh) | 振盪電路裝置 | |
JP6272643B2 (ja) | 周波数を記憶する装置ならびに周波数を記憶しおよび読み出すための方法 | |
CN111628767B (zh) | 初始控制电压产生电路 | |
TWI616060B (zh) | 時脈信號產生裝置及其時脈信號產生方法 | |
JP5738750B2 (ja) | 発振回路 | |
JP2016171426A (ja) | 発振回路および発振方法 | |
JP2015070464A (ja) | 発振回路 | |
JP2015023409A (ja) | 容量制御回路、半導体装置及び容量制御方法 | |
JP2009284428A (ja) | 位相同期ループ回路の制御方法及び位相同期ループ回路 | |
JP2007059982A (ja) | ミラー容量回路 |