TW202019089A - 弛緩震盪電路 - Google Patents

弛緩震盪電路 Download PDF

Info

Publication number
TW202019089A
TW202019089A TW107145748A TW107145748A TW202019089A TW 202019089 A TW202019089 A TW 202019089A TW 107145748 A TW107145748 A TW 107145748A TW 107145748 A TW107145748 A TW 107145748A TW 202019089 A TW202019089 A TW 202019089A
Authority
TW
Taiwan
Prior art keywords
terminal
current
switch
signal
capacitor
Prior art date
Application number
TW107145748A
Other languages
English (en)
Other versions
TWI659617B (zh
Inventor
萬前方
吳洪天
張曉敏
史義順
Original Assignee
大陸商智原微電子（蘇州）有限公司
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商智原微電子（蘇州）有限公司, 智原科技股份有限公司 filed Critical 大陸商智原微電子（蘇州）有限公司
Application granted granted Critical
Publication of TWI659617B publication Critical patent/TWI659617B/zh
Publication of TW202019089A publication Critical patent/TW202019089A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本發明為一種弛緩震盪電路。弛緩震盪電路產生的震盪信號Osc之頻率fOsc 僅由弛緩震盪電路中被動元件的數值所決定。因此，震盪信號Osc的頻率fOsc 較不會受到半導體製程、電源電壓以及操作溫度(process、voltage、temperature，簡稱PVT)的變化所影響，更使得弛緩震盪電路可以提供準確且寬頻的震盪信號Osc。

Description

弛緩震盪電路
本發明是一種震盪器(oscillator)，且特別是有關於一種弛緩震盪電路(relaxation oscillating circuit)。
一般來說，弛緩震盪電路中包括儲能元件，例如電容器或者電感器。弛緩震盪電路可週期性地控制儲能元件來儲存能量或者釋放能量，使得弛緩震盪電路的輸出信號波形改變。
舉例來說，弛緩震盪電路中包括RC電路。而週期性地對RC電路的電容器進行充電(charging)與放電(discharging)時，將使得電容器上的電壓週期性地變化。而根據電容器上的電壓變化，弛緩震盪電路即可產生時脈信號。
本發明係有關於一種弛緩震盪電路，包括：一電流鏡，具有一第一電流端輸出一第一電流，一第二電流端輸出一第二電流與一第三電流端輸出一第三電流；一運算放大器，具有一正極端、一負極端與一輸出端；一第一電晶體，具有一第一源/汲端連接至該電流鏡的該第一電流端，一第二源/汲端連接至該運算放大器的該負極端，與一閘極端連接至該運算放大器的該輸出端；一電阻，具有一第一端接至該運算放大器的該負極端，與一第二端連接至一接地端；一第一電容器，具有一第一端接至該運算放大器的該正極端，與一第二端連接至該接地端；一第一開關，具有一第一端連接至該電流鏡的該第二電流端，一第二端，與一控制端接收一第一開關控制信號；一第二電容器，具有一第一端連接至該第一開關的該第二端，與一第二端連接至該接地端；一第二開關，具有一第一端連接至該運算放大器的該正極端，一第二端連接至該第二電容器的該第一端，與一控制端接收一第二開關控制信號；一第三開關，具有一第一端連接至該第二電容器的該第一端，一第二端連接至該接地端，與一控制端接收一第三開關控制信號；一電流控制震盪器，具有一輸入端連接至該電流鏡的該第三電流端以接收該第三電流，一輸出端產生一震盪信號；一除頻器，接收該震盪信號並產生一除頻信號；以及一時序控制電路，接收該除頻信號並產生該第一開關控制信號、該第二開關控制信號與該第三開關控制信號。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
請參照第1A圖，其所繪示為的弛緩震盪電路。弛緩震盪電路100包括電流鏡105，開關SW1~SW3，電容器C1、C2，電晶體M1，電阻R，運算放大器110，電流控制震盪器(current controlled oscillator，簡稱CCO)120，除頻器(frequency divider)140，時序控制器(timing controller)150以及緩衝器(buffer)130。
首先，電流鏡105的第一電流端可輸出第一電流I1，電流鏡105的第二電流端可輸出第二電流I2，電流鏡105的第三電流端可輸出第三電流I3。
電晶體 M1的第一源/汲端連接至電流鏡105的第一電流端以接收第一電流I1，電晶體M1的第二源/汲端連接至運算放大器110的負極端，電晶體M1的閘極端連接至運算放大器110的輸出端。電阻R的第一端接至運算放大器110的負極端，電阻R的第二端連接至接地端GND。電容器C1的第一端接至運算放大器110的正極端，電容器C1的第二端連接至接地端GND。
開關SW1的第一端連接至電流鏡105的第二電流端以接收第二電流I2，開關SW1的第二端連接至電容器C2的第一端，開關SW1的控制端接收開關控制信號Csw1。開關SW2的第一端連接至運算放大器110的正極端，開關SW2的第二端連接至電容器C2的第一端，開關SW2的控制端接收開關控制信號Csw2。開關SW3的第一端連接至電容器C2的第一端，開關SW3的第二端連接至接地端GND，開關SW3的控制端接收開關控制信號Csw3。電容器C2的第二端連接至接地端GND。
電流控制震盪器120的輸入端連接至電流鏡105的第三電流端以接收第三電流I3，電流控制震盪器120的輸出端產生震盪信號Osc。基本上，電流控制震盪器120根據第三電流I3的大小來控制該震盪信號Osc的頻率。舉例來說，當第三電流I3越大時，電流控制震盪器120產生之震盪信號Osc的頻率越高。
緩衝器130的輸入端連接至電流控制震盪器120的輸出端以接收震盪信號Osc，緩衝器130的輸出端產生時脈信號CK。其中，震盪信號Osc與時脈信號CK的頻率相同。
另外，除頻器140的輸入端連接至電流控制震盪器120的輸出端以接收震盪信號Osc，除頻器140的輸出端產生除頻信號Div。舉例來說，除頻器140根據一除數將震盪信號Osc的頻率除以該除數，並產生除頻信號Div。再者，時序控制電路150連接至除頻器140的輸出端，並產生三個開關控制信號Csw1、Csw2、Csw3用以控制對應的三個開關SW1~SW3。
電流鏡105包括電晶體M2~M4。電晶體M2的第一源/汲端連接至電源端Vcc，第二源/汲端作為電流鏡105的第一電流端，用以輸出第一電流I1。電晶體M3的第一源/汲端連接至電源端Vcc，第二源/汲端作為電流鏡105的第二電流端，用以輸出第二電流I2。電晶體M4的第一源/汲端連接至電源端Vcc，第二源/汲端作為電流鏡105的第三電流端，用以輸出第三電流I3。再者，電晶體M2的閘極端，電晶體M2的第二源/汲端，電晶體M3的閘極端與電晶體M4的閘極端相互連接。
根據本發明的實施例，設計電晶體M2~M4之間的尺寸(size)，可以控制三個電流I1~I3之間的比例。亦即，設計電晶體M2~M4的尺寸，使得第一電流I1比例於第二電流I2，且第一電流I1比例於第三電流I3。
以下以除頻器140的除數為2，第一電流I1等於第二電流I2且第一電流I1等於第三電流I3為例來介紹弛緩震盪電路100於穩態(steady state)時的運作原理。
請參照第1B圖，其所繪示為本發明的弛緩震盪電路的相關信號示意圖。由於除頻器140的除數為2，所以震盪信號Osc以及時脈信號CK的頻率為除頻信號Div的2倍。
再者，時序控制器150更將除頻信號Div的一個週期區分為三個相位(phases)p1~p3。其中，於時間點t1至時間點t2之間為第一相位p1，時間點t2至時間點t3之間為第二相位p2，時間點t3至時間點t4之間為第三相位p3。
於第一相位p1時，時序控制器150產生的第一開關控制信號Csw1為高準位用以將第一開關SW1控制為關閉狀態(close state)。另外，於其他相位時，時序控制器150產生的第一開關控制信號Csw1為低準位用以將第一開關SW1控制為斷開狀態(open state)。再者，於第一相位p1時，由於第一開關SW1為關閉狀態，所以第二電流I2充電電容器C2。
於第二相位p2時，時序控制器150產生的第二開關控制信號Csw2為高準位用以將第二開關SW2控制為關閉狀態。另外，於其他相位時，時序控制器150產生的第二開關控制信號Csw2為低準位用以將第二開關SW2控制為斷開狀態。再者，於第二相位時，由於第二開關SW2為關閉狀態，所以電容器C2的電荷分享至電容器C1，使得電容器C1具有第一電壓Vfb。
於第三相位p3時，時序控制器150產生的第三開關控制信號Csw3為高準位用以將第三開關SW3控制為關閉狀態。另外，於其他相位時，時序控制器150產生的第三開關控制信號Csw3為低準位用以將第三開關SW3控制為斷開狀態。再者，於第三相位時，由於第三開關SW3為關閉狀態，使得電容器C3的電荷被放電至接地端GND。
明顯地，當弛緩震盪電路100於穩態時，第一電壓Vfb除以電阻R的電阻值即為第一電流 I1。因此，
Figure 02_image001
。另外，由於
Figure 02_image003
，其中TOsc 為震盪信號Osc的週期。
由於第一電流I1等於第二電流I2且第一電流I1等於第三電流I3，所以
Figure 02_image005
。換言之，本發明弛緩震盪電路100所產生之震盪信號Osc的頻率fOsc 比例於時間常數(time constant)
Figure 02_image007
。因此，控制電阻R的電阻值以及電容器C2的電容值即可以決定震盪信號Osc的頻率fOsc 。
由以上的說明可知本發明的優點在於提出一種弛緩震盪電路。弛緩震盪電路產生之震盪信號Osc的頻率fOsc 僅由被動元件(電阻R與電容器C1)的數值所決定。因此，震盪信號Osc的頻率fOsc 較不會受到半導體製程電源電壓以及操作溫度(process、voltage、temperature，簡稱PVT)的變化所影響，更使得弛緩震盪電路可以提供準確(accurate)且寬頻(wideband)的震盪信號Osc與時脈信號CK。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:弛緩震盪電路105:電流鏡110:運算放大器120:電流控制震盪器130:緩衝器140:除頻器150:時序控制器
第1A圖為本發明的弛緩震盪電路。 第1B圖為本發明的弛緩震盪電路的相關信號示意圖。
100:弛緩震盪電路
105:電流鏡
110:運算放大器
120:電流控制震盪器
130:緩衝器
140:除頻器
150:時序控制器

Claims (11)

  1. 一種弛緩震盪電路，包括：     一電流鏡，具有一第一電流端輸出一第一電流，一第二電流端輸出一第二電流與一第三電流端輸出一第三電流；     一運算放大器，具有一正極端、一負極端與一輸出端；     一第一電晶體，具有一第一源/汲端連接至該電流鏡的該第一電流端，一第二源/汲端連接至該運算放大器的該負極端，與一閘極端連接至該運算放大器的該輸出端；     一電阻，具有一第一端接至該運算放大器的該負極端，與一第二端連接至一接地端；     一第一電容器，具有一第一端接至該運算放大器的該正極端，與一第二端連接至該接地端；     一第一開關，具有一第一端連接至該電流鏡的該第二電流端，一第二端，與一控制端接收一第一開關控制信號；     一第二電容器，具有一第一端連接至該第一開關的該第二端，與一第二端連接至該接地端；     一第二開關，具有一第一端連接至該運算放大器的該正極端，一第二端連接至該第二電容器的該第一端，與一控制端接收一第二開關控制信號；     一第三開關，具有一第一端連接至該第二電容器的該第一端，一第二端連接至該接地端，與一控制端接收一第三開關控制信號；     一電流控制震盪器，具有一輸入端連接至該電流鏡的該第三電流端以接收該第三電流，一輸出端產生一震盪信號；     一除頻器，接收該震盪信號並產生一除頻信號；以及     一時序控制電路，接收該除頻信號並產生該第一開關控制信號、該第二開關控制信號與該第三開關控制信號。
  2. 如申請專利範圍第1項所述之弛緩震盪電路，更包括：一緩衝器具有一輸入端連接至該電流控制震盪器的該輸出端以該接收該震盪信號，並於該緩衝器的一輸出端產生一時脈信號。
  3. 如申請專利範圍第1項所述之弛緩震盪電路，其中該電流鏡包括：     一第二電晶體，具有一閘極端，一第一源/汲端連接至一電源端，一第二源/汲端作為該電流鏡的該第一電流端；     一第三電晶體，具有一閘極端，一第一源/汲端連接至該電源端，一第二源/汲端作為該電流鏡的該第二電流端；以及     一第四電晶體，具有一閘極端，一第一源/汲端連接至該電源端，一第二源/汲端作為該電流鏡的該第三電流端；     其中，該第二電晶體的該閘極端，該第二電晶體的該第二源/汲端，該第三電晶體的該閘極端與該第四電晶體的該閘極端相互連接。
  4. 如申請專利範圍第1項所述之弛緩震盪電路，其中該第一電流比例於該第二電流，且該第一電流比例於該第三電流。
  5. 如申請專利範圍第1項所述之弛緩震盪電路，其中該除頻器根據一除數將該震盪信號的頻率除以該除數，並產生該除頻信號。
  6. 如申請專利範圍第1項所述之弛緩震盪電路，其中該電流控制震盪器根據該第三電流的大小來控制該震盪信號的頻率。
  7. 如申請專利範圍第1項所述之弛緩震盪電路，其中一時序控制器將該除頻信號的一個週期區分為一第一相位、一第二相位與一第三相位；於該第一相位時，產生該第一開關控制信號將該第一開關控制為一關閉狀態；於該第二相位時，產生該第二開關控制信號將該第二開關控制為該關閉狀態；且於該第三相位時，產生該第三開關控制信號將該第三開關控制為該關閉狀態。
  8. 如申請專利範圍第7項所述之弛緩震盪電路，其中於該第一相位時，該第二電流充電該第二電容器。
  9. 如申請專利範圍第8項所述之弛緩震盪電路，其中於該第二相位時，該第二電容器的電荷分享至該第一電容器，使得該第一電容器具有一第一電壓。
  10. 如申請專利範圍第9項所述之弛緩震盪電路，其中於該第三相位時，該第二電容器的電荷被放電至該接地端。
  11. 如申請專利範圍第9項所述之弛緩震盪電路，其中於該第一電流等於該第一電壓除以該電阻的一電阻值。
TW107145748A 2018-11-06 2018-12-18 弛緩震盪電路 TWI659617B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201811314534.6A CN111147048B (zh) 2018-11-06 2018-11-06 弛缓震荡电路
CN201811314534.6 2018-11-06
??201811314534.6 2018-11-06

Publications (2)

Publication Number Publication Date
TWI659617B TWI659617B (zh) 2019-05-11
TW202019089A true TW202019089A (zh) 2020-05-16

Family

ID=67348143

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107145748A TWI659617B (zh) 2018-11-06 2018-12-18 弛緩震盪電路

Country Status (2)

Country Link
CN (1) CN111147048B (zh)
TW (1) TWI659617B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111682865B (zh) * 2020-08-11 2020-11-24 灵矽微电子(深圳)有限责任公司 张弛振荡器及片上芯片

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638029A (en) * 1995-06-07 1997-06-10 American Microsystems Circuit for externally overdriving an internal clock
EP1053596A1 (en) * 1998-12-04 2000-11-22 Microchip Technology Incorporated A precision relaxation oscillator with temperature compensation and various operating modes
TWI385926B (zh) * 2008-05-15 2013-02-11 Realtek Semiconductor Corp 時脈產生器
US8054141B2 (en) * 2008-12-31 2011-11-08 Stmicroelectronics, Inc. Method and circuit for cancelling out comparator-delay in the relaxation oscillator
TWI399915B (zh) * 2010-08-04 2013-06-21 Elan Microelectronics Corp Low-power relaxation-type oscillator
CN103580655B (zh) * 2012-07-24 2017-05-17 飞思卡尔半导体公司 比较器和采用比较器的张弛振荡器
US9054690B2 (en) * 2012-08-29 2015-06-09 Analog Devices Global Chopped oscillator
US9344070B2 (en) * 2014-01-27 2016-05-17 Texas Instruments Incorporated Relaxation oscillator with low drift and native offset cancellation
US9455721B2 (en) * 2014-10-09 2016-09-27 Texas Instruments Incorporated FLL oscillator/clock with an FLL control loop including a switched capacitor resistive divider
US9515667B2 (en) * 2014-12-31 2016-12-06 Texas Instruments Incorporated Oscillator with frequency control loop
US9503058B1 (en) * 2015-02-24 2016-11-22 Xilinx, Inc. Relaxation oscillator
US10461724B2 (en) * 2016-11-22 2019-10-29 Analog Devices Global Relaxation oscillator with overshoot error integration

Also Published As

Publication number Publication date
TWI659617B (zh) 2019-05-11
CN111147048B (zh) 2023-08-18
CN111147048A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
US8212599B2 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
US7180342B1 (en) Frequency doubler circuit with trimmable current control
JP3872405B2 (ja) 出力バッファ回路及びこれを備える半導体装置
CN104579254B (zh) 一种张弛振荡器
US20140327486A1 (en) RC Oscillator
CN105743493B (zh) 具有频率控制环路的振荡器
JP2015095860A5 (zh)
JP2014075744A (ja) 発振回路
US8188777B2 (en) Charge pump circuit and PLL circuit using the same
JPH11317647A (ja) 発振器
CN111033274B (zh) 低功率低占空比开关电容器分压器
CN113285670B (zh) 低频偏rc振荡器
TW202019089A (zh) 弛緩震盪電路
US8334715B1 (en) Method to achieve constant slew rate (over process corners) for an output buffer
WO2024051178A1 (zh) 振荡器电路
JP6349097B2 (ja) 入力信号増幅器
JP2016054400A (ja) 水晶発振回路及び電子時計
US6407596B1 (en) Apparatus and method for a clock period subdivider
JP6768617B2 (ja) チャージポンプ回路
JP5338148B2 (ja) 半導体集積回路、温度変化検出方法
JP2015073246A (ja) 発振回路
TW201524126A (zh) 延遲電路、振盪電路及半導體裝置
TWI678072B (zh) 振盪電路裝置
JP3304926B2 (ja) 電圧補正発振装置及び発振周波数の制御方法
JP4852969B2 (ja) 発振回路