CN111147048A - 弛缓震荡电路 - Google Patents

弛缓震荡电路 Download PDF

Info

Publication number
CN111147048A
CN111147048A CN201811314534.6A CN201811314534A CN111147048A CN 111147048 A CN111147048 A CN 111147048A CN 201811314534 A CN201811314534 A CN 201811314534A CN 111147048 A CN111147048 A CN 111147048A
Authority
CN
China
Prior art keywords
terminal
current
switch
signal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811314534.6A
Other languages
English (en)
Other versions
CN111147048B (zh
Inventor
万前方
吴洪天
张晓敏
史义顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faraday Micro Electronics Suzhou Co ltd
Faraday Technology Corp
Original Assignee
Faraday Micro Electronics Suzhou Co ltd
Faraday Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Micro Electronics Suzhou Co ltd, Faraday Technology Corp filed Critical Faraday Micro Electronics Suzhou Co ltd
Priority to CN201811314534.6A priority Critical patent/CN111147048B/zh
Priority to TW107145748A priority patent/TWI659617B/zh
Publication of CN111147048A publication Critical patent/CN111147048A/zh
Application granted granted Critical
Publication of CN111147048B publication Critical patent/CN111147048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明为一种弛缓震荡电路。弛缓震荡电路产生的震荡信号Osc的频率fOsc仅由弛缓震荡电路中无源元件的数值所决定。因此，震荡信号Osc的频率fOsc较不会受到半导体制程、电源电压以及操作温度(process、voltage、temperature，简称PVT)的变化所影响，更使得弛缓震荡电路可以提供准确且宽频的震荡信号Osc。

Description

弛缓震荡电路
技术领域
本发明涉及一种震荡器(oscillator)，且特别涉及一种弛缓震荡电路(relaxation oscillating circuit)。
背景技术
一般来说，弛缓震荡电路中包括储能元件，例如电容器或者电感器。弛缓震荡电路可周期性地控制储能元件来存储能量或者释放能量，使得弛缓震荡电路的输出信号波形改变。
举例来说，弛缓震荡电路中包括RC电路。而周期性地对RC电路的电容器进行充电(charging)与放电(discharging)时，将使得电容器上的电压周期性地变化。而根据电容器上的电压变化，弛缓震荡电路即可产生时脉信号。
发明内容
本发明涉及一种弛缓震荡电路，包括：一电流镜，具有一第一电流端输出一第一电流，一第二电流端输出一第二电流与一第三电流端输出一第三电流；一运算放大器，具有一正极端、一负极端与一输出端；一第一晶体管，具有一第一源/汲端连接至该电流镜的该第一电流端，一第二源/汲端连接至该运算放大器的该负极端，与一栅极端连接至该运算放大器的该输出端；一电阻，具有一第一端接至该运算放大器的该负极端，与一第二端连接至一接地端；一第一电容器，具有一第一端接至该运算放大器的该正极端，与一第二端连接至该接地端；一第一开关，具有一第一端连接至该电流镜的该第二电流端，一第二端，与一控制端接收一第一开关控制信号；一第二电容器，具有一第一端连接至该第一开关的该第二端，与一第二端连接至该接地端；一第二开关，具有一第一端连接至该运算放大器的该正极端，一第二端连接至该第二电容器的该第一端，与一控制端接收一第二开关控制信号；一第三开关，具有一第一端连接至该第二电容器的该第一端，一第二端连接至该接地端，与一控制端接收一第三开关控制信号；一电流控制震荡器，具有一输入端连接至该电流镜的该第三电流端以接收该第三电流，一输出端产生一震荡信号；一除频器，接收该震荡信号并产生一除频信号；以及一时序控制电路，接收该除频信号并产生该第一开关控制信号、该第二开关控制信号与该第三开关控制信号。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合说明书附图详细说明如下：
附图说明
图1A为本发明的弛缓震荡电路。
图1B为本发明的弛缓震荡电路的相关信号示意图。
100：弛缓震荡电路
105：电流镜
110：运算放大器
120：电流控制震荡器
130：缓冲器
140：除频器
150：时序控制器
具体实施方式
请参照图1A，其所示出为的弛缓震荡电路。弛缓震荡电路100包括电流镜105，开关SW1～SW3，电容器C1、C2，晶体管M1，电阻R，运算放大器110，电流控制震荡器(currentcontrolled oscillator，简称CCO)120，除频器(frequency divider)140，时序控制器(timing controller)150以及缓冲器(buffer)130。
首先，电流镜105的第一电流端可输出第一电流I1，电流镜105的第二电流端可输出第二电流I2，电流镜105的第三电流端可输出第三电流I3。
晶体管M1的第一源/汲端连接至电流镜105的第一电流端以接收第一电流I1，晶体管M1的第二源/汲端连接至运算放大器110的负极端，晶体管M1的栅极端连接至运算放大器110的输出端。电阻R的第一端接至运算放大器110的负极端，电阻R的第二端连接至接地端GND。电容器C1的第一端接至运算放大器110的正极端，电容器C1的第二端连接至接地端GND。
开关SW1的第一端连接至电流镜105的第二电流端以接收第二电流I2，开关SW1的第二端连接至电容器C2的第一端，开关SW1的控制端接收开关控制信号Csw1。开关SW2的第一端连接至运算放大器110的正极端，开关SW2的第二端连接至电容器C2的第一端，开关SW2的控制端接收开关控制信号Csw2。开关SW3的第一端连接至电容器C2的第一端，开关SW3的第二端连接至接地端GND，开关SW3的控制端接收开关控制信号Csw3。电容器C2的第二端连接至接地端GND。
电流控制震荡器120的输入端连接至电流镜105的第三电流端以接收第三电流I3，电流控制震荡器120的输出端产生震荡信号Osc。基本上，电流控制震荡器120根据第三电流I3的大小来控制该震荡信号Osc的频率。举例来说，当第三电流I3越大时，电流控制震荡器120产生的震荡信号Osc的频率越高。
缓冲器130的输入端连接至电流控制震荡器120的输出端以接收震荡信号Osc，缓冲器130的输出端产生时脉信号CK。其中，震荡信号Osc与时脉信号CK的频率相同。
另外，除频器140的输入端连接至电流控制震荡器120的输出端以接收震荡信号Osc，除频器140的输出端产生除频信号Div。举例来说，除频器140根据一除数将震荡信号Osc的频率除以该除数，并产生除频信号Div。再者，时序控制电路150连接至除频器140的输出端，并产生三个开关控制信号Csw1、Csw2、Csw3用以控制对应的三个开关SW1～SW3。
电流镜105包括晶体管M2～M4。晶体管M2的第一源/汲端连接至电源端Vcc，第二源/汲端作为电流镜105的第一电流端，用以输出第一电流I1。晶体管M3的第一源/汲端连接至电源端Vcc，第二源/汲端作为电流镜105的第二电流端，用以输出第二电流I2。晶体管M4的第一源/汲端连接至电源端Vcc，第二源/汲端作为电流镜105的第三电流端，用以输出第三电流I3。再者，晶体管M2的栅极端，晶体管M2的第二源/汲端，晶体管M3的栅极端与晶体管M4的栅极端相互连接。
根据本发明的实施例，设计晶体管M2～M4之间的尺寸(size)，可以控制三个电流I1～I3之间的比例。亦即，设计晶体管M2～M4的尺寸，使得第一电流I1比例于第二电流I2，且第一电流I1比例于第三电流I3。
以下以除频器140的除数为2，第一电流I1等于第二电流I2且第一电流I1等于第三电流I3为例来介绍弛缓震荡电路100于稳态(steady state)时的运行原理。
请参照图1B，其所示出为本发明的弛缓震荡电路的相关信号示意图。由于除频器140的除数为2，所以震荡信号Osc以及时脉信号CK的频率为除频信号Div的2倍。
再者，时序控制器150还将除频信号Div的一个周期区分为三个相位(phases)p1～p3。其中，于时间点t1至时间点t2之间为第一相位p1，时间点t2至时间点t3之间为第二相位p2，时间点t3至时间点t4之间为第三相位p3。
于第一相位p1时，时序控制器150产生的第一开关控制信号Csw1为高电平用以将第一开关SW1控制为关闭状态(close state)。另外，于其他相位时，时序控制器150产生的第一开关控制信号Csw1为低电平用以将第一开关SW1控制为断开状态(open state)。再者，于第一相位p1时，由于第一开关SW1为关闭状态，所以第二电流I2充电电容器C2。
于第二相位p2时，时序控制器150产生的第二开关控制信号Csw2为高电平用以将第二开关SW2控制为关闭状态。另外，于其他相位时，时序控制器150产生的第二开关控制信号Csw2为低电平用以将第二开关SW2控制为断开状态。再者，于第二相位时，由于第二开关SW2为关闭状态，所以电容器C2的电荷分享至电容器C1，使得电容器C1具有第一电压Vfb。
于第三相位p3时，时序控制器150产生的第三开关控制信号Csw3为高电平用以将第三开关SW3控制为关闭状态。另外，于其他相位时，时序控制器150产生的第三开关控制信号Csw3为低电平用以将第三开关SW3控制为断开状态。再者，于第三相位时，由于第三开关SW3为关闭状态，使得电容器C3的电荷被放电至接地端GND。
明显地，当弛缓震荡电路100于稳态时，第一电压Vfb除以电阻R的电阻值即为第一电流I1。因此，
Figure BDA0001855910150000041
另外，由于
Figure BDA0001855910150000042
其中TOsc为震荡信号Osc的周期。
由于第一电流I1等于第二电流I2且第一电流I1等于第三电流I3，所以
Figure BDA0001855910150000051
换言之，本发明弛缓震荡电路100所产生的震荡信号Osc的频率fOsc比例于时间常数(timeconstant)
Figure BDA0001855910150000052
因此，控制电阻R的电阻值以及电容器C2的电容值即可以决定震荡信号Osc的频率fOsc。
由以上的说明可知本发明的优点在于提出一种弛缓震荡电路。弛缓震荡电路产生的震荡信号Osc的频率fOsc仅由无源元件(电阻R与电容器C1)的数值所决定。因此，震荡信号Osc的频率fOsc较不会受到半导体制程电源电压以及操作温度(process、voltage、temperature，简称PVT)的变化所影响，更使得弛缓震荡电路可以提供准确(accurate)且宽频(wideband)的震荡信号Osc与时脉信号CK。
综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本发明所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作各种的变动与润饰。因此，本发明的保护范围当视后附的权利要求所界定者为准。

Claims (11)

1.一种弛缓震荡电路，包括：
一电流镜，具有一第一电流端输出一第一电流，一第二电流端输出一第二电流与一第三电流端输出一第三电流；
一运算放大器，具有一正极端、一负极端与一输出端；
一第一晶体管，具有一第一源/汲端连接至该电流镜的该第一电流端，一第二源/汲端连接至该运算放大器的该负极端，与一栅极端连接至该运算放大器的该输出端；
一电阻，具有一第一端接至该运算放大器的该负极端，与一第二端连接至一接地端；
一第一电容器，具有一第一端接至该运算放大器的该正极端，与一第二端连接至该接地端；
一第一开关，具有一第一端连接至该电流镜的该第二电流端，一第二端，与一控制端接收一第一开关控制信号；
一第二电容器，具有一第一端连接至该第一开关的该第二端，与一第二端连接至该接地端；
一第二开关，具有一第一端连接至该运算放大器的该正极端，一第二端连接至该第二电容器的该第一端，与一控制端接收一第二开关控制信号；
一第三开关，具有一第一端连接至该第二电容器的该第一端，一第二端连接至该接地端，与一控制端接收一第三开关控制信号；
一电流控制震荡器，具有一输入端连接至该电流镜的该第三电流端以接收该第三电流，一输出端产生一震荡信号；
一除频器，接收该震荡信号并产生一除频信号；以及
一时序控制电路，接收该除频信号并产生该第一开关控制信号、该第二开关控制信号与该第三开关控制信号。
2.如权利要求1所述的弛缓震荡电路，还包括：一缓冲器具有一输入端连接至该电流控制震荡器的该输出端以该接收该震荡信号，并于该缓冲器的一输出端产生一时脉信号。
3.如权利要求1所述的弛缓震荡电路，其中该电流镜包括：
一第二晶体管，具有一栅极端，一第一源/汲端连接至一电源端，一第二源/汲端作为该电流镜的该第一电流端；
一第三晶体管，具有一栅极端，一第一源/汲端连接至该电源端，一第二源/汲端作为该电流镜的该第二电流端；以及
一第四晶体管，具有一栅极端，一第一源/汲端连接至该电源端，一第二源/汲端作为该电流镜的该第三电流端；
其中，该第二晶体管的该栅极端，该第二晶体管的该第二源/汲端，该第三晶体管的该栅极端与该第四晶体管的该栅极端相互连接。
4.如权利要求1所述的弛缓震荡电路，其中该第一电流比例于该第二电流，且该第一电流比例于该第三电流。
5.如权利要求1所述的弛缓震荡电路，其中该除频器根据一除数将该震荡信号的频率除以该除数，并产生该除频信号。
6.如权利要求1所述的弛缓震荡电路，其中该电流控制震荡器根据该第三电流的大小来控制该震荡信号的频率。
7.如权利要求1所述的弛缓震荡电路，其中一时序控制器将该除频信号的一个周期区分为一第一相位、一第二相位与一第三相位；于该第一相位时，产生该第一开关控制信号将该第一开关控制为一关闭状态；于该第二相位时，产生该第二开关控制信号将该第二开关控制为该关闭状态；且于该第三相位时，产生该第三开关控制信号将该第三开关控制为该关闭状态。
8.如权利要求7所述的弛缓震荡电路，其中于该第一相位时，该第二电流充电该第二电容器。
9.如权利要求8所述的弛缓震荡电路，其中于该第二相位时，该第二电容器的电荷分享至该第一电容器，使得该第一电容器具有一第一电压。
10.如权利要求9所述的弛缓震荡电路，其中于该第三相位时，该第二电容器的电荷被放电至该接地端。
11.如权利要求9所述的弛缓震荡电路，其中于该第一电流等于该第一电压除以该电阻的一电阻值。
CN201811314534.6A 2018-11-06 2018-11-06 弛缓震荡电路 Active CN111147048B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811314534.6A CN111147048B (zh) 2018-11-06 2018-11-06 弛缓震荡电路
TW107145748A TWI659617B (zh) 2018-11-06 2018-12-18 弛緩震盪電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811314534.6A CN111147048B (zh) 2018-11-06 2018-11-06 弛缓震荡电路

Publications (2)

Publication Number Publication Date
CN111147048A true CN111147048A (zh) 2020-05-12
CN111147048B CN111147048B (zh) 2023-08-18

Family

ID=67348143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811314534.6A Active CN111147048B (zh) 2018-11-06 2018-11-06 弛缓震荡电路

Country Status (2)

Country Link
CN (1) CN111147048B (zh)
TW (1) TWI659617B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111682865A (zh) * 2020-08-11 2020-09-18 灵矽微电子(深圳)有限责任公司 张弛振荡器及片上芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296665A (zh) * 1998-12-04 2001-05-23 密克罗奇普技术公司 带有温度补偿和各种操作模式的精确弛豫振荡器
TW200947867A (en) * 2008-05-15 2009-11-16 Realtek Semiconductor Corp Clock generator
US20150214934A1 (en) * 2014-01-27 2015-07-30 Texas Instruments Incorporated Relaxation oscillator with low drift and native offset cancellation
CN105743493A (zh) * 2014-12-31 2016-07-06 德克萨斯仪器股份有限公司 具有频率控制环路的振荡器
US9503058B1 (en) * 2015-02-24 2016-11-22 Xilinx, Inc. Relaxation oscillator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638029A (en) * 1995-06-07 1997-06-10 American Microsystems Circuit for externally overdriving an internal clock
US8054141B2 (en) * 2008-12-31 2011-11-08 Stmicroelectronics, Inc. Method and circuit for cancelling out comparator-delay in the relaxation oscillator
TWI399915B (zh) * 2010-08-04 2013-06-21 Elan Microelectronics Corp Low-power relaxation-type oscillator
CN103580655B (zh) * 2012-07-24 2017-05-17 飞思卡尔半导体公司 比较器和采用比较器的张弛振荡器
US9054690B2 (en) * 2012-08-29 2015-06-09 Analog Devices Global Chopped oscillator
US9455721B2 (en) * 2014-10-09 2016-09-27 Texas Instruments Incorporated FLL oscillator/clock with an FLL control loop including a switched capacitor resistive divider
US10461724B2 (en) * 2016-11-22 2019-10-29 Analog Devices Global Relaxation oscillator with overshoot error integration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296665A (zh) * 1998-12-04 2001-05-23 密克罗奇普技术公司 带有温度补偿和各种操作模式的精确弛豫振荡器
TW200947867A (en) * 2008-05-15 2009-11-16 Realtek Semiconductor Corp Clock generator
US20150214934A1 (en) * 2014-01-27 2015-07-30 Texas Instruments Incorporated Relaxation oscillator with low drift and native offset cancellation
CN105743493A (zh) * 2014-12-31 2016-07-06 德克萨斯仪器股份有限公司 具有频率控制环路的振荡器
US9503058B1 (en) * 2015-02-24 2016-11-22 Xilinx, Inc. Relaxation oscillator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111682865A (zh) * 2020-08-11 2020-09-18 灵矽微电子(深圳)有限责任公司 张弛振荡器及片上芯片

Also Published As

Publication number Publication date
CN111147048B (zh) 2023-08-18
TWI659617B (zh) 2019-05-11
TW202019089A (zh) 2020-05-16

Similar Documents

Publication Publication Date Title
US8212599B2 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
US7180342B1 (en) Frequency doubler circuit with trimmable current control
JP4539977B2 (ja) 容量性チャージ・ポンプ
US9099994B2 (en) Relaxation oscillator
US8659362B2 (en) Relaxation oscillator circuit with reduced sensitivity of oscillation frequency to comparator delay variation
EP0692879B1 (en) Ring oscillator with frequency control loop
US9362922B2 (en) Oscillator circuit and method for generating an oscillator signal
CN111147048B (zh) 弛缓震荡电路
CN111033274A (zh) 低功率低占空比开关电容器分压器
JP5338148B2 (ja) 半導体集積回路、温度変化検出方法
US7639091B2 (en) Device for generation of a reference frequency and corresponding electronic circuit
JP2002330067A (ja) チャージポンプ回路および位相同期ループ回路
KR101419834B1 (ko) 전압 제어 발진기를 이용하는 주파수 합성 장치
CN113131901A (zh) 一种松弛振荡器
CN111628767B (zh) 初始控制电压产生电路
JP2004235688A (ja) 半導体集積回路
CN109782573B (zh) 电子时钟发生装置与芯片
KR100742016B1 (ko) 튜닝가능 발진기 및 전파 지연 보상 방법
JP2015023409A (ja) 容量制御回路、半導体装置及び容量制御方法
JP2024140972A (ja) 発振回路、半導体集積回路
JP2004072575A (ja) 発振装置
JPH11330922A (ja) リング発振器及びそれを用いたｐｌｌ回路
JP2009284428A (ja) 位相同期ループ回路の制御方法及び位相同期ループ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant