JP2016171426A - 発振回路および発振方法 - Google Patents

Abstract

【課題】温度変動、電源電圧変動に対する発振周波数の変動が抑制され、かつ、発振周波数の精度を向上させることが可能な発振回路及び発振方法を提供する。
【解決手段】出力信号を生成するＲＳフリップフロップ１１と、第１充電電流と第２充電電流とを出力信号により制御して第１のコンデンサＣ１と第２のコンデンサＣ２とを充放電する充放電制御部１２と、第１充電信号と第１基準電圧とを比較してセット信号を出力する第１のコンパレータ１３と、第２充電信号と第１基準電圧とを比較してリセット信号を出力する第２のコンパレータ１４と、第１基準電圧と第１充電信号及び第２充電信号とが一致するタイミングを第１充電信号及び第２充電信号の波高値に応じて制御する振幅制御部１５と、出力信号の周波数に応じ第１充電電流及び第２充電電流を変化させて第１充電信号及び第２充電信号のスルーレート制御する充電電流制御部１６と、を備える。
【選択図】図１

Description

本発明は、発振回路および発振方法、特にマイクロコントローラ等の半導体装置に内蔵される発振回路、およびその発振方法に関する。

従来、この種の発振回路として、特許文献１に開示されるものが知られている。特許文献１に開示された発振回路は、定電流源が発生する電流によって充電、または放電される第１および第２のコンデンサと、第１のコンデンサの電圧Ｖ１と基準電圧Ｖｓｔとを比較し第１の信号を出力する第１の比較回路と、第２のコンデンサの電圧Ｖ２と基準電圧Ｖｓｔとを比較し第２の信号を出力する第２の比較回路と、第１の信号または第２の信号の一方によってセット状態にされ、他方によりリセット状態にされるＲＳフリップフロップ回路と、第１のコンデンサをＲＳフリップフロップ回路がセット状態のときに充電状態とし、ＲＳフリップフロップがリセット状態のときに放電状態とする第１の充放電制御回路と、第２のコンデンサをＲＳフリップフロップ回路がリセット状態のときに充電状態とし、ＲＳフリップフロップがセット状態のときに放電状態とする第２の充放電制御回路とを備える。特許文献１では、以上のような構成により、ノイズが発生しても安定した周波数の発振信号が出力されるとしている。

また、特許文献２には、別のこの種の発振回路が開示されている。特許文献２に開示された発振回路は、セット信号およびリセット信号に基づき出力信号Ｑ、ＱＢを生成するＲＳフリップフロップと、コンデンサＣ１、Ｃ２を有し、出力信号Ｑ、ＱＢに基づきコンデンサＣ１、Ｃ２を相補的に充電または放電する電荷充放電部と、コンデンサＣ１に蓄積された電荷に応じた第１電圧と、第１基準電圧（Ｖｃｍｐ）と、を比較してセット信号を出力するコンパレータ１３と、コンデンサＣ２に蓄積された電荷に応じた第２電圧と、第１基準電圧（Ｖｃｍｐ）と、を比較してリセット信号を出力するコンパレータ１４と、第１基準電圧および第１電圧のそれぞれの電圧レベルが一致するタイミングと、第１基準電圧および第２電圧のそれぞれの電圧レベルが一致するタイミングと、を出力信号Ｑ、ＱＢの周波数に応じて制御する制御部と、を備えている。

特開２００７−２４３９２２号公報 特開２０１３−０３８７４４号公報

しかしながら、特許文献１に開示された発振回路の構成では、ＲＳフリップフロップ回路の出力信号が変化するのは第１のコンデンサの電圧Ｖ１が基準電圧Ｖｓｔに達した時点、または第２のコンデンサの電圧Ｖ２が基準電圧Ｖｓｔに達した時点から、第１の比較回路、第２の比較回路およびＲＳフリップフロップ回路の動作遅延により生じた遅延時間Ｔｄを経過した後である。そのため特許文献１の発振回路では、温度や電源電圧の変動により遅延時間Ｔｄが変化すると発振周波数が変動してしまうという問題があった。

特許文献２に開示された発振回路の構成でも、発振周波数として、たとえば１ＭＨｚ以上というような高周波が要求され、発振周波数の精度として、たとえば±１％以内というような高精度が要求される場合、充放電電流を生成する電流源や基準電圧の温度変動や電源電圧変動が無視できないレベルに達することが懸念される。

本発明は、上述した課題を解決するためになされたものであり、温度変動、電源電圧変動に対する発振周波数の変動が抑制され、かつ発振周波数の精度を向上させることが可能な発振回路および発振方法を提供することを目的とする。

本発明に係る発振回路は、セット信号およびリセット信号により出力信号を生成するＲＳフリップフロップと、第１充電電流によって充電される第１のコンデンサと、第２充電電流によって充電される第２のコンデンサと、前記第１充電電流と前記第２充電電流とを前記出力信号により制御して前記第１のコンデンサと前記第２のコンデンサとを充放電する充放電制御部と、前記第１のコンデンサの充放電に伴う電圧の変化である第１充電信号と第１基準電圧とを比較して前記セット信号を出力する第１のコンパレータと、前記第２のコンデンサの充放電に伴う電圧の変化である第２充電信号と前記第１基準電圧とを比較して前記リセット信号を出力する第２のコンパレータと、前記第１基準電圧の電圧値と前記第１充電信号の電圧値とが一致するタイミングと、前記第１基準電圧の電圧値と前記第２充電信号の電圧値とが一致するタイミングと、を前記第１充電信号の波高値および前記第２充電信号の波高値に応じて制御する振幅制御部と、前記出力信号の周波数に応じ前記第１充電電流を変化させて前記第１充電信号のスルーレート制御し、前記出力信号の周波数に応じ前記第２充電電流を変化させて前記第２充電信号のスルーレートを制御する充電電流制御部と、を備えるものである。

一方、本発明に係る発振方法は、セット信号およびリセット信号により出力信号を生成するＲＳフリップフロップ、第１充電電流によって充電される第１のコンデンサ、および第２充電電流によって充電される第２のコンデンサを含む発振回路を発振させる発振方法であって、充放電制御部により、前記第１充電電流と前記第２充電電流とを前記出力信号で制御して前記第１のコンデンサと前記第２のコンデンサとを充放電させ、第１のコンパレータにより、前記第１のコンデンサの充放電に伴う電圧の変化である第１充電信号と第１基準電圧とを比較して前記セット信号を出力させ、第２のコンパレータにより、前記第２のコンデンサの充放電に伴う電圧の変化である第２充電信号と前記第１基準電圧とを比較して前記リセット信号を出力させ、振幅制御部により、前記第１基準電圧の電圧値と前記第１充電信号の電圧値とが一致するタイミングと、前記第１基準電圧の電圧値と前記第２充電信号の電圧値とが一致するタイミングと、を前記第１充電信号の波高値および前記第２充電信号の波高値に応じて制御させ、充電電流制御部によって、前記出力信号の周波数に応じ前記第１充電電流を変化させて前記第１充電信号のスルーレート制御し、前記出力信号の周波数に応じ前記第２充電電流を変化させて前記第２充電信号のスルーレートを制御させるものである。

本発明によれば、温度変動、電源電圧変動に対する発振周波数の変動が抑制され、かつ発振周波数の精度を向上させることが可能な発振回路および発振方法を提供することができる。

第１の実施の形態に係る発振回路の一例を示す回路図である。 第１の実施の形態に係る振幅制御部の一例を示す回路図である。 第１の実施の形態に係る充電電流制御部の一例を示す回路図である。 第１の実施の形態に係る発振回路の動作を示すタイムチャートである。 第２の実施の形態に係る振幅制御部の一例を示す回路図である。 第２の実施の形態に係る充電電流制御部の一例を示す回路図である。 第３の実施の形態に係る発振回路の一例を示す回路図である。 第３の実施の形態に係る充電電流制御部の一例を示す回路図である。

以下、図面を参照して、本発明を実施するための形態について詳細に説明する。

［第１の実施の形態］
図１ないし図４を参照して、本実施の形態に係る発振回路１０について説明する。

図１に示すように、発振回路１０は、フリップフロップ１１、充放電制御部１２、コンパレータ１３、１４、振幅制御部１５、充電電流制御部１６、およびコンデンサＣ１、Ｃ２を含んで構成されている。

フリップフロップ１１は、セット信号Ｓおよびリセット信号Ｒにより出力信号Ｑ、ＱＮを生成するＲＳ型のフリップフロップである。フリップフロップ１１の出力信号Ｑ、ＱＮが、発振回路１０の発振信号（クロック信号）として出力される。

充放電制御部１２は、出力信号Ｑ、ＱＮに基づいて、コンデンサＣ１を充電させる充電電流ＢおよびコンデンサＣ２を充電させる充電電流ＢＮの導通状態を制御し、コンデンサＣ１およびＣ２を相補的に充放電する回路である。より具体的には、充放電制御部１２は、スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４から構成されるスイッチ部を有する。
該スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４が、充電電流ＢおよびＢＮを生成する充電電流制御部１６と、コンデンサＣ１、Ｃ２との間の導通状態、および、ＧＮＤ（グランド、接地）と、コンデンサＣ１、Ｃ２との間の導通状態を、出力信号Ｑ、ＱＮに基づいて制御することにより、コンデンサＣ１およびＣ２が相補的に充放電される。コンデンサＣ１の充放電によりコンデンサＣ１の端子電圧が変化して充電信号Ａを生成し、コンデンサＣ２の充放電によりコンデンサＣ２の端子電圧が変化して充電信号ＡＮを生成する。

コンパレータ１３は、コンデンサＣ１の充電信号Ａと基準電圧ＷＡＶＥ＿Ｈとを比較してセット信号Ｓを出力する。また、コンパレータ１４は、コンデンサＣ２の充電信号ＡＮと基準電圧ＷＡＶＥ＿Ｈとを比較してリセット信号Ｒを出力する。

振幅制御部１５は、セット信号Ｓおよびリセット信号Ｒを用いて充電信号Ａおよび充電信号ＡＮの波高値を検出し、検出した波高値に基づいて基準電圧ＷＡＶＥ＿Ｈを生成する回路である。

充電電流制御部１６は、コンデンサＣ１を充電する充電電流Ｂ、およびコンデンサＣ２を充電する充電電流ＢＮを、フリップフロップ１１の出力信号Ｑ、ＱＮの周波数に応じて制御する回路である。

図２を参照して、振幅制御部１５についてより詳細に説明する。図２に示すように、振幅制御部１５は、制御電圧生成部１５１、電圧制御部１５２、およびバッファ１５７を含んで構成されている。

バッファ１５７は、セット信号Ｓおよびリセット信号Ｒを受け、セット信号Ｓの反転信号ＳＮ（反転セット信号ＳＮ）、およびリセット信号Ｒの反転信号ＲＮ（反転リセット信号ＲＮ）を生成し、制御電圧生成部１５１に供給する回路である。

制御電圧生成部１５１は、反転セット信号ＳＮによって制御されるスイッチＳＷ５、セット信号Ｓによって制御されるＳＷ６、反転リセット信号ＲＮによって制御されるＳＷ７、およびリセット信号Ｒによって制御されるＳＷ８、スイッチＳＷ５とＳＷ６との間に接続されたコンデンサＣ４、スイッチＳＷ７とＳＷ８との間に接続されたコンデンサＣ５、およびコンデンサＣ６を含んで構成されるスイッチドキャパシタ回路を備え、充電信号Ａおよび充電信号ＡＮの波高値に応じた振幅制御電圧ＰＥＡＫを生成する回路である。

電圧制御部１５２は、アンプ１５８、コンデンサＣ３を含んで構成される積分器１５４、および、抵抗Ｒ８とコンデンサＣ８を含む位相補償回路１５３ａを備え、基準電圧ＶＲＥＦ＿Ｈと振幅制御電圧ＰＥＡＫとの差分に応じた基準電圧ＷＡＶＥ＿Ｈを生成する回路である。

図３を参照して、本実施の形態に係る充電電流制御部１６について、より詳細に説明する。充電電流制御部１６は、制御電圧生成部１６１、電圧制御部１６２、および可変電流源回路１６３を含んで構成されている。

制御電圧生成部１６１は、スイッチドキャパシタ抵抗１６５、カレントミラー１６４、フィルタ１６６、およびＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、以下「ＭＯＳトランジスタ」という）Ｑ１を含んで構成された、周波数を電圧に変換する周波数−電圧変換回路（ｆ−Ｖ）変換回路）である。すなわち、出力信号Ｑ、ＱＮの周波数に応じた電圧値を有する制御電圧ＶＦＣＲを生成する。

スイッチドキャパシタ抵抗１６５は、出力信号Ｑによって制御されるスイッチＳＷ９、出力信号ＱＮによって制御されるＳＷ１０、スイッチＳＷ９とＳＷ１０との間に接続されたコンデンサＣ９、およびコンデンサＣ１０を含んで構成されている。そして、出力信号Ｑ、ＱＮによってスイッチＳＷ９、ＳＷ１０を相補的にオン、オフすることにより、Ｃ９、Ｃ１０が相補的に充放電される。その結果、出力信号Ｑ、ＱＮの周波数に応じて、ＭＯＳトランジスタＱ１のソース−ＧＮＤ間の抵抗値が変化し、ＭＯＳトランジスタＱ１に流れる電流Ｉが出力信号Ｑ、ＱＮの周波数によって変化する。

ＭＯＳトランジスタＱ１は、カレントミラー１６４とスイッチドキャパシタ抵抗１６５との間に接続されるとともに、ゲート電圧が基準電圧ＶＣＯＮＴによって制御される。つまり、ＭＯＳトランジスタＱ１は、スイッチドキャパシタ抵抗１６５を負荷とするソースフォロワ回路を構成し、電圧制御素子として機能する。

カレントミラー１６４は、カレントソースＣＳ１およびＣＳ２を含んで構成され、カレントソースＣＳ１に流れる基準電流Ｉをミラーリングして、所定の倍率の電流をカレントソースＣＳ２に流す。カレントソースＣＳ２に流れる電流は、カレントソースＣＳ２に接続された抵抗Ｒ１により電圧に変換される。

フィルタ１６６は、抵抗Ｒ１によって電圧に変換された信号のスイッチングノイズを取り除き、制御電圧ＶＦＣＲを生成する。

電圧制御部１６２は、アンプ１６９、コンデンサＣ１１を含んで構成される積分回路１６７、および抵抗Ｒ１２、コンデンサＣ１２を含む位相補償回路１５３ｂを備え、基準電圧ＶＲＥＦと制御電圧ＶＦＣＲとの差分に応じた参照電圧を基準電圧ＶＣＯＮＴとして生成する回路である。

可変電流源回路１６３は、ＭＯＳトランジスタＱ２、トリミング回路１６８、および抵抗Ｒ２を含んで構成される。

ＭＯＳトランジスタＱ２は、ゲート電圧が基準電圧ＶＣＯＮＴによって制御され、基準電圧ＶＣＯＮＴに応じてソース電位を変化させ、基準電圧ＶＣＯＮＴに応じた電流Ｉ’を抵抗Ｒ２に流す。つまり、ＭＯＳトランジスタＱ２は、抵抗Ｒ２を負荷とするソースフォロワ回路を構成し、電圧制御素子として機能する。

トリミング回路１６８は、カレントソースＣＳ３、ＣＳ４、およびＣＳ５を含んで構成されたミラー回路であり、基準電流Ｉ’を所定倍した充電電流Ｂ、ＢＮを生成する。トリミング回路１６８では、電流調整信号によりカレントソースＣＳ４およびＣＳ５のミラー比が調整可能となっており、充電電流Ｂ、ＢＮの電流値が調整される。

つぎに、図４を参照して、発振回路１０の動作について説明する。図４は、時間ｔの経過に伴う、充電信号Ａ、ＡＮ、セット信号Ｓ、リセット信号Ｒ、出力信号Ｑ、ＱＮの変化を示すタイムチャートである。

フリップフロップ１１の入力端子Ｒに入力されるリセット信号ＲがＬ（ロー）レベルの状態で、入力端子Ｓに入力されるセット信号ＳがＨ（ハイ）レベルに立ち上がる状態を考える。このとき、時刻ｔ１において出力端子Ｑから出力される出力信号ＱはＨレベルになり、一方の出力端子ＱＮから出力される出力信号ＱＮはＬレベルになる。

すると、出力信号Ｑ、ＱＮにより、図１に示す充放電制御部１２のスイッチＳＷ１がオフし、スイッチＳＷ２がオンするので、コンデンサＣ１に蓄えられていた電荷はスイッチＳＷ２を介して放電され、充電信号ＡはＬレベルとなり、その結果、コンパレータ１３通過後のセット信号ＳはＬレベルになる。

一方、スイッチＳＷ３がオンし、スイッチＳＷ４がオフするので、図３に示す充電電流制御部１６の可変電流源回路１６３からの定電流である充電電流ＢＮにより、コンデンサＣ２が充電され、充電信号ＡＮの電位が徐々に上昇する。そして充電信号ＡＮの電位が、コンパレータ１４の基準電圧ＷＡＶＥ＿Ｈに達すると、リセット信号ＲがＨレベルになって、フリップフロップ１１の出力信号ＱはＬレベルに、ＱＮはＨベルになる。以上が、時刻ｔ１からｔ２にかけての動作である。

出力信号Ｑ、ＱＮによって、充放電制御部１２のスイッチＳＷ３がオフし、スイッチＳＷ４がオンするので、コンデンサＣ２に蓄えられていた電荷はスイッチＳＷ４を介して放電され、充電信号ＡＮはＬレベルとなり、コンパレータ１４通過後のリセット信号はＬレベルになる。

一方、出力信号Ｑ、ＱＮによって、スイッチＳＷ１がオンし、スイッチＳＷ２がオフするので、充電電流制御部１６の可変電流源回路１６３からの定電流である充電電流ＢによりコンデンサＣ１が充電され、充電信号Ａの電位が徐々に上昇する。そして、充電信号Ａの電位がコンパレータ１３の基準電圧ＷＡＶＥ＿Ｈに達すると、セット信号ＳがＨレベルになり、フリップフロップ１１の出力信号ＱはＨレベルに、出力信号ＱＮはＬレベルになる。以上が時刻ｔ２からｔ３にかけての動作である。

上記の時刻ｔ１からｔ３にかけての動作を繰り返すことにより、発振回路１０は、フリップフロップ１１の出力信号Ｑ、ＱＮを発振信号（クロック信号）として出力する。

ここで、充電信号Ａ、ＡＮの遅延時間Ｔｄについて説明する。図４に示すように、遅延時間Ｔｄは、充電信号Ａ、ＡＮのピークが、基準電圧ＶＲＥＦ＿Ｈに達する時間と基準電圧ＷＡＶＥ＿Ｈに達する時間との差である。この遅延時間Ｔｄは、コンパレータ１３あるいは１４の遅延時間とフリップフロップ１１の遅延時間との合計の遅延時間により発生する。

本来、充電信号Ａ、ＡＮがコンパレータ１３、１４の比較レベルに到達した時点でコンパレータ１３、１４からセット信号Ｓ、リセット信号Ｒが瞬時に出力されるのが望ましい。しかしながら、コンパレータ１３、１４の遅延時間およびフリップフロップ１１の遅延時間の合計である遅延時間Ｔｄによって、充電信号Ａ、ＡＮの波高値がコンパレータ１３、１４の比較レベルよりも高くなってしまう。この遅延時間Ｔｄが、温度の変動、あるいは電源電圧（ＶＤＤ）の変動によって変化すると、充電信号Ａ、ＡＮの波形（波高値）が変化するので、発振回路１０の発振周波数が変動する。そこで、本実施の形態では、振幅制御部１５によって充電信号Ａ、ＡＮの波高値を一定に保つことにより、遅延時間Ｔｄに起因する発振周波数の変動を抑制している。

以下、本実施の形態に係る発振回路１０における振幅制御部１５、および充電電流制御部１６の回路動作について、より詳細に説明する。

図２に示す振幅制御部１５の制御電圧生成部１５１は、先述したように、スイッチＳＷ５、ＳＷ６、ＳＷ７、およびＳＷ８、コンデンサＣ４、Ｃ５、およびＣ６を含むスイッチドキャパシタとして構成されている。つまり、セット信号ＳがＬレベルのときに充電信号ＡによりコンデンサＣ４を充電し、セット信号ＳがＨレベルのときにコンデンサＣ４の電荷をコンデンサＣ６に転送して、制御電圧生成部１５１からの出力である振幅制御電圧ＰＥＡＫを生成する。同様にリセット信号ＲがＬレベルのときに充電信号ＡＮによりコンデンサＣ５を充電し、リセット信号ＲがＨレベルのときにコンデンサＣ５の電荷をコンデンサＣ６に転送して制御電圧生成部１５１からの出力である振幅制御電圧ＰＥＡＫを生成する。

セット信号Ｓは、充電信号Ａの電圧がほぼ最大になるタイミングで充電信号Ａをサンプリングするので、制御電圧生成部１５１の出力である振幅制御電圧ＰＥＡＫの電圧は、充電信号Ａの最大値、つまり波高値となる。また、リセット信号Ｒは、充電信号ＡＮがほぼ最大になるタイミングで充電信号ＡＮをサンプリングするので、振幅制御電圧ＰＥＡＫの電圧は、充電信号ＡＮの最大値、つまり波高値となる。

図２に示す振幅制御部１５の電圧制御部１５２は、積分器１５４を含む積分回路として構成されており、積分器１５４は、アンプ１５８およびコンデンサＣ３を含んでいる。すなわち、積分器１５４は、アンプ１５８の基準電圧ＶＲＥＦ＿Ｈと振幅制御電圧ＰＥＡＫとの差分を積分してコンデンサＣ３に蓄積する。振幅制御電圧ＰＥＡＫが基準電圧ＶＲＥＦ＿Ｈより高い場合には、積分器１５４の出力である基準電圧ＷＡＶＥ＿Ｈの電圧は低下し、図１に示すコンパレータ１３および１４の比較レベルが下がるので、充電信号Ａおよび充電信号ＡＮの波高値は低下する。充電信号Ａおよび充電信号ＡＮの波高値が低下すると、制御電圧生成部１５１の出力である振幅制御電圧ＰＥＡＫの電圧を低下させるように負帰還がかかる。

一方、振幅制御電圧ＰＥＡＫが基準電圧ＶＲＥＦ＿Ｈより低い場合には基準電圧ＷＡＶＥ＿Ｈの電圧は上昇し、コンパレータ１３および１４の比較レベルが上がるので、充電信号Ａおよび充電信号ＡＮの波高値は上昇する。充電信号Ａおよび充電信号ＡＮの波高値が上昇すると、振幅制御電圧ＰＥＡＫの電圧を上昇させるように負帰還がかかる。

以上の動作によって、振幅制御部１５は、充電信号Ａ、ＡＮの波高値が一定に維持されるように制御する。なお、位相補償回路１５３ａは、上記負帰還ループの位相余裕が小さい場合に、負帰還ループが発振しないように負帰還ループの位相余裕を補償する回路である。したがって、負帰還ループの位相余裕が十分であれば設ける必要はない。

図３に示す充電電流制御部１６は、先述したように、図１に示すコンデンサＣ１に充電電流Ｂを、コンデンサＣ２に充電電流ＢＮを供給する回路である。制御電圧生成部１６１は周波数−電圧変換回路（ｆ−Ｖ変換回路）であり、ＭＯＳトランジスタＱ１のソースに接続されたスイッチドキャパシタ抵抗１６５の抵抗値が出力信号Ｑ、ＱＮに応じて変化すると、ＭＯＳトランジスタのソース負荷が変化する。その結果、ＭＯＳトランジスタＱ１に流れる平均的な電流Ｉは、発振回路１０の発振周波数をｆ（Ｈｚ）、コンデンサＣ９の容量をＣ（Ｆ）、コンデンサＣ１０に印加される電圧をＶ（Ｖ）として、以下に示す（式１）で表される。
Ｉ＝ｆＣＶ ・・・ （式１）

（式１）を換言すると、ＩとＶとの関係から等価的な抵抗Ｒが導かれるので、スイッチドキャパシタ抵抗１６５の等価的な抵抗Ｒは、以下に示す（式２）のように表すことができる。
Ｒ＝Ｖ／Ｉ＝１／（ｆＣ） ・・・ （式２）

より具体的には、コンデンサＣ１０はＭＯＳトランジスタ（電圧制御素子）Ｑ１のソースに接続され、ＭＯＳトランジスタＱ１はソースフォロワ回路として動作するので、コンデンサＣ１０に印加される電圧は、ＭＯＳトランジスタＱ１のゲート電圧である基準電圧ＶＣＯＮＴによって制御される。その結果、コンデンサＣ１０に流れる電流Ｉは基準電圧ＶＣＯＮＴによって制御される。電流Ｉはカレントミラー１６４により抵抗Ｒ１に流されて電圧に変換され、フィルタ１６６を介して制御電圧生成部１６１の出力である制御電圧ＶＦＣＲとして出力される。

第２電圧制御部１６２は、アンプ１６９およびコンデンサＣ１１を含む積分回路１６７を有し、基準電圧ＶＲＥＦと、制御電圧生成部１６１の出力である制御電圧ＶＦＣＲとの差分を積分してコンデンサＣ１１に蓄積する。

可変電流源回路１６３のＭＯＳトランジスタ（電圧制御素子）Ｑ２は、ソースに抵抗Ｒ２が接続されたソースフォロワ回路として動作するので、抵抗Ｒ２の両端の電圧はＭＯＳトランジスタＱ２のゲート電圧である基準電圧ＶＣＯＮＴにより制御される。本実施の形態においては、ＭＯＳトランジスタＱ１とＱ２とは同一ディメンジョン（大きさ）で構成されている。そして、抵抗Ｒ２の抵抗値を（式２）に示す値に設定し、Ｒ２＝１／（ｆＣ）とすることにより、抵抗Ｒ２に流れる電流Ｉ’を、スイッチドキャパシタ抵抗１６５に流れる基準電流Ｉとおなじ大きさの電流としている。

カレントミラーによって構成されたトリミング回路１６８は、電流Ｉ’の電流源となるカレントソースＣＳ３、カレントソースＣＳ３に流れる電流Ｉを所定の倍率でミラーリングし、充電電流Ｂを生成するカレントソースＣＳ５、充電電流ＢＮを生成するカレントソースＣＳ４を備えている。カレントソースＣＳ４およびＣＳ５は各々充電電流調整信号により調整可能なように構成されており、抵抗Ｒ２に流れる電流Ｉ’を基準電流として、充電電流ＢおよびＢＮの電流値が可変とされている。本実施の形態では、充電電流ＢおよびＢＮは、同じ大きさの電流値とされている。

つぎに、図３を参照して、充電電流制御部１６の負帰還動作について説明する。出力信号ＱおよびＱＮの周波数（発振周波数）が上昇すると、スイッチドキャパシタ抵抗１６５の抵抗値が低下し基準電流Ｉが増え、制御電圧生成部１６１の出力である制御電圧ＶＦＣＲが上昇する。すると積分回路１６７の入力において、基準電圧ＶＲＥＦよりも制御電圧ＶＦＣＲが高くなり、基準電圧ＶＣＯＮＴを低下させる。その結果、ＭＯＳトランジスタＱ１のゲート電位が下がるので、スイッチドキャパシタ抵抗１６５に流れる電流Ｉが低下する。

他方、低下した基準電圧ＶＣＯＮＴによりＭＯＳトランジスタＱ２の電位も下がるので、抵抗Ｒ２に流れる電流Ｉ’も低下し、可変電流源回路１６３から出力される充電電流ＢおよびＢＮが低下するので、図１に示す充電信号ＡおよびＡＮのスルーレートが低下する。すると、充電信号ＡおよびＡＮが所定の波高値に達するまでの時間が長くなり、その結果発振回路１０の発振周波数が低下する。出力信号Ｑ、およびＱＮの周波数が低下した場合は上記と逆の動作になる。

以上のように、充電電流制御部１６は、充電信号ＡおよびＡＮのスルーレートに負帰還をかけて、発振回路１０の発振周波数が一定になるようにしている。なお、位相補償回路１５３ｂは、上記負帰還ループの位相余裕が小さい場合に、負帰還ループが発振しないように負帰還ループの位相余裕を補償する回路である。したがって、負帰還ループの位相余裕が十分であれば設ける必要はない。

以上詳述したように、本実施の形態に係る発振回路１０では、振幅制御部１５によって、コンデンサＣ１を充放電する充電信号Ａ、および、コンデンサＣ２を充放電する充電信号ＡＮの波高値が、基準電圧ＶＲＥＦ＿Ｈと等しくなるようにフィードバック制御している。その結果、温度や電源電圧ＶＤＤが変化してもコンデンサＣ１およびＣ２を充電する充電信号ＡおよびＡＮの波高値が一定に保たれる。本実施の形態に係る発振回路１０では、さらに、充電電流制御部１６によって、発振回路１０の発振周波数を検知し、コンデンサＣ１およびＣ２を充電する充電電流Ｂ、ＢＮが一定に保たれるようにフィードバック制御している。その結果、温度や電源電圧ＶＤＤが変化しても充電信号ＡおよびＡＮのスルーレートが一定に保たれる。換言すると、本実施の形態に係る発振回路１０では、振幅制御部１５および充電電流制御部１６により、充電信号ＡおよびＡＮの波形が一定となるようにフィードバック制御されている。以上のように構成された本実施の形態に係る発振回路１０によれば、温度変動、電源電圧変動に対する発振周波数の変動が抑制され、かつ精度の高い周波数の発振信号を出力することができる。

［第２の実施の形態］
図５および図６を参照し、本実施の形態に係る発振回路について説明する。本実施の形態に係る発振回路は、上記の発振回路１０における振幅制御部１５および充電電流制御部１６を変えたものである。したがって、発振回路全体の構成は発振回路１０と同様なので、発振回路全体について言及する場合は、図１を参照して説明する。

図５は、本実施の形態に係る振幅制御部１５ａを示している。図２に示す振幅制御部１５に対し、振幅制御部１５ａは、電源電圧ＶＤＤに応じて基準電圧ＶＲＥＦ＿Ｈの電圧レベルを制御する基準電圧生成部１５５をさらに備えている。

基準電圧生成部１５５は、電源電圧ＶＤＤを分圧する分圧抵抗Ｒ３およびＲ４と、基準電圧ＶＢＧをバッファリングするユニティゲインアンプ（バッファ）１５６と、可変抵抗Ｒ５とを備えている。そして、分圧抵抗Ｒ３とＲ４との分圧点と、ユニティゲインアンプ１５６の出力との間に可変抵抗Ｒ５が接続され、複数の電圧依存性調整信号（図示省略、電圧値に応じてトリミング回路を所定の特性にトリミングする信号）により可変抵抗Ｒ５の抵抗値が調整される。基準電圧ＶＢＧは、バンドギャップ回路（図示省略）から生成される。バンドギャップ回路とは、半導体材料の物性であるバンドギャップ電圧を利用して温度変動、電源電圧変動に対して安定な電圧値を作る回路であり、バンドギャップレファレンスともよばれる。

標準設計条件において、分圧抵抗Ｒ３およびＲ４によって分圧された電圧は、基準電圧ＶＢＧに等しくされている。そして、コンパレータ１３、１４、およびフリップフロップ１１の遅延時間、つまり上述した遅延時間Ｔｄの電源電圧ＶＤＤの変動による変化に応じて、上記複数の電圧依存性調整信号で可変抵抗Ｒ５の抵抗値を調整することにより、基準電圧ＶＲＥＦ＿Ｈの電源電圧依存性を調整する。

すなわち、電源電圧ＶＤＤが変化すると基準電圧ＶＲＥＦ＿Ｈも変化するが、可変抵抗Ｒ５の抵抗値を小さくすれば、基準電圧ＶＲＥＦ＿Ｈは基準電圧ＶＢＧに近い電圧になる。逆に、可変抵抗Ｒ５の抵抗値を大きくすれば、基準電圧ＶＢＧに影響されず、分圧抵抗Ｒ３、Ｒ４の比で分圧された電圧に近い電圧となる。つまり、可変抵抗Ｒ５によって、基準電圧ＶＲＥＦ＿Ｈの電源電圧依存性を調整することが可能となっている。

そして、電源電圧ＶＤＤが上昇してＶＲＥＦ＿Ｈが上昇すると、コンデンサＣ１、Ｃ２への充電電流を一定とした場合、充電信号Ａ、ＡＮの波高値が高くなる（コンデンサＣ１、Ｃ２への充電時間が長くなる）。一方、遅延時間Ｔｄは、一般に電源電圧ＶＤＤが高くなると短くなる（コンデンサＣ１、Ｃ２への充電時間が短くなる）。したがって、両者はキャンセルされ、その結果、電源電圧変動による発振回路１０の発振周波数の変動が抑制される。電源電圧ＶＤＤが低下した場合は、上記と逆の動作となり、やはり電源電圧変動による発振回路１０の発振周波数の変動が抑制される。

つぎに、図６を参照して、本実施の形態に係る充電電流制御部１６ａについて説明する。充電電流制御部１６ａは、図３に示す充電電流制御部１６に対して、温度に応じて基準電圧ＶＲＥＦの電圧レベルを制御する基準電圧生成部１７をさらに備える。

基準電圧生成部１７は、ＰＴＡＴ（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐｅｒａｔｕｒｅ）電流源１７１と、ＰＴＡＴ電流源１７１に接続されたＲ１７と、ＣＴＡＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐｅｒａｔｕｒｅ）素子１７２と、ＰＴＡＴ電流源１７１の電流値を、複数の電圧依存性調整信号により調整するトリミング回路１７３を備え、トリミング回路１７３で調整した電流をＣＴＡＴ素子１７２に流して基準電圧ＶＲＥＦを生成する。

上述した、コンパレータ１３、１４の入力からフリップフロップ１１の出力までの遅延時間Ｔｄは、発振回路１０の発振周波数が比較的高い場合には、発振波形の１周期における遅延時間Ｔｄに占める割合が大きくなり、無視できなくなる。

この遅延時間Ｔｄは、一般に温度依存性をもっているが、本実施の形態に係る基準電圧生成部１７は、ＰＴＡＴ電流源１７１とＣＴＡＴ素子１７２との組み合わせで基準電圧ＶＲＥＦの温度依存性を調整することにより、遅延時間Ｔｄの温度依存性を抑制している。
つまり、ＰＴＡＴ電流源１７１は、温度依存性が正の電流源である一方、ＣＴＡＴ素子１７２は、ダイオード接続されたＭＯＳトランジスタＱ３と抵抗Ｒ１８を含んで構成された、抵抗値の温度依存性が負の抵抗素子である。このＣＴＡＴ素子１７２に、ＰＴＡＴ電流源１７１の電流値をトリミング回路１７３によって調整した電流を流すことにより、基準電圧ＶＲＥＦの温度依存性を調整している。

より具体的には、遅延時間Ｔｄの温度依存性が正の場合には、温度が上昇すると遅延時間Ｔｄが大きくなる。このとき、基準電圧ＶＲＥＦの温度依存性を正、つまり温度が上昇したときに電圧が高くなるように設定すれば、基準電圧ＶＣＯＮＴが高くなり、可変電流源回路１６３で生成されるコンデンサＣ１、Ｃ２への充電電流Ｂ、ＢＮが大きくなる。充電電流Ｂ、ＢＮが大きくなると充電信号Ａ、ＡＮのスルーレートが大きくなり、充電時間が短くなるように働くので、遅延時間Ｔｄの増加をキャンセルして、発振周波数の変動を小さくすることができる。

一方、遅延時間Ｔｄの温度依存性が負の場合には、温度が上昇すると遅延時間Ｔｄが小さくなる。このとき、基準電圧ＶＲＥＦの温度依存性を負、つまり温度が上昇したときに電圧が低くなるように設定すれば、基準電圧ＶＣＯＮＴが低くなり、コンデンサＣ１、Ｃ２への充電電流Ｂ、ＢＮが小さくなる。充電電流Ｂ、ＢＮが小さくなると充電信号Ａ、ＡＮのスルーレートが小さくなり、充電時間が長くなるように働くので、遅延時間Ｔｄの減少をキャンセルして、発振周波数の変動を小さくすることができる。

遅延時間Ｔｄは一般に温度依存性、電源電圧依存性をもっているところ、本実施の形態に係る発振回路１０では、充電信号Ａ、ＡＮの波高値を調整する振幅制御部１５ａに、電源電圧変動を抑制するための基準電圧生成部１５５を設けた。また、コンデンサＣ１、Ｃ２への充電電流Ｂ、ＢＮを調整する充電電流制御部１６ａに、温度変動を抑制するための基準電圧生成部１７を設けた。その結果、本実施の形態に係る発振回路によれば、発振周波数が比較的高い場合にあっても、精度がより高い発振周波数を得ることができる、という効果が得られる。

なお、電源電圧依存性を抑制する基準電圧生成部１５５は、振幅制御部１５に限らず、充電電流制御部１６に用いてよいし、また、温度変動を抑制する基準電圧生成部１７は、充電電流制御部１６に限らず、振幅制御部１５に用いてもよい。すなわち、基準電圧生成部１５５、および基準電圧生成部１７は、電源電圧変動、温度変動を抑制した基準電圧を生成する汎用的な回路である。

［第３の実施の形態］
図７および図８を参照して、本実施の形態に係る発振回路１０ａについて説明する。発振回路１０ａでは、図１に示す発振回路１０に対して、コンデンサＣ１、Ｃ２を可変容量Ｃ１３、Ｃ１４に置き換え、また、充電電流制御部１６を充電電流制御部１６ｂに置き換えている。図７は、発振回路１０ａの全体回路を、図８は充電電流制御部１６ｂの回路を、各々示している。

図７に示すように、発振回路１０ａでは、充放電制御部１２によって充電、放電されるコンデンサＣ１３、およびコンデンサＣ１４が、各々可変容量となっている。可変容量Ｃ１３、Ｃ１４は各々複数のコンデンサと、各コンデンサに接続された複数のスイッチから成り、該複数のスイッチを制御する制御信号により可変容量Ｃ１３、Ｃ１４の容量値が調整される。

可変容量Ｃ１３（Ｃ１４）の容量値を大きく設定すると、充電信号Ａ（ＡＮ）のスルーレートが小さくなるので、コンパレータ１３（１４）の比較電圧である基準電圧ＷＡＶＥ＿Ｈに達する時間が長くなり、発振周波数が低下する。一方、可変容量Ｃ１３（Ｃ１４）の容量値を小さく設定すると、充電信号Ａ（ＡＮ）のスルーレートが大きくなるので、基準電圧ＷＡＶＥ＿Ｈに達する時間が短くなり、発振周波数が上昇する。以上のようにして、可変容量Ｃ１３、Ｃ１４の容量値を調整することにより、発振周波数を制御することができる。

コンデンサＣ１、Ｃ２を可変容量Ｃ１３、Ｃ１４に置き換えたことに伴い、図８に示すように、本実施の形態に係る充電電流制御部１６ｂでは、図６に示すトリミング回路１６８をカレントミラー回路１７４に置き換えている。すなわち、トリミング回路１６８はカレントソースＣＳ３、ＣＳ４、ＣＳ５によるカレントミラーにより構成され、カレントソースＣＳ３に流れる電流を基準電流として、複数の電流調整信号によりカレントソースＣＳ４、ＣＳ５に流れる電流を調整し、充電電流Ｂ、ＢＮを設定した。これに対し、発振回路１０ａでは、充電電流制御部１６ｂから出力される充電電流Ｂ、ＢＮは、カレントソースＣＳ８、ＣＳ９、およびＣＳ１０を含んで構成されるカレントミラー回路１７４で一定とし、可変容量Ｃ１３、Ｃ１４の容量値を変えることによって、充電電流Ｂ、ＢＮの設定を行っている。

以上のように、本実施の形態に係る発振回路によっても、温度変動、電源電圧変動に対する発振周波数の変動が抑制され、かつ発振周波数の精度を向上させることが可能な発振回路および発振方法を提供することができる。本実施の形態では、特に、本実施の形態に係る発振回路を半導体集積回路で構成し、モールド樹脂でパッケージ化した際に生ずる応力による特性変化が低減され、発振周波数の変動を抑制することができる、という効果が得られる。

なお、上記実施の形態では、可変電流源回路１６３において、基準電圧ＶＣＯＮＴに応じた基準電流Ｉ’を流す抵抗Ｒ２を備え、さらに、複数の電流調整信号により基準電流Ｉ’から可変電流を生成するトリミング回路１６８を備える構成としたが、これに限られない。たとえば、抵抗Ｒ２の代わりに、直列に接続した複数の抵抗素子と、それら複数の抵抗素子の接続点の各々とＧＮＤとを接続する複数のスイッチ素子からなる回路を用い、複数のスイッチ素子の各々を制御する複数の調整信号により、複数の抵抗の接続点を選択的にＧＮＤに接続するようにして、抵抗値を変える構成としてもよい。

また、上記実施の形態では、基準電圧生成部１７において、ＰＴＡＴ電流源１７１に流れる電流をミラーリングしたトリミング回路１７３によって電流値を変える構成を用いたが、これに限られない。たとえば、ＣＴＡＴ素子１７２の代わりに、直列に接続した複数のＣＴＡＴ素子と、それら複数のＣＴＡＴ素子の接続点の各々とＧＮＤとを接続する複数のスイッチ素子からなる回路を用い、複数のスイッチ素子の各々を制御する調整信号により、複数のＣＴＡＴ素子の接続点を選択的にＧＮＤに接続するようにして、電流値を変える構成としてもよい。

１０、１０ａ 発振回路
１１ フリップフロップ
１２、１２ａ 充放電制御部
１３ コンパレータ
１４ コンパレータ
１５、１５ａ 振幅制御部
１６、１６ａ、１６ｂ 充電電流制御部
１７ 基準電圧生成部
１５１ 制御電圧生成部
１５２ 電圧制御部
１５３ａ、１５３ｂ 位相補償回路
１５４ 積分器
１５５ 基準電圧生成部
１５６ ユニティゲインアンプ
１５７ バッファ
１５８ アンプ
１６１ 制御電圧生成部
１６２ 電圧制御部
１６３、１６３ａ 可変電流源回路
１６４ カレントミラー
１６５ スイッチドキャパシタ抵抗
１６６ フィルタ
１６７ 積分回路
１６８ トリミング回路
１６９ アンプ
１７１ ＰＴＡＴ電流源
１７２ ＣＴＡＴ素子
１７３ トリミング回路
１７４ カレントミラー回路
Ａ、ＡＮ 充電信号
Ｂ、ＢＮ 充電電流
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ８、Ｃ９、Ｃ１０、Ｃ１１、Ｃ１２ コンデンサ
Ｃ１３、Ｃ１４ 可変容量
ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４、ＣＳ５、ＣＳ８、ＣＳ９、ＣＳ１０ カレントソース
Ｑ１、Ｑ２、Ｑ３ ＭＯＳトランジスタ
Ｑ、ＱＮ 出力信号
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ８、Ｒ１２、Ｒ１７、Ｒ１８ 抵抗
Ｒ５ 可変抵抗
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８、ＳＷ９、ＳＷ１０ スイッチ
ＰＥＡＫ 振幅制御電圧
ＶＢＧ 基準電圧
ＶＣＯＮＴ 基準電圧
ＶＤＤ 電源電圧
ＶＦＣＲ 制御電圧
ＶＲＥＦ 基準電圧
ＶＲＥＦ＿Ｈ 基準電圧
ＷＡＶＥ＿Ｈ 基準電圧

Claims (10)

1. セット信号およびリセット信号により出力信号を生成するＲＳフリップフロップと、
   第１充電電流によって充電される第１のコンデンサと、
   第２充電電流によって充電される第２のコンデンサと、
   前記第１充電電流と前記第２充電電流とを前記出力信号により制御して前記第１のコンデンサと前記第２のコンデンサとを充放電する充放電制御部と、
   前記第１のコンデンサの充放電に伴う電圧の変化である第１充電信号と第１基準電圧とを比較して前記セット信号を出力する第１のコンパレータと、
   前記第２のコンデンサの充放電に伴う電圧の変化である第２充電信号と前記第１基準電圧とを比較して前記リセット信号を出力する第２のコンパレータと、
   前記第１基準電圧の電圧値と前記第１充電信号の電圧値とが一致するタイミングと、前記第１基準電圧の電圧値と前記第２充電信号の電圧値とが一致するタイミングと、を前記第１充電信号の波高値および前記第２充電信号の波高値に応じて制御する振幅制御部と、 前記出力信号の周波数に応じ前記第１充電電流を変化させて前記第１充電信号のスルーレート制御し、前記出力信号の周波数に応じ前記第２充電電流を変化させて前記第２充電信号のスルーレートを制御する充電電流制御部と、
   を備える発振回路。
2. 前記振幅制御部は、前記第１充電信号の波高値および前記第２充電信号の波高値に応じた振幅制御電圧を生成する第１制御電圧生成部と、第２基準電圧と前記振幅制御電圧との差分の電圧を前記第１基準電圧として生成する第１電圧制御部と、を備える
   請求項１に記載の発振回路。
3. 前記第１制御電圧生成部は、複数のコンデンサと複数のスイッチとを含むとともに、前記セット信号により前記複数のスイッチを切り替えて前記第１充電信号をサンプリングすることにより前記振幅制御電圧を生成し、前記リセット信号により前記複数のスイッチを切り替えて前記第２充電信号をサンプリングすることにより前記振幅制御電圧を生成するスイッチドキャパシタ回路であり、
   前記第１電圧制御部は、前記第２基準電圧と前記振幅制御電圧との差分の電圧を積分する積分回路である
   請求項２に記載の発振回路。
4. 前記第１電圧制御部は、電源電圧を分圧する抵抗対、第３基準電圧を入力とするバッファ、および前記抵抗対の接続点と前記バッファの出力との間に接続された可変抵抗を含み、調整信号により前記可変抵抗の抵抗値を調整することにより前記電源電圧の変動による電圧値の変動が抑制された前記第２基準電圧を生成する第２基準電圧生成部を備える
   請求項２または請求項３に記載の発振回路。
5. 前記第２基準電圧生成部は、前記第３基準電圧を生成するバンドギャップ回路を備える 請求項４に記載の発振回路。
6. 前記充放電制御部は、前記第１のコンデンサを前記第１充電電流で充電するか前記第１のコンデンサに蓄積された電荷を放電するかを切り替える第１のスイッチ部と、前記第２のコンデンサを前記第２充電電流で充電するか前記第２のコンデンサに蓄積された電荷を放電するかを切り替える第２のスイッチ部と、を含み、前記第１のスイッチ部と前記第２のスイッチ部とを前記出力信号により切り替えて前記第１のコンデンサと前記第２のコンデンサとを充放電する
   請求項１〜請求項５のいずれか１項に記載の発振回路。
7. 前記充電電流制御部は、第４基準電圧および前記出力信号の周波数に基づいて制御電圧を生成する第２制御電圧生成部、第５基準電圧と前記制御電圧との差分の電圧を第４基準電圧として生成する第２電圧制御部、および前記第４基準電圧に基づいて前記第１充電電流および前記第２充電電流を生成する可変電流源回路を含む
   請求項１〜請求項６のいずれか１項に記載の発振回路。
8. 前記第２制御電圧生成部は、前記出力信号の周波数に応じた抵抗値を示すスイッチドキャパシタ抵抗、カレントミラー、および前記スイッチドキャパシタ抵抗と前記カレントミラーの入力との間に挿入されるとともに前記第４基準電圧によって前記スイッチドキャパシタ抵抗との接続点の電圧が制御される第１の電圧制御素子を含み、前記カレントミラーの出力電流を電圧に変換することにより前記出力信号の周波数に応じた前記制御電圧を生成し、
   前記第２電圧制御部は、前記第５基準電圧と前記制御電圧との差分の電圧を積分する積分回路であり、
   前記可変電流源回路は、前記第４基準電圧に接続されるとともに前記第４基準電圧に応じた基準電流を流す第２の電圧制御素子、前記基準電流から複数の電流値の複数の電流を複製し、前記複数の電流の電流値の各々を調整信号により調整して前記第１充電電流および前記第２充電電流を生成するトリミング回路を含む
   請求項７に記載の発振回路。
9. 前記第２電圧制御部は、ＰＴＡＴ電流源、ＣＴＡＴ素子、および前記ＰＴＡＴ電流源の電流値を調整信号により調整するトリミング回路を備え、前記トリミング回路で調整した電流を前記ＣＴＡＴ素子に流すことにより周囲温度の変動による電圧値の変動が抑制された前記第５基準電圧を生成する第５基準電圧生成部を含む、
   請求項７または請求項８に記載の発振回路。
10. セット信号およびリセット信号により出力信号を生成するＲＳフリップフロップ、第１充電電流によって充電される第１のコンデンサ、および第２充電電流によって充電される第２のコンデンサを含む発振回路を発振させる発振方法であって、
    充放電制御部により、前記第１充電電流と前記第２充電電流とを前記出力信号で制御して前記第１のコンデンサと前記第２のコンデンサとを充放電させ、
    第１のコンパレータにより、前記第１のコンデンサの充放電に伴う電圧の変化である第１充電信号と第１基準電圧とを比較して前記セット信号を出力させ、
    第２のコンパレータにより、前記第２のコンデンサの充放電に伴う電圧の変化である第２充電信号と前記第１基準電圧とを比較して前記リセット信号を出力させ、
    振幅制御部により、前記第１基準電圧の電圧値と前記第１充電信号の電圧値とが一致するタイミングと、前記第１基準電圧の電圧値と前記第２充電信号の電圧値とが一致するタイミングと、を前記第１充電信号の波高値および前記第２充電信号の波高値に応じて制御させ、
    充電電流制御部によって、前記出力信号の周波数に応じ前記第１充電電流を変化させて前記第１充電信号のスルーレート制御し、前記出力信号の周波数に応じ前記第２充電電流を変化させて前記第２充電信号のスルーレートを制御させる
    発振方法。

Images