JP2015070464A - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP2015070464A JP2015070464A JP2013203166A JP2013203166A JP2015070464A JP 2015070464 A JP2015070464 A JP 2015070464A JP 2013203166 A JP2013203166 A JP 2013203166A JP 2013203166 A JP2013203166 A JP 2013203166A JP 2015070464 A JP2015070464 A JP 2015070464A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- oscillation
- transistors
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】トランジスタのフリッカーノイズによる影響を低減して出力周波数を安定させた発振回路を提供する。【解決手段】発振回路1は、電流源10として設けられる複数のトランジスタ11,12,13,14と、複数のトランジスタ11,12,13,14のうちから選択されるトランジスタの出力電流により充電を行うコンデンサ16,17と、コンデンサ16,17を放電させることによりコンデンサ16,17の充電電圧Va,VbをリセットするスイッチSF1,SF2と、コンデンサ16,17の充電電圧Va,Vbに基づいて所定周波数の発振信号SGN1を生成する信号生成回路30と、発振信号SGN1に基づき、複数のトランジスタ11,12,13,14のうちから、コンデンサ16,17を充電するトランジスタを循環的に切り替えて選択する制御回路20とを備える構成である。【選択図】図1
Description
本発明は、トランジスタを電流源としてコンデンサを充電することにより発振信号を生成する発振回路に関する。
従来、コンデンサを充放電することによって三角波を生成し、インバータやコンパレータなどを用いてその三角波から矩形波を生成して出力する発振回路が知られている(例えば特許文献1,2)。この種の発振回路では、コンデンサを充電するための電流源として一般にトランジスタが用いられる。すなわち、トランジスタから出力される電流によって充電されるコンデンサの充電電圧が所定電圧になればコンデンサを放電させる動作を繰り返し行うことにより、所定周波数の三角波が生成され、その三角波から矩形波状の発振信号を生成する。このような発振回路では、三角波の周波数が発振周波数となるため、コンデンサの容量と、トランジスタから出力される電流とにより、発振周波数を定めることができる。
ところで、電流源として用いるトランジスタには様々なノイズ(雑音)があり、出力電流はそのノイズの影響により変動する。そのため、コンデンサを充電する際の電流を設計値で安定させることができず、発振周波数が変動するという問題が発生する。例えば、トランジスタに含まれるノイズのうち、熱ノイズによる影響は、発振回路で生成される矩形波の周波数を分周して出力周波数を低下させることにより、低減することが可能である。しかし、トランジスタのフリッカーノイズ(1/fノイズ)は、低周波域に集中しているため、矩形波の周波数を分周して低下させてもフリッカーノイズの影響を低減することができない。
例えばフリッカーノイズによりトランジスタの出力電流が設計値よりも低下している場合、その電流によって充電されるコンデンサの充電電圧は、図5(a)に示す傾きLxで変化し、設計値に基づく理想的な傾きLdよりも小さくなる。そのため、コンデンサの充電電圧が所定電圧となるまでの充電期間が長くなり、三角波、ひいては矩形波の周期が長くなる。その結果、図5(b)に示すように発振周波数が目標周波数よりも低下してしまうという現象が発生する。また、これとは逆に、フリッカーノイズによりトランジスタの出力電流が設計値よりも高い場合には、発振周波数が目標周波数よりも高くなる。このような現象が発生すると、発振周波数を目標周波数で安定させることが困難である。
本発明は、上記問題点を解決するためになされたものであり、フリッカーノイズの影響を低減して出力周波数を安定させることを可能にした発振回路を提供することを目的とする。
上記目的を達成するため、本発明に係る発振回路は、電流源として設けられる複数のトランジスタと、複数のトランジスタのうちから選択される少なくとも1つのトランジスタの出力電流により充電を行うコンデンサと、コンデンサを放電させることによりコンデンサの充電電圧をリセットするスイッチと、コンデンサの充電電圧に基づいて所定周波数の発振信号を生成する信号生成回路と、発振信号に基づき、複数のトランジスタのうちから、コンデンサを充電するトランジスタを循環的に切り替えて選択する制御回路と、を備える構成である。
また上記発振回路は、信号生成回路で生成される発振信号を入力し、所定周波数よりも低い周波数の出力信号を生成して出力する周波数変換回路を更に備える構成とすることが好ましい。また制御回路は、コンデンサを充電するトランジスタとして、複数のトランジスタに含まれる2以上のトランジスタを選択するように構成することがより好ましい。さらに上記発振回路において、コンデンサは、第1のコンデンサと、第2のコンデンサとを備えた構成とし、制御回路は、コンデンサを充電するトランジスタを循環的に切り替えるとき、第1及び第2のコンデンサのうちから充電対象を交互に切り替えて選択するように構成することがより好ましい。
本発明によれば、制御回路が、電流源として設けられている複数のトランジスタのうちから、コンデンサを充電するトランジスタを循環的に切り替えて選択するため、複数のトランジスタに含まれる低周波成分のフリッカーノイズを高周波域へ遷移させることができると共に、所定周波数を中心に発振する発振信号を安定して生成することができる。そのため、フリッカーノイズの影響を低減して出力周波数を安定させることが可能である。
以下、本発明に関する好ましい実施形態について図面を参照しつつ詳細に説明する。尚、以下に説明する実施形態において互いに共通する部材には同一符号を付しており、それらについての重複する説明は省略する。
図1は、本実施形態における発振回路1の一構成例を示す図である。この発振回路1は、電流源10と、抵抗15と、第1のコンデンサ16と、第2のコンデンサ17と、制御回路20と、信号生成回路30と、周波数変換回路40と、複数のスイッチ群51,52,53とを備えて構成される。ここで、第1及び第2のコンデンサ16,17は、静電容量が互いに等しくなるように形成されている。
電流源10は、複数のMOSトランジスタ11,12,13,14を備えて構成される。本実施形態では、4つのMOSトランジスタ11,12,13,14により電流源10が構成される場合を例示する。これら4つのMOSトランジスタ11,12,13,14は、1つの半導体基板に対し、同一製造工程で同一サイズの素子として形成されるものである。そしてこれら4つのMOSトランジスタ11,12,13,14は、それぞれのソース端子が共通の電源電圧Vddに接続されており、ゲート端子に制御回路20から共通した駆動信号が入力することにより、それぞれのドレイン端子から電流を出力する。各MOSトランジスタ11,12,13,14から出力される電流は互いにほぼ等しい電流となるが、フリッカーノイズの影響により厳密には同一の電流とはならず、若干のバラツキを有している。
スイッチ群51は、8つのスイッチSA1,SA2,SB1,SB2,SC1,SC2,SD1,SD2を備えており、制御回路20から出力される制御信号によりオンオフ動作を行うように構成される。またスイッチ群52は、2つのスイッチSE1,SE2を備えており、制御回路20から出力される制御信号によりオンオフ動作を行うように構成される。
スイッチSA1は、その一端がMOSトランジスタ11のドレイン端子に接続され、他端がスイッチSE1,SE2に接続される。またスイッチSA2は、その一端がMOSトランジスタ11のドレイン端子に接続され、他端が抵抗15に接続される。これらスイッチSA1,SA2は、制御回路20からの制御信号により択一的にオン状態(閉状態)となるように制御される。
スイッチSB1は、その一端がMOSトランジスタ12のドレイン端子に接続され、他端がスイッチSE1,SE2に接続される。またスイッチSB2は、その一端がMOSトランジスタ12のドレイン端子に接続され、他端が抵抗15に接続される。これらスイッチSB1,SB2は、制御回路20からの制御信号により択一的にオン状態となるように制御される。
スイッチSC1は、その一端がMOSトランジスタ13のドレイン端子に接続され、他端がスイッチSE1,SE2に接続される。またスイッチSC2は、その一端がMOSトランジスタ13のドレイン端子に接続され、他端が抵抗15に接続される。これらスイッチSC1,SC2は、制御回路20からの制御信号により択一的にオン状態となるように制御される。
スイッチSD1は、その一端がMOSトランジスタ14のドレイン端子に接続され、他端がスイッチSE1,SE2に接続される。またスイッチSD2は、その一端がMOSトランジスタ14のドレイン端子に接続され、他端が抵抗15に接続される。これらスイッチSD1,SD2は、制御回路20からの制御信号により択一的にオン状態となるように制御される。
スイッチSE1は、その一端がスイッチSA1,SB1,SC1,SD1に接続され、他端が第1のコンデンサ16に接続される。そのため、スイッチSE1がオン状態になると、電流源10から出力される電流により第1のコンデンサ16が充電される。またスイッチSE2は、その一端がスイッチSA1,SB1,SC1,SD1に接続され、他端が第2のコンデンサ17に接続される。そのため、スイッチSE2がオン状態になると、電流源10から出力される電流により第2のコンデンサ17が充電される。これらスイッチSE1,SE2もまた、制御回路20からの制御信号により択一的にオン状態となるように制御される。したがって、電流源10から出力される電流によって充電されるコンデンサは、第1のコンデンサ16及び第2のコンデンサ17のうちから択一的に選択されることになる。
スイッチ群53は、2つのスイッチSF1,SF2を備えており、制御回路20から出力される制御信号によりオンオフ動作を行うように構成される。これらスイッチSF1,SF2は、第1及び第2のコンデンサ16,17のそれぞれを放電させるスイッチである。そして、これらスイッチSF1,SF2もまた、制御回路20からの制御信号により択一的にオン状態となるように制御される。
制御回路20は、4つのMOSトランジスタ11,12,13,14を駆動して電流を出力させると共に、上記スイッチ群51,52,53に含まれる各スイッチをオンオフさせることにより、第1及び第2のコンデンサ16,17に対する充放電が交互に繰り返されるように制御する。このとき、制御回路20は、4つのMOSトランジスタ11,12,13,14のうちから少なくとも1つのMOSトランジスタを選択し、その選択したMOSトランジスタから出力される電流により第1又は第2のコンデンサ16,17の充電を行うように制御する。尚、本実施形態では、4つのMOSトランジスタ11,12,13,14から3つのMOSトランジスタを順次選択して3つのMOSトランジスタの出力電流で第1又は第2のコンデンサ16,17の充電を行う例について説明する。また制御回路20は、第1及び第2のコンデンサ16,17に対する充放電を切り替えるとき、次に充電を行う3つのMOSトランジスタを切り替える。
図2は、制御回路20による各スイッチのオンオフ状態の一例を示すタイミングチャートである。本実施形態では、電流源10として4つのMOSトランジスタ11,12,13,14が設けられているため、制御回路20が、上記スイッチ群51,52,53に含まれる各スイッチのオンオフ状態を制御するときには、図2に示すように第1期間、第2期間、第3期間及び第4期間の4つの期間を1サイクルとして制御する。
第1期間では、スイッチSA2がオンであり、スイッチSA1がオフであるため、MOSトランジスタ11から出力される電流が抵抗15に流れる。またスイッチSB1,SC1,SD1がオン、スイッチSB2,SC2,SD2がオフであると共に、スイッチSE1がオンであるため、MOSトランジスタ12,13,14から出力される電流により第1のコンデンサ16が充電される。このとき、スイッチSF2がオンであるため、第2のコンデンサ17は放電状態であり、第2のコンデンサ17の充電電圧がリセットされている。
第2期間では、スイッチSB2がオンであり、スイッチSB1がオフであるため、MOSトランジスタ12から出力される電流が抵抗15に流れる。またスイッチSA1,SC1,SD1がオン、スイッチSA2,SC2,SD2がオフであると共に、スイッチSE2がオンであるため、MOSトランジスタ11,13,14から出力される電流により第2のコンデンサ17が充電される。このとき、スイッチSF1がオンであるため、第1のコンデンサ16は放電状態であり、第1のコンデンサ16の充電電圧がリセットされる。
第3期間では、スイッチSC2がオンであり、スイッチSC1がオフであるため、MOSトランジスタ13から出力される電流が抵抗15に流れる。またスイッチSA1,SB1,SD1がオン、スイッチSA2,SB2,SD2がオフであると共に、スイッチSE1がオンであるため、MOSトランジスタ11,12,14から出力される電流により第1のコンデンサ16が充電される。このとき、スイッチSF2がオンであるため、第2のコンデンサ17は放電状態であり、第2のコンデンサ17の充電電圧がリセットされる。
第4期間では、スイッチSD2がオンであり、スイッチSD1がオフであるため、MOSトランジスタ14から出力される電流が抵抗15に流れる。またスイッチSA1,SB1,SC1がオン、スイッチSA2,SB2,SC2がオフであると共に、スイッチSE2がオンであるため、MOSトランジスタ11,12,13から出力される電流により第2のコンデンサ17が充電される。このとき、スイッチSF1がオンであるため、第1のコンデンサ16は放電状態であり、第1のコンデンサ16の充電電圧がリセットされる。
このように制御回路20は、4つのMOSトランジスタ11,12,13,14の中から3つのMOSトランジスタを選択して第1又は第2のコンデンサ16,17を交互に充電すると共に、第1又は第2のコンデンサ16,17を充電する3つのMOSトランジスタを循環的に切り替えていくことにより、第1又は第2のコンデンサ16,17を充電する電流をチョッピングするように構成される。
信号生成回路30は、第1のコンデンサ16の接地側とは異なる側のノードaに現れる充電電圧Vaと、第2のコンデンサ17の接地側とは異なる側のノードbに現れる充電電圧Vbとに基づき、所定周波数の発振信号SGN1を生成する回路である。この信号生成回路30は、インバータ31,32と、論理回路33とを備えている。インバータ31は、第1のコンデンサ16の充電電圧Vaが所定電位を越えるタイミングでその出力を反転させる。またインバータ32は、第2のコンデンサ17の充電電Vbが所定電位を越えるタイミングでその出力を反転させる。論理回路33は、インバータ31,32の出力に基づいて発振信号SGN1を生成する。この論理回路33は、例えばインバータ31,32の出力が反転するタイミングで矩形波の出力を反転させることにより、所定周波数の発振信号SGN1を生成する。尚、インバータ31,32の代わりにコンパレータを用いても良い。
信号生成回路30で生成される発振信号SGN1は、制御回路20へとフィードバックされる。そして制御回路20は、その発振信号SGN1に基づき、上述した第1期間、第2期間、第3期間及び第4期間の4つの期間を順に切り替える。例えば、制御回路20は、発振信号SGN1のパルスエッジ(立ち上がり及び立ち下がりエッジ)を検知したタイミングで第1期間、第2期間、第3期間及び第4期間を順次切り替えていく。
周波数変換回路40は、信号生成回路30で生成される発振信号SGN1の周波数を低下させた出力信号SGN2を生成する回路である。例えば、発振信号SGN1が200kHzである場合、周波数変換回路40は、200kHzの発振信号SGN1を2分周することにより100kHzの出力信号SGN2を生成し、出力する。これにより、発振信号SGN1に含まれるノイズ成分を低減することができる。このような周波数変換回路40は、例えば分周回路やPLL(Phase Locked Loop)回路、ローパスフィルタなどによって構成される。
図3は、第1及び第2のコンデンサ16,17の充電電圧Va,Vb及びその充電電圧Va,Vbに基づいて生成される発振信号SGN1の一例を示す図である。第1期間において3つのMOSトランジスタ12,13,14から出力される電流により第1のコンデンサ16への充電が行われると、第1のコンデンサ16の充電電圧Vaは、図3に示すように傾きL1で増加する三角波となる。また第2期間では、第1期間とは異なる3つのMOSトランジスタ11,13,14で第2のコンデンサ17への充電が行われるので、第2のコンデンサ17の充電電圧Vbは、図3に示すように、第1期間の傾きL1とは異なる傾きL2で増加する三角波となる。また第3期間では、第1期間及び第2期間とは異なる3つのMOSトランジスタ11,12,14で第1のコンデンサ16への充電が行われるので、第1のコンデンサ16の充電電圧Vaは、図3に示すように、第1期間及び第2期間の傾きL1,L2のそれぞれとは異なる傾きL3で増加する三角波となる。さらに第4期間では、第1期間乃至第3期間のそれぞれとは異なる3つのMOSトランジスタ11,12,13で第2のコンデンサ17への充電が行われるので、第2のコンデンサ17の充電電圧Vbは、図3に示すように、第1乃至第3期間のそれぞれの傾きL1,L2,L3とは異なる傾きL4で増加する三角波となる。これら充電電圧Va,Vbの傾きL1,L2,L3,L4の相違は、4つのMOSトランジスタ11,12,13,14のそれぞれに含まれるフリッカーノイズによるものである。尚、4つのMOSトランジスタ11,12,13,14にフリッカーノイズが存在しないと仮定した場合、各期間における充電電圧Va,Vbは、図3において破線で示すように設計値に基づく理想的な傾きLdで増加する。
4つのMOSトランジスタ11,12,13,14のそれぞれに含まれるフリッカーノイズには、出力電流を設計値よりも大きくするノイズもあれば、出力電流を設計値よりも小さくするノイズもある。4つのMOSトランジスタ11,12,13,14には、そのようなフリッカーノイズがほぼ均等に分散して含まれていると考えられる。そのため、第1乃至第4期間のそれぞれにおいて、4つのMOSトランジスタ11,12,13,14の中から第1又は第2のコンデンサ16,17を充電する3つのMOSトランジスタを循環的に選択していくことにより、充電電圧Va,Vbの傾きが理想的な傾きLdよりも大きくなる期間と、充電電圧Va,Vbの傾きが理想的な傾きLdよりも小さくなる期間とがほぼ均等に発生するようになる。例えば図3の例では、第1及び第2期間の傾きL1,L2が理想的な傾きLdよりも大きく、第3及び第4期間の傾きL3,L4が理想的な傾きLdよりも小さくなっている場合を示している。
信号生成回路30は、上記のような充電電圧Va,Vbが所定電位Vthになったタイミングで矩形波出力を反転させることにより、発振信号SGN1を出力する。そして充電電圧Va,Vbのそれぞれが所定電位Vthとなるタイミングは、第1乃至第4期間のそれぞれで異なるタイミングとなるため、発振信号SGN1のパルスエッジの間隔が一定ではなくなる。つまり、発振信号SGN1のパルスエッジの位置が、各期間において選択された3つのMOSトランジスタに含まれるフリッカーノイズにより変動する。
図4は、信号生成回路30で生成される発振信号SGN1の特性を示す図である。図4(a)では、信号生成回路30で生成される発振信号SGN1を実線で示しており、所定周波数の理想的な発振信号を破線で示している。図4(a)に示すように、発振信号SGN1のパルスエッジは、理想的な発振信号のパルスエッジからずれた状態となる。このようなパルスエッジの位置ずれは、4つのMOSトランジスタ11,12,13,14のそれぞれに含まれる低周波成分のフリッカーノイズがチョッピングによって高周波域に遷移することにより現れる。その結果、発振信号SGN1による第1乃至第4期間の各期間の長さは、理想的な発振信号の各期間の長さとは異なる長さになる。ただし、第1期間から第4期間へ進む過程において各期間に含まれるフリッカーノイズは順次蓄積されて平均化されるため、第4期間が終了するタイミングでのパルスエッジの位置は、理想的な発振信号のパルスエッジの位置とほぼ等しくなる。
そのような発振信号SGN1の周波数特性は、図4(b)に示すような特性となる。すなわち、発振信号SGN1は、目標周波数からシフトすることなく、目標周波数を中心にしてフリッカーノイズを含む高周波ノイズ成分による広がりを有する周波数特性となる。したがって、発振信号SGN1の発振周波数を目標周波数で安定させることができる。
そして周波数変換回路40は、そのような発振信号SGN1の発振周波数を所定の出力周波数に低下させることにより、フリッカーノイズを含む高周波ノイズ成分を低減した出力信号SGN2を出力する。つまり、周波数変換回路40から出力される出力信号SGN2は、フリッカーノイズによる影響が低減された信号となり、しかも所定の出力周波数で安定した信号となる。尚、このような周波数変換回路40は、発振回路1の外部回路として設けられても良い。その場合、発振回路1は、信号生成回路30で生成される発振信号SGN1を、外部回路として設けられる周波数変換回路40へ出力することにより、フリッカーノイズによる影響を低減することができる。
以上のように本実施形態の発振回路1は、電流源10として複数のMOSトランジスタ11,12,13,14を設けており、それら複数のMOSトランジスタ11,12,13,14のうちから選択される3つのMOSトランジスタの出力電流により第1又は第2のコンデンサ16,17を充電し、それら第1又は第2のコンデンサ16,17の充電電圧Va,Vbに基づいて発振信号SGN1を生成する。そして制御回路20は、複数のMOSトランジスタ11,12,13,14のうちから、第1又は第2のコンデンサ16,17を充電する3つのMOSトランジスタを循環的に順次切り替えて選択するため、複数のMOSトランジスタ11,12,13,14のそれぞれに含まれるフリッカーノイズを高周波域へと遷移させることができ、所定の目標周波数を中心に安定して発振する発振信号SGN1が得られるようになる。
また周波数変換回路40がそのような発振信号SGN1を入力し、発振信号SGN1の発振周波数よりも低い周波数の出力信号SGN2を生成して出力することにより、フリッカーノイズが低減された所定周波数の出力信号SGN2を得ることができるようになる。
以上、本発明の一実施形態について説明したが、本発明は上述したものに限定されるものではなく、種々の変形例が適用可能である。
例えば、上記実施形態では、第1又は第2のコンデンサ16,17を充電するときには、電流源10に含まれる4つのMOSトランジスタ11,12,13,14のうちから3つを選択して充電する場合を例示したが、これに限られるものではない。例えば、4つのMOSトランジスタ11,12,13,14のうちから1つずつ順に選択して第1又は第2のコンデンサ16,17を充電するようにしても良い。ただし、4つのMOSトランジスタ11,12,13,14から1つずつ順に選択して充電を行う場合には、各MOSトランジスタ11,12,13,14から出力される電流を上げることが必要となり、各MOSトランジスタ11,12,13,14の素子サイズが大型化する。そのため、制御回路20は、第1又は第2のコンデンサ16,17を充電するとき、電流源10として設けられている4つのMOSトランジスタ11,12,13,14のうちから2以上のMOSトランジスタを選択して充電を行うことにより、素子サイズの大型化を抑制することが好ましい。尚、より好ましくは、上記実施形態で説明したように、電流源10として設けられている4つのMOSトランジスタ11,12,13,14のうち、1つのMOSトランジスタから出力される電流を抵抗15に流し、他の3つのMOSトランジスタから出力される電流で第1又は第2のコンデンサ16,17を充電することである。
また上記実施形態では、電流源10として4つのMOSトランジスタ11,12,13,14を設けた場合を例示して説明したが、電流源10として設けるMOSトランジスタの数は、4つに限られるものではない。すなわち、電流源10としては2以上の複数のMOSトランジスタが設けられていれば良い。ただし、MOSトランジスタの数は多くなる程、発振信号SGN1のパルスエッジの位置を理想的な位置に近づけることができる。そのため、電流源10として設けるMOSトランジスタの数は4つ以上とすることが好ましい。
また上記実施形態では、第1及び第2のコンデンサ16,17を設け、制御回路20が第1又は第2のコンデンサ16,17を充電するMOSトランジスタを循環的に切り替えるとき、それら第1及び第2のコンデンサ16,17のうちから充電対象となるコンデンサを交互に切り替えて選択する構成例について説明した。しかし、電流源10によって充電されるコンデンサは、必ずしも2つ設ける必要はなく、1つのコンデンサに対して充放電を繰り返すように構成しても構わない。
また上記実施形態では、電流源10として、MOSトランジスタを用いる場合を例示したが、これに限られるものでもなく、例えばバイポーラトランジスタによって電流源10が構成されるものであっても構わない。
1…発振回路、10…電流源、11,12,13,14…MOSトランジスタ、15…抵抗、16,17…コンデンサ、20…制御回路、30…信号生成回路、40…周波数変換回路、51,52,53…スイッチ群
Claims (4)
- 電流源として設けられる複数のトランジスタと、
前記複数のトランジスタのうちから選択される少なくとも1つのトランジスタの出力電流により充電を行うコンデンサと、
前記コンデンサを放電させることにより前記コンデンサの充電電圧をリセットするスイッチと、
前記コンデンサの充電電圧に基づいて所定周波数の発振信号を生成する信号生成回路と、
前記発振信号に基づき、前記複数のトランジスタのうちから、前記コンデンサを充電するトランジスタを循環的に切り替えて選択する制御回路と、
を備えることを特徴とする発振回路。 - 前記信号生成回路で生成される前記発振信号を入力し、前記所定周波数よりも低い周波数の出力信号を生成して出力する周波数変換回路を更に備えることを特徴とする請求項1に記載の発振回路。
- 前記制御回路は、前記コンデンサを充電するトランジスタとして、前記複数のトランジスタに含まれる2以上のトランジスタを選択することを特徴とする請求項1又は2に記載の発振回路。
- 前記コンデンサは、第1のコンデンサと、第2のコンデンサとを備え、
前記制御回路は、前記コンデンサを充電するトランジスタを循環的に切り替えるとき、前記第1及び第2のコンデンサのうちから充電対象を交互に切り替えて選択することを特徴とする請求項1に記載の発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013203166A JP2015070464A (ja) | 2013-09-30 | 2013-09-30 | 発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013203166A JP2015070464A (ja) | 2013-09-30 | 2013-09-30 | 発振回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015070464A true JP2015070464A (ja) | 2015-04-13 |
Family
ID=52836751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013203166A Pending JP2015070464A (ja) | 2013-09-30 | 2013-09-30 | 発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015070464A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017038150A (ja) * | 2015-08-07 | 2017-02-16 | 株式会社東芝 | 発振器 |
-
2013
- 2013-09-30 JP JP2013203166A patent/JP2015070464A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017038150A (ja) * | 2015-08-07 | 2017-02-16 | 株式会社東芝 | 発振器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10530297B2 (en) | Semiconductor device and control method of semiconductor device | |
KR20120130091A (ko) | 주파수-전류 피드백을 가진 온도-안정 발진기 회로 | |
US20180102767A1 (en) | Switched-capacitor dc-dc convertor and control method thereof | |
JP2017038150A (ja) | 発振器 | |
CN110518896B (zh) | 一种提供任意频率及占空比的时钟发生电路与芯片 | |
US20100289548A1 (en) | Frequency Generator for Generating Signals with Variable Frequencies | |
CN111033274B (zh) | 低功率低占空比开关电容器分压器 | |
JP2023552890A (ja) | Rc発振回路 | |
US11063515B2 (en) | Power converter | |
US9494963B2 (en) | Multi-stage voltage division circuit | |
JP2006222524A (ja) | 発振回路 | |
JP2016072870A (ja) | 発振回路 | |
US9450588B2 (en) | Phase lock loop, voltage controlled oscillator of the phase lock loop, and method of operating the voltage controlled oscillator | |
JP2011239062A (ja) | クロック生成回路 | |
US20060232346A1 (en) | Integrated circuit including a ring oscillator circuit | |
JP5450470B2 (ja) | 鋸波生成回路 | |
JP2015070464A (ja) | 発振回路 | |
JP2010171727A (ja) | クロック発生回路 | |
US8604845B2 (en) | Triangular wave generator and method generating triangular wave thereof | |
US10756710B2 (en) | Integrated ring oscillator clock generator | |
KR101986799B1 (ko) | 저전력과 작은 면적으로 구현한 단일 비교기 구조의 릴렉세이션 발진기 | |
JP5952575B2 (ja) | チャージポンプ回路 | |
JP6277691B2 (ja) | 制御信号生成回路及び回路装置 | |
Antonescu et al. | A low cost high frequency charge/discharge CMOS oscillator | |
KR100960799B1 (ko) | 지터링 방식의 발진기 |