JP5952575B2 - チャージポンプ回路 - Google Patents

Description

本発明は、チャージポンプ回路に関し、より詳細には、キャパシタを充放電して電圧を昇降圧するチャージポンプ回路に関する。

近年、ＬＳＩデバイスに供給される電源電圧ＶＤＤ・グランドＶＳＳを元にそれをチャージポンプ回路にて負昇圧し、電源電圧ＶＤＤの電圧の極性を反転した電圧（負電圧）を基準電圧とすることで、ＬＳＩデバイス内部における電源電圧範囲を拡大させることがある。
図１（ａ），（ｂ）は、従来のチャージポンプ回路を説明するための回路構成図で、従来の負電圧を供給するための回路としては、図１（ａ），（ｂ）に示すような電圧反転回路が提案されている（例えば、特許文献１参照）。チャージポンプ（Ｃｈａｒｇｅ ｐｕｍｐ）とは、コンデンサとスイッチを組み合わせることによって電圧を上昇させるための電子回路である。

上述した特許文献１に記載されている単一構成のチャージポンプ回路は、入力電圧＋Ｖｒｅｆの電圧の極性を反転した電圧を出力するチャージポンプ回路である。図１（ａ），（ｂ）に示したチャージポンプ回路は、２つのキャパシタＣ１、Ｃ２及びＭＯＳＦＥＴスイッチＳ１〜Ｓ４から構成されている。入力端子ＩＮに＋Ｖｒｅｆを印加した状態で、スイッチＳ１、Ｓ２をオンし、キャパシタＣ１に基準電圧Ｖｒｅｆを充電し、その後に、スイッチＳ３、Ｓ４をオンし、キャパシタＣ１の基準電圧Ｖｒｅｆは放電され、キャパシタＣ２に反転した電圧を充電する。この動作を繰り返すことにより、出力電圧として−Ｖｒｅｆを負荷に供給することができる。

特開２００１−２５８２４１号公報

しかしながら、上述した従来のチャージポンプ回路は、充電と放電との切替えを一定の周期で行うと、その周期で充電及び放電の電流が瞬間的に流れ、切替えの周期（周波数）で大きな電磁ノイズが発生するという問題がある。チャージポンプ回路から所定の周波数で大きな電磁ノイズが発生すると、同じ周波数あるいはその高調波帯を利用する電子機器に悪影響を与えるＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁干渉）が問題となる。そのため、電磁ノイズを抑制可能なチャージポンプ回路が必要である。しかしながら、上述した特許文献１には、充放電に起因する電磁ノイズを抑制することについては何ら念頭に置いていない。また、上述した特許文献１のチャージポンプ回路は、各スイッチを制御するためのスイッチ制御回路とクロック生成回路が別途必要となる。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、キャパシタの充放電に伴って発生する電磁ノイズを抑制可能とし、かつスイッチ制御回路とクロック生成回路が不要なチャージポンプ回路を提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、キャパシタを充放電して電圧を昇降圧するチャージポンプ回路において、相補チャージポンプ回路を複数個設置し、該相補チャージポンプ回路の各入力電圧の電圧入力端子を並列接続し、前記相補チャージポンプ回路の各出力電圧の電圧出力端子を並列接続するように構成し、前段の相補チャージポンプ回路の出力クロックを、次段の相補チャージポンプ回路の入力クロックとなるよう接続し、連結された複数の前記相補チャージポンプ回路の動作クロックが重複しないように動作することを特徴とするチャージポンプ回路。（図５及び図９に対応）

また、請求項２に記載の発明は、請求項１に記載の発明において、前記連結された複数の相補チャージポンプ回路の動作クロックが重複しないように動作することで、１つの相補チャージポンプ回路がその入力電圧をそのフライングキャパシタに電化充電する期間は、他の相補チャージポンプ回路がそのフライングキャパシタの電化放電期間となり出力電圧を連続して生成することを特徴とする。

また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記連結された複数の相補チャージポンプ回路の最後段の前記相補チャージポンプ回路の出力クロックを、最前段の相補チャージポンプ回路の入力クロックとなるよう接続し、リング発振器を構成することを特徴とする。
また、請求項４に記載の発明は、請求項１乃至３のいずれかに記載の発明において、前記相補チャージポンプ回路は、第１のチャージポンプと第２のチャージポンプで構成され、前記第１のチャージポンプと前記第２のチャージポンプが相補動作することで、前記第１のチャージポンプと前記第２のチャージポンプが交互に各出力電圧を生成することを特徴とする。

また、請求項５に記載の発明は、請求項４に記載の発明において、前記第１のチャージポンプを構成する各スイッチと前記第２のチャージポンプを構成する各スイッチの制御を互いに相補制御することを特徴とする。
また、請求項６に記載の発明は、請求項１乃至３のいずれかに記載の発明において、前記相補チャージポンプ回路は、入力電圧（ＶＤＤ）と基準電圧（ＶＳＳ）と間で遷移するクロック信号（ＣＫＯ１１１）が一端に入力される第１のキャパシタ（Ｃ１１１）と、該第１のキャパシタの他端に各入力端子が接続される第１及び第２のスイッチ（ＳＷ１３１，ＳＷ１４１）とを有し、前記第２のスイッチの出力端子から出力電圧を出力する第１のチャージポンプと、前記クロック信号の反転信号（ＣＫＯ２１１）が一端に入力される第２のキャパシタ（Ｃ２１１）と、該第２のキャパシタの他端に接続される第３及び第４のスイッチ（ＳＷ２３１，ＳＷ２４１）とを有し、前記第４のスイッチの出力端子から出力電圧を出力する第２のチャージポンプとを備え、前記第１のキャパシタの他端の電圧に従い前記第３及び第４のスイッチがオンオフ制御され、前記第２のキャパシタの他端の電圧に従い前記第１及び第２のスイッチがオンオフ制御することで、前記第１のチャージポンプと前記第２のチャージポンプが交互に各出力電圧を出力することを特徴とする。（図２乃至図３に対応）

また、請求項７に記載の発明は、請求項１乃至３のいずれかに記載の発明において、前記相補チャージポンプ回路は、入力電圧（ＶＤＤ）と基準電圧（ＶＳＳ）と間で遷移するクロック信号（ＣＫＯ１１１）が一端に入力される第１のキャパシタ（Ｃ１１１）と、該第１のキャパシタの他端に各入力端子が接続される第１及び第２のスイッチ（ＳＷ１３１，ＳＷ１４１）とを有し、前記第２のスイッチの出力端子から出力電圧を出力する第１のチャージポンプとを備え、前記第１及び第２のスイッチがオンオフ制御することで、前記第１のチャージポンプが出力電圧を出力することを特徴とする。（図７及び図８に対応）
また、請求項８に記載の発明は、キャパシタを充放電して電圧を昇降圧するチャージポンプ回路において、相補チャージポンプ回路を複数個設置し、該相補チャージポンプ回路の各入力電圧の電圧入力端子を並列接続し、前記相補チャージポンプ回路の各出力電圧の電圧出力端子を並列接続するように構成し、前記相補チャージポンプ回路は、入力電圧と基準電圧と間で遷移するクロック信号が一端に入力される第１のキャパシタと、該第１のキャパシタの他端に各入力端子が接続される第１及び第２のスイッチとを有し、前記第２のスイッチの出力端子から出力電圧を出力する第１のチャージポンプと、前記クロック信号の反転信号が一端に入力される第２のキャパシタと、該第２のキャパシタの他端に接続される第３及び第４のスイッチとを有し、前記第４のスイッチの出力端子から出力電圧を出力する第２のチャージポンプとを備え、前記第１のキャパシタの他端の電圧に従い前記第３及び第４のスイッチがオンオフ制御され、前記第２のキャパシタの他端の電圧に従い前記第１及び第２のスイッチがオンオフ制御することで、前記第１のチャージポンプと前記第２のチャージポンプが交互に各出力電圧を出力することを特徴とする。

本発明によれば、複数個の相補チャージポンプ回路を設置接続することで、キャパシタの充放電に伴って発生する電磁ノイズを分散させ、また、複数個の相補チャージポンプ回路のクロック接続系を自己発振させることで、動作クロックを自己生成する。このため、チャージポンプ回路の電磁ノイズを抑制でき、かつスイッチ制御回路とクロック生成回路が不要となる。したがって、キャパシタの充放電に伴って発生する電磁ノイズを抑制可能とし、かつスイッチ制御回路とクロック生成回路が不要なチャージポンプ回路が実現できる。

（ａ），（ｂ）は、従来のチャージポンプ回路を説明するための回路構成図である。 本発明に係るチャージポンプ回路を構成する相補チャージポンプ回路の実施形態１を説明するための回路構成図である。 （ａ）乃至（ｆ）は、図２に示した相補チャージポンプ回路の動作タイミング・チャートを示す図である。 本発明に係るチャージポンプ回路を構成する相補チャージポンプ回路の実施形態１の他の例を説明するための回路構成図である。 本発明に係るチャージポンプ回路の実施例１を説明するための回路ブロック図である。 （ａ），（ｂ）は、図５に示したチャージポンプ回路の動作タイミング・チャートを示す図である。 本発明に係るチャージポンプ回路を構成する相補チャージポンプ回路の実施形態２を説明するための回路構成図である。 本発明に係るチャージポンプ回路を構成する相補チャージポンプ回路の実施形態１の他の例を説明するための回路構成図である。 本発明に係るチャージポンプ回路の実施例２を説明するための回路ブロック図である。 （ａ），（ｂ）は、図９に示したチャージポンプ回路の動作タイミング・チャートを示す図である。

以下、図面を参照して本発明の各実施形態について説明する。
＜実施形態１＞
図２は、本発明に係るチャージポンプ回路を構成する相補チャージポンプ回路の実施形態１を説明するための回路構成図である。図中符号２０は相補チャージポンプ回路を示している。

まず、本発明の相補チャージポンプ回路が、Ｎウェル（Ｎ−ｗｅｌｌ）を備えたＰ型基板上に構成されるものとして説明する。なお、ここでは、素子遅延はないものとして動作を説明する。
図２に示した相補チャージポンプ回路は、スイッチＳＷ１１１〜ＳＷ１４１とフライングキャパシタＣ１１１で構成される第１のチャージポンプと、スイッチＳＷ２１１〜ＳＷ２４１とフライングキャパシタＣ２１１で構成される第２のチャージポンプとを有する。以下では、フライングキャパシタＣ１１１の電極のうち、ＳＷ１１１側を第１電極、ＳＷ１３１側を第２電極という。フライングキャパシタＣ２１１の電極のうち、ＳＷ２１１側を第１電極、ＳＷ２３１側を第２電極という。

第１のチャージポンプのＳＷ１１１、ＳＷ１３１は、ＰＭＯＳトランジスタであり、ＳＷ１２１、ＳＷ１４１は、ＮＭＯＳトランジスタとなる。ＳＷ１１１は、フライングキャパシタＣ１１１の第１電極と入力端子ＶＩＮ１１１との間に接続される。ＳＷ１２１は、フライングキャパシタＣ１１１の第１電極と接地端子との間に接続される。ＳＷ１３１は、フライングキャパシタＣ１１１の第２電極と接地端子との間に接続される。ＳＷ１４１は、フライングキャパシタＣ１１１の第２電極と出力端子ＶＯＵＴ１１１との間に接続される。ＳＷ１４１のバックゲート端子は、ＳＷ１４１がラッチアップするのを防止するためにＶＯＵＴ１１１に接続される。ＳＷ１１１、ＳＷ１２１のゲート端子は、入力クロック端子ＣＫＩ１１１に接続される。ＳＷ１３１、ＳＷ１４１のゲート端子は、第２のチャージポンプのフライングキャパシタＣ２１１の第２電極に接続される。ＳＷ１１１とＳＷ１２１で構成されるインバータ出力は、出力クロック端子ＣＫＯ１１１となる。

第２のチャージポンプのＳＷ２１１、ＳＷ２３１は、ＰＭＯＳトランジスタであり、ＳＷ２２１、ＳＷ２４１は、ＮＭＯＳトランジスタとなる。ＳＷ２１１は、フライングキャパシタＣ２１１の第１電極と入力端子ＶＩＮ２１１との間に接続される。ＳＷ２２１は、フライングキャパシタＣ２１１の第１電極と接地端子との間に接続される。ＳＷ２３１は、フライングキャパシタＣ２１１の第２電極と接地端子との間に接続される。ＳＷ２４１は、フライングキャパシタＣ２１１の第２電極と出力端子ＶＯＵＴ２１１との間に接続される。ＳＷ２４１のバックゲート端子は、ＳＷ２４１がラッチアップするのを防止するためにＶＯＵＴ２１１に接続される。ＳＷ２１１、ＳＷ２２１のゲート端子は、ＣＫＯ１１１に接続される。ＳＷ２３１、ＳＷ２４１のゲート端子は、第１のチャージポンプのフライングキャパシタＣ１１１の第２電極に接続される。ＳＷ２１１とＳＷ２２１で構成されるインバータ出力は、出力クロック端子ＣＫＯ２１１となる。第１のチャージポンプの入力端子ＶＩＮ１１１と第２のチャージポンプの出力端子ＶＩＮ２１１は、ＶＩＮ端子に共通接続される。第１のチャージポンプの出力端子ＶＯＵＴ１１１と第２のチャージポンプの出力端子ＶＯＵＴ２１１は、ＶＯＵＴ端子に共通接続され、ＶＯＵＴ端子には安定化キャパシタＣｏｕｔが接地接続されている。

図３（ａ）乃至（ｆ）は、図２に示した相補チャージポンプ回路の動作タイミング・チャートを示す図である。ただし、クロック入力前の初期状態では、各フライングキャパシタの充電電圧は０Ｖとする。入力端子ＶＩＮは電源電圧ＶＤＤを印加した状態とする。
クロックＣＫＩ１１１にＶＤＤを入力開始直後、区間［１］において、ノードＣＫＯ１１１はＶＳＳ、ノードＣＫＯ２１１はＶＤＤ、ノードＶＣＫ１１１はＶＳＳ、ノードＶＣＫ２１１はＶＤＤとなる。このときＳＷ２３１はオンし、フライングキャパシタＣ２１１を充電する。Ｃ２１１の充電によりノードＶＣＫ２１１の電圧レベルがＶＤＤから徐々に下降し、この下降分をＶ１とする。このときＳＷ１３１はオフする。また、このとき、ＳＷ１４１はオンし、ＶＣＫ１１１の電圧ＶＳＳがＶＯＵＴ１１１に出力されＶＯＵＴ端子のキャパシタＣｏｕｔに充電される。このとき、ＳＷ２４１はオフする。

次の区間［２］において、クロックＣＫＩ１１１がＶＳＳのとき、ＣＫＯ１１１はＶＤＤ、ＣＫＯ２１１はＶＳＳとなり、このときＶＣＫ２１１はＣ２１１の充電電圧Ｖ２１１よりＶＳＳ−Ｖ１となり、ＳＷ１３１がオンしてフライングキャパシタＣ１１１を充電する。Ｃ１１１の充電によりＶＣＫ１１１の電位がＶＤＤから徐々に下降し、この下降分をＶ２とする。このときＳＷ２３１はオフする。また、このとき、ＳＷ２４１はオンし、ＶＣＫ２１１の電圧ＶＳＳ−Ｖ１がＶＯＵＴ２１１に出力されＶＯＵＴ端子のキャパシタＣｏｕｔに充電される。このとき、ＳＷ１４１はオフする。

次の区間［３］において、クロックＣＫＩ１１１がＶＤＤのとき、ＶＣＫ１１１はＣ１１１の充電電圧Ｖ２よりＶＳＳ−Ｖ２となり、ＳＷ２３１がオンしてＣ２１１を充電する。このとき、ＳＷ１４１はオンし、ＶＣＫ１１１の電圧ＶＳＳ−Ｖ２がＶＯＵＴ１１１に出力されＶＯＵＴ端子のキャパシタＣｏｕｔに充電される。
以下ＣＫＩ１１１が位相反転するごとに同様の動作を繰り返すことで、Ｃ１１１とＣ２１１の充電電圧は上昇し、最終的にＶＤＤとなることで、ＶＯＵＴ１１１とＶＯＵＴ２１１は交互に−ＶＤＤが出力され、ＶＯＵＴ端子は安定的に−ＶＤＤとなりキャパシタＣｏｕｔに充電される。

上述したように、本発明の相補チャージポンプ回路は、第１のチャージポンプと第２のチャージポンプで構成され、第１のチャージポンプと第２のチャージポンプが相補動作することで、第１のチャージポンプと第２のチャージポンプが交互に出力電圧を生成することを特徴とするチャージポンプ回路である。
また、第１のチャージポンプを構成する各スイッチと第２のチャージポンプを構成する各スイッチの制御を、互いに相補制御することで、外部スイッチ制御回路を不要とすることを特徴とするチャージポンプ回路である。

図４は、本発明に係るチャージポンプ回路を構成する相補チャージポンプ回路の実施形態１の他の例を説明するための回路構成図である。図中符号４０は相補チャージポンプ回路を示している。
図２に示した負電圧を出力生成する相補チャージポンプ回路に対して、図４に示すように、第１のチャージポンプのＳＷ１４１をＰＭＯＳトランジスタ、ＳＷ１３１をＮＭＯＳトランジスタとし、第２のチャージポンプのＳＷ２４１をＰＭＯＳトランジスタ、ＳＷ１３１をＮＭＯＳトランジスタとすることで、入力端子ＶＩＮに入力電圧ＶＤＤを印加したとき、出力電圧に２ｘＶＤＤの昇電圧を出力生成する構成としてもよい。

つまり、本発明に係る相補チャージポンプ回路は、入力電圧ＶＤＤと基準電圧ＶＳＳと間で遷移するクロック信号ＣＫＯ１１１が一端に入力される第１のキャパシタＣ１１１と、この第１キャパシタの他端に各入力端子が接続される第１及び第２のスイッチＳＷ１３１，ＳＷ１４１とを有し、第２スイッチの出力端子から出力電圧を出力する第１のチャージポンプと、クロック信号の反転信号ＣＫＯ２１１が一端に入力される第２のキャパシタＣ２１１と、この第２キャパシタの他端に接続される第３及び第４のスイッチＳＷ２３１，ＳＷ２４１とを有し、第４スイッチの出力端子から出力電圧を出力する第２のチャージポンプとを備え、第１キャパシタの他端の電圧に従い第３及び第４のスイッチがオンオフ制御され、第２キャパシタの他端の電圧に従い第１及び第２のスイッチがオンオフ制御することで、第１のチャージポンプと第２のチャージポンプが交互に各出力電圧を出力する。

図５は、本発明に係るチャージポンプ回路の実施例１を説明するための回路ブロック図で、図２又は図４に示した相補チャージポンプ回路をＮ個設けたチャージポンプ回路を示している。図中符号１０１乃至１０Ｎは相補チャージポンプ回路、１１１乃至１１Ｎ及び２１１乃至２１Ｎはチャージポンプを示している。
本発明に係る相補チャージポンプ回路を複数個設置し、この相補チャージポンプ回路の各入力電圧の電圧入力端子を並列接続し、相補チャージポンプ回路の各出力電圧の電圧出力端子を並列接続するように構成する。

また、前段の相補チャージポンプ回路の出力クロックを、次段の相補チャージポンプ回路の入力クロックとなるよう接続し、連結された複数の相補チャージポンプ回路の動作クロックが重複しないように動作する。
また、連結された複数の相補チャージポンプ回路の動作クロックが重複しないように動作することで、１つの相補チャージポンプ回路がその入力電圧をそのフライングキャパシタに電化充電する期間は、他の相補チャージポンプ回路がそのフライングキャパシタの電化放電期間となり出力電圧を連続して生成する。

また、連結された複数の相補チャージポンプ回路の最後段の相補チャージポンプ回路の出力クロックを、最前段の相補チャージポンプ回路の入力クロックとなるよう接続し、リング発振器を構成する。
また、相補チャージポンプ回路は、第１のチャージポンプと第２のチャージポンプで構成され、第１のチャージポンプと第２のチャージポンプが相補動作することで、第１のチャージポンプと第２のチャージポンプが交互に各出力電圧を生成する。

また、第１のチャージポンプを構成する各スイッチと第２のチャージポンプを構成する各スイッチの制御を互いに相補制御する。
図５に示したチャージポンプ回路は、相補チャージポンプ回路００１〜００Ｎで構成されている。相補チャージポンプ回路００Ｎは、スイッチＳＷ１１Ｎ〜ＳＷ１４ＮとフライングキャパシタＣ１１Ｎで構成されるチャージポンプ１１Ｎと、スイッチＳＷ２１Ｎ〜ＳＷ２４ＮとフライングキャパシタＣ２１Ｎで構成されるチャージポンプ２１Ｎを備え、これにより、本実施例１は、Ｎｘ２個の相補チャージポンプで構成されている。

入力端子ＶＩＮは、相補チャージポンプ回路００ＮのＶＩＮ１１ＮとＶＩＮ２１Ｎに共通接続される。出力端子ＶＯＵＴは、相補チャージポンプ回路００ＮのＶＯＵＴ１１ＮとＶＯＵＴ２１Ｎに共通接続される。出力端子ＶＯＵＴには安定化キャパシタＣｏｕｔが接地接続される。
相補チャージポンプ回路００１のクロック入力端ＣＫＩ１１１には、相補チャージポンプ回路００Ｎの出力クロックＣＫＯ１１Ｎが接続される。相補チャージポンプ回路００Ｎのクロック入力端ＣＫＩ００Ｎには、相補チャージポンプ回路００（Ｎ−１）の出力クロックＣＫＯ１１（Ｎ−１）が接続される。

これにより、図２又は図４で示す相補チャージポンプ００１のチャージポンプ１１１におけるＳＷ１１１とＳＷ１２１で構成されるインバータから出力されるクロックＣＫＯ１１１が、本実施例１では、クロックＣＫＯ１１１〜クロックＣＫＯ１１Ｎは奇数の位相反転するクロック系により、リング発振器を構成する。
相補チャージポンプ回路００Ｎのチャージポンプ１１ＮにおけるスイッチＳＷ１１Ｎ〜ＳＷ１４Ｎは、図１に示した従来の単一構成のチャージポンプ回路のスイッチＳ１〜Ｓ４に対して各々１／（Ｎｘ２）倍のサイズとし、フライングキャパシタＣ１１Ｎは、図１に示した単一構成のチャージポンプ回路のキャパシタＣ１に対して各々１／（Ｎｘ２）倍のサイズとする。同様に相補チャージポンプ回路００Ｎのチャージポンプ２１ＮにおけるスイッチＳＷ２１Ｎ〜ＳＷ２４Ｎは、図１に示した単一構成のチャージポンプ回路のスイッチＳ１〜Ｓ４に対して各々１／（Ｎｘ２）倍のサイズとし、フライングキャパシタＣ２１Ｎは、図１に示した単一構成のチャージポンプ回路のキャパシタＣ１に対して各々１／（Ｎｘ２）倍のサイズとする。

図６（ａ），（ｂ）は、図５に示したチャージポンプ回路の動作タイミング・チャートを示す図である。相補チャージポンプ回路００（Ｎ−１）の出力クロックＣＫＯ１１（Ｎ−１）と相補チャージポンプ回路００Ｎの出力クロックＣＫＯ１１Ｎには時間ｔ１の素子遅延があるものとする。
区間［ａ１］において、相補チャージポンプ回路００Ｎの出力クロックＣＫＯ１１ＮがＶＤＤのとき、位相反転した時間ｔ１遅延する相補チャージポンプ回路００ＮのクロックＣＫＯ２１Ｎと相補チャージポンプ回路００１のクロックＣＫＯ１１１がＶＳＳとなり、チャージポンプ２１ＮのフライングキャパシタＣ２１１は放電されＶＯＵＴのキャパシタＣｏｕｔに−ＶＤＤを充電開始、及びチャージポンプ１１１のフライングキャパシタＣ１１１は放電されＶＯＵＴのキャパシタＣｏｕｔに−ＶＤＤを充電開始する。このときタイミングａ１Ｔでチャージポンプ２１Ｎとチャージポンプ１１１の電磁ノイズが発生する。

区間［ｂ２］において、クロックＣＫ０１１１に対し、位相反転した時間ｔ１遅延する相補チャージポンプ回路００１のクロックＣＫＯ２１１と相補チャージポンプ回路００２のクロックＣＫＯ１１２がＶＤＤとなり、チャージポンプ２１１のフライングキャパシタＣ２１１にＶＤＤを充電開始、及びチャージポンプ１１２のフライングキャパシタＣ１１２にＶＤＤを充電開始する。このとき、タイミングｂ２Ｔでチャージポンプ２１１とチャージポンプ１１２の電磁ノイズが発生する。

区間［ａ３］において、クロックＣＫＯ１１２に対し、位相反転した時間ｔ１遅延する相補チャージポンプ回路００２のクロックＣＫＯ２１２と相補チャージポンプ回路００３のクロック１１３がＶＳＳとなり、チャージポンプ２１２のフライングキャパシタＣ２１２は放電されＶＯＵＴのキャパシタＣｏｕｔに−ＶＤＤを充電開始、及びチャージポンプ１１３のフライングキャパシタＣ１１３は放電されＶＯＵＴのキャパシタＣｏｕｔに−ＶＤＤを充電開始する。このとき、タイミングａ３Ｔでチャージポンプ２１２とチャージポンプ１１３の電磁ノイズが発生する。

区間［ａＮ］において、相補チャージポンプ回路００（Ｎ−１）の出力クロックＣＫ０１１（Ｎ−１）がＶＤＤのとき、位相反転した時間ｔ１遅延する相補チャージポンプ回路００（Ｎ−１）のクロックＣＫＯ２１（Ｎ−１）と相補チャージポンプ回路００ＮのクロックＣＫＯ１１ＮがＶＳＳとなり、チャージポンプ２１（Ｎ−１）のフライングキャパシタＣ２１（Ｎ−１） は放電されＶＯＵＴのキャパシタＣｏｕｔに−ＶＤＤを充電開始、及びチャージポンプ１１ＮのフライングキャパシタＣ１１Ｎは放電されＶＯＵＴのキャパシタＣｏｕｔに−ＶＤＤを充電開始する。このとき、タイミングａＮＴでチャージポンプ２１（Ｎ−１）とチャージポンプ１１Ｎの電磁ノイズが発生する。

区間［ｂ１］において、クロックＣＫＯ１１Ｎに対し、位相反転した時間ｔ１遅延する相補チャージポンプ回路００ＮのクロックＣＫＯ２１Ｎと相補チャージポンプ回路００１のクロックＣＫＯ１１１がＶＤＤとなり、チャージポンプ２１ＮのフライングキャパシタＣ２１ＮにＶＤＤを充電開始、及びチャージポンプ１１１のフライングキャパシタＣ１１１にＶＤＤを充電開始する。このときタイミングｂ１Ｔでチャージポンプ２１Ｎとチャージポンプ１１１の電磁ノイズが発生する。

区間［ａ２］において、クロックＣＫ０１１１に対し、位相反転した時間ｔ１遅延する相補チャージポンプ回路００１のクロックＣＫＯ２１１と相補チャージポンプ回路００２のクロックＣＫＯ１１２がＶＳＳとなり、チャージポンプ２１１のフライングキャパシタＣ２１１は放電されＶＯＵＴのキャパシタＣｏｕｔに−ＶＤＤを充電開始、及びチャージポンプ１１２のフライングキャパシタＣ１１２は放電されＶＯＵＴのキャパシタＣｏｕｔに−ＶＤＤを充電開始する。このとき、タイミングａ２Ｔでチャージポンプ２１１とチャージポンプ１１２の電磁ノイズが発生する。

区間［ｂ３］において、クロックＣＫＯ１１２に対し、位相反転した時間ｔ１遅延する相補チャージポンプ回路００２のクロックＣＫＯ２１２と相補チャージポンプ回路００３のクロック１１３がＶＤＤとなり、チャージポンプ２１２のフライングキャパシタＣ２１２にＶＤＤを充電開始、及びチャージポンプ１１３のフライングキャパシタＣ１１３にＶＤＤを充電開始する。このとき、タイミングｂ３Ｔでチャージポンプ２１２とチャージポンプ１１３の電磁ノイズが発生する。

区間［ｂＮ］において、相補チャージポンプ回路００（Ｎ−１）の出力クロックＣＫ０１１（Ｎ−１）がＶＳＳのとき、位相反転した時間ｔ１遅延する相補チャージポンプ回路００（Ｎ−１）のクロックＣＫＯ２１（Ｎ−１）と相補チャージポンプ回路００ＮのクロックＣＫＯ１１ＮがＶＤＤとなり、チャージポンプ２１（Ｎ−１）のフライングキャパシタＣ２１（Ｎ−１）にＶＤＤを充電開始、及びチャージポンプ１１ＮのフライングキャパシタＣ１１ＮにＶＤＤを充電開始する。このとき、タイミングｂＮＴでチャージポンプ２１（Ｎ−１）とチャージポンプ１１Ｎの電磁ノイズが発生する。

以降、上述した区間［ａ１］乃至区間［ｂＮ］の動作を繰り返す。
上述した動作により、区間ａＮでは、同位相で動作する相補チャージポンプ回路００（Ｎ−１）におけるチャージポンプ２１（Ｎ−１）と相補チャージポンプ回路００Ｎにおけるチャージポンプ１１Ｎは、タイミングａＮＴのフライングキャパシタ電化放電時、図１に示した単一構成のチャージポンプ回路の電磁ノイズの１／（２ｘＮ）倍の電磁ノイズが各々発生し、合わさることで１／Ｎ倍の電磁ノイズとなる。また、区間ｂＮでは、同位相で動作する相補チャージポンプ回路００（Ｎ−１）におけるチャージポンプ２１（Ｎ−１）と相補チャージポンプ回路００Ｎにおけるチャージポンプ１１Ｎは、タイミングｂＮＴのフライングキャパシタ電化充電時、図１に示した単一構成のチャージポンプ回路の電磁ノイズの１／（２ｘＮ）倍の電磁ノイズが各々発生し、合わさることで１／Ｎ倍の電磁ノイズとなる。

また、クロックＣＫＯ１１１〜クロックＣＫＯ１１Ｎにて奇数の位相反転するクロック系により構成されるリング発振器により、クロックＣＫＯ１１１〜クロックＣＫＯ１１Ｎは各々がｔ１遅延するｔ１ｘＮ周期のクロックとなる。
また、区間ａＮで同位相で動作する相補チャージポンプ回路００（Ｎ−１）におけるチャージポンプ２１（Ｎ−１）と相補チャージポンプ回路００Ｎの２個のチャージポンプがフライングキャパシタへの充電期間、それ以外の２ｘＮ−２個のチャージポンプは放電期間であり、ＶＯＵＴ端子のキャパシタＣｏｕｔへ電化充電しているため、負荷への電圧供給能力は、図１で示す単一チャージポンプ回路の充放電周期をｔ１ｘＮとしたときと同等である。

これにより、本実施例１から発生する電磁ノイズは、図１に示した単一構成のチャージポンプ回路のそれに対し、時間ｔ１間隔で１／Ｎ倍で発生する。よって本実施例１で発生する電磁ノイズは、図１に示した単一構成のチャージポンプ回路のそれに対して、１／Ｎ倍程度に抑圧されることになる。
さらに、本実施例１は、リング発振動作によるチャージポンプクロックを自己生成することで、デバイス内部にクロック生成回路は設置不要とし、またはデバイス外部からクロック供給を不要とすることで、付随するデバイスピンや関連する制御回路も不要となる。このため、デバイス面積を小さくすることができる。

なお、上述した実施例１は、一例を示したもので、この構成に限定されるものではない。つまり、相補チャージポンプ回路００Ｎのチャージポンプ１１ＮにおけるスイッチＳＷ１１Ｎ〜ＳＷ１４ＮとフライングキャパシタＣ１１Ｎ、チャージポンプ２１ＮにおけるスイッチＳＷ２１Ｎ〜ＳＷ２４ＮとフライングキャパシタＣ２１Ｎは、負荷への出力電圧の必要供給能力に応じて、それ本実施形態で示したサイズ以下としてもよく、電磁ノイズの抑制効果を高めることが可能である。

また、相補チャージポンプ回路００１〜００Ｎにおける各クロックＣＫＯ１１１〜ＣＫ００Ｎのクロック間隔として時間ｔ１を素子遅延としているが、相補チャージポンプ回路００Ｎのチャージポンプ１１ＮにおけるスイッチＳＷ１１Ｎ〜ＳＷ１４ＮとフライングキャパシタＣ１１Ｎ、チャージポンプ２１ＮにおけるスイッチＳＷ２１Ｎ〜ＳＷ２４ＮとフライングキャパシタＣ２１Ｎのサイズを調整することで、時間ｔ１以上、またはそれ以下とすることも可能である。及び、連結するチャージポンプ回路の各出力クロックの間に遅延素子を設置することで、クロック間隔を時間ｔ２以上とすることも可能である。

また、本実施例１では、ＶＯＵＴ端子のキャパシタＣｏｕｔは出力電圧安定化のために設置しているが、区間ａＮで同位相で動作する相補チャージポンプ回路００（Ｎ−１）におけるチャージポンプ２１（Ｎ−１）と相補チャージポンプ回路００Ｎの２個のチャージポンプがフライングキャパシタへの充電期間、それ以外の２ｘＮ−２個のチャージポンプは放電期間であり、ＶＯＵＴ端子のキャパシタＣｏｕｔへ電化充電しているため、全期間で安定した出力電圧を得ることができるため、キャパシタＣｏｕｔは設置しなくてもよい。
また、本実施例１では、相補チャージポンプ回路００１のクロック入力端に、相補チャージポンプ回路００Ｎの出力クロックＣＫＯ１１Ｎを接続することでリング発振動作によるチャージポンプクロックを自己生成しているが、本接続を削除し、相補チャージポンプ回路００１のクロック入力端に外部供給クロックを入力してもよい。

＜実施形態２＞
図７は、本発明に係るチャージポンプ回路を構成する相補チャージポンプ回路の実施形態２を説明するための回路構成図で、図２に示した相補チャージポンプ回路における第１チャージポンプのみで構成される相補チャージポンプ回路を示している。スイッチＳＷ１１１〜ＳＷ１４１とフライングキャパシタＣ１１１で構成される。ＳＷ１１１、ＳＷ１３１は、ＰＭＯＳトランジスタであり、ＳＷ１２１、ＳＷ１４１は、ＮＭＯＳトランジスタとなる。ＳＷ１１１は、フライングキャパシタＣ１１１の第１電極と入力端子ＶＩＮ１１１との間に接続される。ＳＷ１２１は、フライングキャパシタＣ１１１の第１電極と接地端子との間に接続される。ＳＷ１３１は、フライングキャパシタＣ１１１の第２電極と接地端子との間に接続される。ＳＷ１４１は、フライングキャパシタＣ１１１の第２電極と出力端子ＶＯＵＴ１１１との間に接続される。ＳＷ１４１のバックゲート端子は、ＳＷ１４１がラッチアップするのを防止するためにＶＯＵＴ１１１に接続される。ＳＷ１１１、ＳＷ１２１のゲート端子は、入力クロック端子ＣＫＩ００１に接続される。

また、ＳＷ１１１とＳＷ１２１で構成されるインバータ出力は、出力クロック端子ＣＫＯ１１１となる。ＳＷ１３１、ＳＷ１４１のゲート端子は、入力クロック端子ＶＣＫＩ１１１に接続される。
図８は、本発明に係るチャージポンプ回路を構成する相補チャージポンプ回路の実施形態１の他の例を説明するための回路構成図である。図７に示した負電圧を出力生成するチャージポンプ回路に対して、図８に示すように、チャージポンプ回路のＳＷ１４１をＰＭＯＳトランジスタ、ＳＷ１３１をＮＭＯＳトランジスタとすることで昇電圧を出力生成する構成としてもよい。

本発明に係る相補チャージポンプ回路は、入力電圧ＶＤＤと基準電圧ＶＳＳと間で遷移するクロック信号ＣＫＯ１１１が一端に入力される第１のキャパシタＣ１１１と、この第１キャパシタの他端に各入力端子が接続される第１及び第２のスイッチＳＷ１３１，ＳＷ１４１とを有し、第２スイッチの出力端子から出力電圧を出力する第１のチャージポンプとを備え、第１及び第２のスイッチがオンオフ制御することで、第１のチャージポンプが出力電圧を出力する。

図９は、本発明に係るチャージポンプ回路の実施例２を説明するための回路ブロック図で、図７又は図８に示した相補チャージポンプ回路を２ｘＮ＋１個設けたチャージポンプ回路を示している。図中符号１１（２×Ｎ）及び１１（２×Ｎ＋１）はチャージポンプを示している。なお、図５に示した構成要素と同一の機能を有する構成要素には同一の符号を付してある。

図９に示したチャージポンプ回路は、チャージポンプ００１〜００（２ｘＮ＋１）で構成されている。これにより、本実施例２は２ｘＮ＋１個のチャージポンプで構成されている。
入力端子ＶＩＮは、チャージポンプ１１（２ｘＮ＋１）のＶＩＮ１１（２ｘＮ＋１）にて共通接続される。出力端子ＶＯＵＴは、チャージポンプ１１（２ｘＮ＋１）のＶＯＵＴ１１（２ｘＮ＋１）にて共通接続される。出力端子ＶＯＵＴには安定化キャパシタＣｏｕｔが接地接続される。

また、チャージポンプ００１のクロック入力端ＣＫＩ１１１には、チャージポンプ００Ｎの出力クロックＣＫＯ１１Ｎが接続される。チャージポンプ００（２ｘＮ＋１）のクロック入力端ＣＫＩ００（２ｘＮ＋１）には、チャージポンプ００（２ｘＮ）の出力クロックＣＫＯ１１（２ｘＮ）が接続される。
これにより、図７又は図８に示したチャージポンプ００１におけるＳＷ１１１とＳＷ１２１で構成されるインバータから出力されるクロックＣＫＯ１１１が、本実施例２では、クロックＣＫＯ１１１〜クロックＣＫＯ１１（２ｘＮ＋１）は奇数の位相反転するクロック系により、リング発振器を構成する。

また、チャージポンプ００（２ｘＮ＋１）におけるスイッチＳＷ１１（２ｘＮ＋１）〜ＳＷ１４（２ｘＮ＋１）は、図１に示した単一構成のチャージポンプ回路のスイッチＳ１〜Ｓ４に対して各々１／（２ｘＮ＋１）倍のサイズとし、フライングキャパシタＣ１１（２ｘＮ＋１）は、図１に示した単一構成のチャージポンプ回路のキャパシタＣ１に対して各々１／（２ｘＮ＋１）倍のサイズとする。

図１０（ａ），（ｂ）は、図９に示したチャージポンプ回路の動作タイミング・チャートを示す図である。チャージポンプ００（２ｘＮ）の出力クロックＣＫＯ１１（２ｘＮ）とチャージポンプ００（２ｘＮ＋１）の出力クロックＣＫＯ１１（２ｘＮ＋１）には時間ｔ２の素子遅延があるものとする。
区間［ａ１］において、チャージポンプ１１（２ｘＮ＋１）の出力クロックＣＫＯ１１（２ｘＮ＋１）がＶＤＤのとき（このとき出力クロックＶＣＫＯ１１（２ｘＮ＋１）はＶＳＳ）、位相反転した時間ｔ２遅延するチャージポンプ１１１のクロックＣＫＯ１１１がＶＳＳとなり、チャージポンプ１１１のフライングキャパシタＣ１１１は放電され、ＶＯＵＴのキャパシタＣｏｕｔに−ＶＤＤを充電開始する。このときタイミングａ１Ｔでチャージポンプ１１１の電磁ノイズが発生する。

また、区間［ｂ２］において、チャージポンプ１１１の出力クロックＣＫＯ１１１がＶＳＳのとき（このとき出力クロックＶＣＫＯ１１１は−ＶＤＤ）、位相反転した時間ｔ２遅延するチャージポンプ１１２のクロックＣＫＯ１１２がＶＤＤとなり、チャージポンプ１１２のフライングキャパシタＣ１１２にＶＤＤを充電開始する。このとき、タイミングｂ２Ｔでチャージポンプ１１２の電磁ノイズが発生する。

また、区間［ａ３］において、チャージポンプ１１２の出力クロックＣＫＯ１１２がＶＤＤのとき（このとき出力クロックＶＣＫＯ１１２はＶＳＳ）、位相反転した時間ｔ２遅延するチャージポンプ回路１１３のクロックＣＫＯ１１３がＶＳＳとなり、チャージポンプ１１３のフライングキャパシタＣ１１３は放電され、ＶＯＵＴのキャパシタＣｏｕｔに−ＶＤＤを充電開始する。このときタイミングａ３でチャージポンプ１１３の電磁ノイズが発生する。

また、区間［ｂ４］において、チャージポンプ１１３の出力クロックＣＫＯ１１３がＶＳＳのとき（このとき出力クロックＶＣＫＯ１１３は−ＶＤＤ）、位相反転した時間ｔ２遅延するチャージポンプ回路１１４のクロックＣＫＯ１１４がＶＤＤとなり、チャージポンプ１１４のフライングキャパシタＣ１１４にＶＤＤを充電開始する。このとき、タイミングｂ４でチャージポンプ１１４の電磁ノイズが発生する。

また、区間［ｂ（２ｘＮ）］において、チャージポンプ１１（２ｘＮ−１）の出力クロックＣＫＯ１１（２ｘＮ−１）がＶＳＳのとき（このとき出力クロックＶＣＫＯ１１（２ｘＮ−１）は−ＶＤＤ）、位相反転した時間ｔ２遅延するチャージポンプ１１（２ｘＮ）のクロックＣＫＯ１１（２ｘＮ）がＶＤＤとなり、チャージポンプ１１（２ｘＮ）のフライングキャパシタＣ１１（２ｘＮ）にＶＤＤを充電開始する。このとき、タイミングｂ（２ｘＮ）Ｔでチャージポンプ１１（２ｘＮ）の電磁ノイズが発生する。

また、区間［ａ（２ｘＮ＋１）］において、チャージポンプ１１（２ｘＮ）の出力クロックＣＫＯ１１（２ｘＮ）がＶＤＤのとき（このとき出力クロックＶＣＫＯ１１（２ｘＮ）はＶＳＳ）、位相反転した時間ｔ２遅延するチャージポンプ１１（２ｘＮ＋１）のクロックＣＫＯ１１（２ｘＮ＋１）がＶＳＳとなり、チャージポンプ１１（２ｘＮ＋１）のフライングキャパシタＣ１１（２ｘＮ＋１）は放電され、ＶＯＵＴのキャパシタＣｏｕｔに−ＶＤＤを充電開始する。このときタイミングａ（２ｘＮ＋１）Ｔでチャージポンプ１１（２ｘＮ＋１）の電磁ノイズが発生する。

また、区間［ｂ１］において、チャージポンプ１１（２ｘＮ＋１）の出力クロックＣＫＯ１１（２ｘＮ＋１）がＶＳＳのとき（このとき出力クロックＶＣＫＯ１１（２ｘＮ＋１）は−ＶＤＤ）、位相反転した時間ｔ２遅延するチャージポンプ回路１１１のクロックＣＫＯ１１１がＶＤＤとなり、チャージポンプ１１１のフライングキャパシタＣ１１１にＶＤＤを充電開始する。このとき、タイミングｂ１Ｔでチャージポンプ１１１の電磁ノイズが発生する。

また、区間［ａ２］において、チャージポンプ１１１の出力クロックＣＫＯ１１１がＶＤＤのとき（このとき出力クロックＶＣＫＯ１１１はＶＳＳ）、位相反転した時間ｔ２遅延するチャージポンプ１１２のクロックＣＫＯ１１２がＶＳＳとなり、チャージポンプ１１２のフライングキャパシタＣ１１２は放電され、ＶＯＵＴのキャパシタＣｏｕｔに−ＶＤＤを充電開始する。このときタイミングａ２Ｔでチャージポンプ１１２の電磁ノイズが発生する。

また、区間［ｂ３］において、チャージポンプ１１２の出力クロックＣＫＯ１１２がＶＳＳのとき（このとき出力クロックＶＣＫＯ１１２は−ＶＤＤ）、位相反転した時間ｔ２遅延するチャージポンプ１１３のクロックＣＫＯ１１３がＶＤＤとなり、チャージポンプ１１３のフライングキャパシタＣ１１３にＶＤＤを充電開始する。このとき、タイミングｂ３Ｔでチャージポンプ１１３の電磁ノイズが発生する。

また、区間［ａ４］において、チャージポンプ１１３の出力クロックＣＫＯ１１３がＶＤＤのとき（このとき出力クロックＶＣＫＯ１１３はＶＳＳ）、位相反転した時間ｔ２遅延するチャージポンプ１１４のクロックＣＫＯ１１４がＶＳＳとなり、チャージポンプ１１４のフライングキャパシタＣ１１４は放電され、ＶＯＵＴのキャパシタＣｏｕｔに−ＶＤＤを充電開始する。このときタイミングａ４Ｔでチャージポンプ１１４の電磁ノイズが発生する。

また、区間［ａ（２ｘＮ）Ｔ］において、チャージポンプ１１（２ｘＮ−１）の出力クロックＣＫＯ１１（２ｘＮ−１）がＶＤＤのとき（このとき出力クロックＶＣＫＯ１１（２ｘＮ−１）はＶＳＳ）、位相反転した時間ｔ２遅延するチャージポンプ１１（２ｘＮ）のクロックＣＫＯ１１（２ｘＮ）がＶＤＤとなり、チャージポンプ１１（２ｘＮ）のフライングキャパシタＣ１１（２ｘＮ）は放電され、ＶＯＵＴのキャパシタＣｏｕｔに−ＶＤＤを充電開始する。このときタイミングａ（２ｘＮ）Ｔでチャージポンプ（２ｘＮ）の電磁ノイズが発生する。

また、区間［ｂ（２ｘＮ＋１）］において、チャージポンプ１１（２ｘＮ）の出力クロックＣＫＯ１１（２ｘＮ）がＶＳＳのとき（このとき出力クロックＶＣＫＯ１１（２ｘＮ）は−ＶＤＤ）、位相反転した時間ｔ２遅延するチャージポンプ１１（２ｘＮ＋１）のクロックＣＫＯ１１（２ｘＮ＋１）がＶＤＤとなり、チャージポンプ１１（２ｘＮ＋１）のフライングキャパシタＣ１１（２ｘＮ＋１）にＶＤＤを充電開始する。このとき、タイミングｂ１１（２ｘＮ＋１）Ｔでチャージポンプ１１（２ｘＮ＋１）の電磁ノイズが発生する。

以降、入力クロックＣＫＩが位相反転するごとに同様の動作を繰り返す。
上述した動作により、区間ａＮにて、チャージポンプ００（２ｘＮ−１）が、タイミングａＮＴでフライングキャパシタ電化放電時、図１に示した単一構成のチャージポンプ回路の電磁ノイズの１／（２ｘＮ＋１）倍の電磁ノイズが発生する。また、区間ｂＮでは、チャージポンプ００（２ｘＮ−１）が、タイミングｂＮＴでフライングキャパシタ電化充電時、図１に示した単一構成のチャージポンプ回路の電磁ノイズの１／（２ｘＮ＋１）倍の電磁ノイズが発生する。

また、クロックＣＫＯ１１１〜クロックＣＫＯ１１（２ｘＮ＋１）にて奇数の位相反転するクロック系により構成されるリング発振器により、クロックＣＫＯ１１１〜クロックＣＫＯ１１（２ｘＮ＋１）は各々がｔ２遅延するｔ２ｘ（２ｘＮ＋１）周期のクロックとなる。
また、区間ａＮでチャージポンプ００（２ｘＮ＋１）がフライングキャパシタへの充電期間、それ以外の２ｘＮ個のチャージポンプは放電期間であり、ＶＯＵＴ端子のキャパシタＣｏｕｔへ電化充電しているため、負荷への電圧供給能力は、図１で示す単一チャージポンプ回路の充放電周期をｔ２ｘ（２ｘＮ＋１）としたときと同等である。

これにより、本実施例２から発生する電磁ノイズは、図１に示した単一構成のチャージポンプ回路のそれに対し、時間ｔ２間隔で１／（２ｘＮ＋１）倍で発生する。よって本実施形態で発生する電磁ノイズは、図１に示した単一構成のチャージポンプ回路のそれに対して、１／（２ｘＮ＋１）倍程度に抑圧されることになる。
さらに、本実施例２は、リング発振動作によるチャージポンプクロックを自己生成することで、デバイス内部にクロック生成回路は設置不要とし、またはデバイス外部からクロック供給を不要とすることで、付随するデバイスピンや関連する制御回路も不要となる。このため、デバイス面積を小さくすることができる。

なお、上述した実施例２は、一例を示したもので、この構成に限定されるものではない。つまり、チャージポンプ００（２ｘＮ＋１）におけるスイッチＳＷ１１（２ｘＮ＋１）〜ＳＷ１４（２ｘＮ＋１）と、フライングキャパシタＣ１１（２ｘＮ＋１）は、負荷への出力電圧の必要供給能力に応じて、本実施例２で示したサイズ以下としてもよく、電磁ノイズの抑制効果を高めることが可能である。

また、チャージポンプ００１〜００（２ｘＮ＋１）における各クロックＣＫＯ１１１〜ＣＫ００（２ｘＮ＋１）のクロック間隔として時間ｔ２を素子遅延としているが、チャージポンプ００（２ｘＮ＋１）におけるスイッチＳＷ１１（２ｘＮ＋１）〜ＳＷ１４（２ｘＮ＋１）と、フライングキャパシタＣ１１（２ｘＮ＋１）のサイズを調整することで、時間ｔ２以上、またはそれ以下とすることも可能である。及び、連結するチャージポンプの各出力クロックの間に遅延素子を設置することで、クロック間隔を時間ｔ２以上とすることも可能である。

また、本実施例２ではＶＯＵＴ端子のキャパシタＣｏｕｔは出力電圧安定化のために設置しているが、区間ａＮでチャージポンプ００（２ｘＮ＋１）がフライングキャパシタへの充電期間、それ以外の２ｘＮ個のチャージポンプは放電期間であり、ＶＯＵＴ端子のキャパシタＣｏｕｔへ電化充電しているため、全期間で安定した出力電圧を得ることができるため、キャパシタＣｏｕｔは設置しなくてもよい。

また、本実施例２では、チャージポンプ００１のクロック入力端に、チャージポンプ００（２ｘＮ＋１）の出力クロックＣＫＯ１１（２ｘＮ＋１）を接続することでリング発振動作によるチャージポンプクロックを自己生成しているが、本接続を削除し、チャージポンプ００１のクロック入力端に外部供給クロックを入力してもよい。
なお、本発明の実施形態１及び２は、上述した構成に限定されるものではない。例えば、上述した実施形態１及び２では、いずれもＮウェル（Ｎ−ｗｅｌｌ）を備えたＰ型基板上に構成された回路を例として説明したが、同様な技術的思想が、Ｐウェル（Ｐ−ｗｅｌｌ）を備えたＮ型基板上に構成された回路にも適用可能であることは言うまでもない。

また、上述した実施形態１及び２では、構成素子としてＭＯＳトランジスタを使用した場合について説明したが、回路の一部分あるいは全部がＭＯＳトランジスタ以外の回路要素、例えば、バイポーラトランジスタ等の素子で実現することも可能である。

２０，４０ 相補チャージポンプ回路
１０１乃至１０Ｎ 相補チャージポンプ回路
１１１乃至１１Ｎ及び２１１乃至２１Ｎ チャージポンプ
１１（２×Ｎ）及び１１（２×Ｎ＋１） チャージポンプ

Claims (8)

1. キャパシタを充放電して電圧を昇降圧するチャージポンプ回路において、
   相補チャージポンプ回路を複数個設置し、該相補チャージポンプ回路の各入力電圧の電圧入力端子を並列接続し、前記相補チャージポンプ回路の各出力電圧の電圧出力端子を並列接続するように構成し、
   前段の相補チャージポンプ回路の出力クロックを、次段の相補チャージポンプ回路の入力クロックとなるよう接続し、連結された複数の前記相補チャージポンプ回路の動作クロックが重複しないように動作することを特徴とするチャージポンプ回路。
2. 前記連結された複数の相補チャージポンプ回路の動作クロックが重複しないように動作することで、１つの相補チャージポンプ回路がその入力電圧をそのフライングキャパシタに電化充電する期間は、他の相補チャージポンプ回路がそのフライングキャパシタの電化放電期間となり出力電圧を連続して生成することを特徴とする請求項１に記載のチャージポンプ回路。
3. 前記連結された複数の相補チャージポンプ回路の最後段の前記相補チャージポンプ回路の出力クロックを、最前段の相補チャージポンプ回路の入力クロックとなるよう接続し、リング発振器を構成することを特徴とする請求項１又は２に記載のチャージポンプ回路。
4. 前記相補チャージポンプ回路は、第１のチャージポンプと第２のチャージポンプで構成され、前記第１のチャージポンプと前記第２のチャージポンプが相補動作することで、前記第１のチャージポンプと前記第２のチャージポンプが交互に各出力電圧を生成することを特徴とする請求項１乃至３のいずれかに記載のチャージポンプ回路。
5. 前記第１のチャージポンプを構成する各スイッチと前記第２のチャージポンプを構成する各スイッチの制御を互いに相補制御することを特徴とする請求項４に記載のチャージポンプ回路。
6. 前記相補チャージポンプ回路は、
   入力電圧と基準電圧と間で遷移するクロック信号が一端に入力される第１のキャパシタと、該第１のキャパシタの他端に各入力端子が接続される第１及び第２のスイッチとを有し、前記第２のスイッチの出力端子から出力電圧を出力する第１のチャージポンプと、
   前記クロック信号の反転信号が一端に入力される第２のキャパシタと、該第２のキャパシタの他端に接続される第３及び第４のスイッチとを有し、前記第４のスイッチの出力端子から出力電圧を出力する第２のチャージポンプとを備え、
   前記第１のキャパシタの他端の電圧に従い前記第３及び第４のスイッチがオンオフ制御され、前記第２のキャパシタの他端の電圧に従い前記第１及び第２のスイッチがオンオフ制御することで、前記第１のチャージポンプと前記第２のチャージポンプが交互に各出力電圧を出力することを特徴とする請求項１乃至３のいずれかに記載のチャージポンプ回路。
7. 前記相補チャージポンプ回路は、
   入力電圧と基準電圧と間で遷移するクロック信号が一端に入力される第１のキャパシタと、該第１のキャパシタの他端に各入力端子が接続される第１及び第２のスイッチとを有し、前記第２のスイッチの出力端子から出力電圧を出力する第１のチャージポンプとを備え、
   前記第１及び第２のスイッチがオンオフ制御することで、前記第１のチャージポンプが出力電圧を出力することを特徴とする請求項１乃至３のいずれかに記載のチャージポンプ回路。
8. キャパシタを充放電して電圧を昇降圧するチャージポンプ回路において、
   相補チャージポンプ回路を複数個設置し、該相補チャージポンプ回路の各入力電圧の電圧入力端子を並列接続し、前記相補チャージポンプ回路の各出力電圧の電圧出力端子を並列接続するように構成し、
   前記相補チャージポンプ回路は、
   入力電圧と基準電圧と間で遷移するクロック信号が一端に入力される第１のキャパシタと、該第１のキャパシタの他端に各入力端子が接続される第１及び第２のスイッチとを有し、前記第２のスイッチの出力端子から出力電圧を出力する第１のチャージポンプと、
   前記クロック信号の反転信号が一端に入力される第２のキャパシタと、該第２のキャパシタの他端に接続される第３及び第４のスイッチとを有し、前記第４のスイッチの出力端子から出力電圧を出力する第２のチャージポンプとを備え、
   前記第１のキャパシタの他端の電圧に従い前記第３及び第４のスイッチがオンオフ制御され、前記第２のキャパシタの他端の電圧に従い前記第１及び第２のスイッチがオンオフ制御することで、前記第１のチャージポンプと前記第２のチャージポンプが交互に各出力電圧を出力することを特徴とするチャージポンプ回路。

Images