JPH04348411A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04348411A JPH04348411A JP3120960A JP12096091A JPH04348411A JP H04348411 A JPH04348411 A JP H04348411A JP 3120960 A JP3120960 A JP 3120960A JP 12096091 A JP12096091 A JP 12096091A JP H04348411 A JPH04348411 A JP H04348411A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- signal
- circuit
- initialization
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 109
- 238000001514 detection method Methods 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000015607 signal release Effects 0.000 abstract 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、周辺回路として発振回
路と発振停止検出回路と分周回路とを所有するマイクロ
コンピュータに関する。
路と発振停止検出回路と分周回路とを所有するマイクロ
コンピュータに関する。
【０００２】
【従来の技術】従来のマイクロコンピュータにおいて、
発振停止検出回路から発生した初期化要因は、その信号
をそのままマイクロコンピュータの初期化信号として用
いていた。
発振停止検出回路から発生した初期化要因は、その信号
をそのままマイクロコンピュータの初期化信号として用
いていた。
【０００３】又、発振回路外部からの信号によって駆動
し、発振回路の電流駆動能力が大きくなる補助発振イン
バータを所有する場合においても、先述の初期化信号が
この補助発振インバータを駆動するための信号であった
ので、結果的に発振停止検出回路からの出力信号がその
まま用いられていた。
し、発振回路の電流駆動能力が大きくなる補助発振イン
バータを所有する場合においても、先述の初期化信号が
この補助発振インバータを駆動するための信号であった
ので、結果的に発振停止検出回路からの出力信号がその
まま用いられていた。
【０００４】図２に従来における初期化信号発生，発振
回路の電流駆動能力制御信号発生のブロック図を示す。
回路の電流駆動能力制御信号発生のブロック図を示す。
【０００５】１０１は水晶振動子などが接続されること
によってマイクロコンピュータの原振クロック１０７を
発生している発振回路である。分周回路１０２は原振ク
ロック１０７を分周することによって、内部に必要なク
ロック１０８を発生している。発振停止検出回路１０４
はこのような分周クロック１０８などを使用して、常に
発振が停止したかどうかを検出している。発振停止が検
出された場合には、停止している間のみマイクロコンピ
ュータを初期化するための信号１０９を出力し、その信
号がそのまま初期化信号１１２として初期化発生回路１
０５から発生されていた。又、発振回路は内部の補助発
振インバータの電流駆動能力を大小に可変できるが、こ
のための制御信号に初期化信号１１２が用いられている
。
によってマイクロコンピュータの原振クロック１０７を
発生している発振回路である。分周回路１０２は原振ク
ロック１０７を分周することによって、内部に必要なク
ロック１０８を発生している。発振停止検出回路１０４
はこのような分周クロック１０８などを使用して、常に
発振が停止したかどうかを検出している。発振停止が検
出された場合には、停止している間のみマイクロコンピ
ュータを初期化するための信号１０９を出力し、その信
号がそのまま初期化信号１１２として初期化発生回路１
０５から発生されていた。又、発振回路は内部の補助発
振インバータの電流駆動能力を大小に可変できるが、こ
のための制御信号に初期化信号１１２が用いられている
。
【０００６】
【発明が解決しようとする課題】しかし前述した技術で
は、発振停止検出回路から出力された信号をそのまま初
期化信号として用いているために、パルス幅の狭い出力
信号が生じた時にはマイクロコンピュータのシステムを
完全に初期化出来ないことが生じてくる可能性がある。
は、発振停止検出回路から出力された信号をそのまま初
期化信号として用いているために、パルス幅の狭い出力
信号が生じた時にはマイクロコンピュータのシステムを
完全に初期化出来ないことが生じてくる可能性がある。
【０００７】又、発振回路において補助発振インバータ
を駆動させる手段においては、駆動の終了後に高調波発
振を生じる恐れがある。これは発振が短時間に完了する
ように電流駆動能力が上げられているからである。
を駆動させる手段においては、駆動の終了後に高調波発
振を生じる恐れがある。これは発振が短時間に完了する
ように電流駆動能力が上げられているからである。
【０００８】そこで本発明はこのような問題点を解決す
るもので、マイクロコンピュータのシステムの初期化を
確実に行うことが出来、発振回路においても高調波発振
が生じても影響が生じないような、初期化信号と発振回
路における電流駆動能力の制御信号発生方法を得ること
にある。
るもので、マイクロコンピュータのシステムの初期化を
確実に行うことが出来、発振回路においても高調波発振
が生じても影響が生じないような、初期化信号と発振回
路における電流駆動能力の制御信号発生方法を得ること
にある。
【０００９】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、 ａ）発振回路と、 ｂ）前記発振回路の発振の有無を検出する発振停止検出
回路と、 ｃ）前記発振回路の出力信号を分周する分周回路とが周
辺回路として内蔵されているマイクロコンピュータにお
いて、 ｄ）上記発振回路は、水晶振動子が接続される入力端子
と、 ｅ）水晶振動子が接続される出力端子と、ｆ）前記入力
端子と前記出力端子の間に接続される帰還抵抗と、 ｇ）前記入力端子からの入力信号を入力とし、出力は前
記出力端子と電気的に接続されている反転器と、ｈ）前
記反転器と並列に接続された補助反転器とによって構成
された発振回路であり、 ｉ）前記補助反転器を駆動させたり、停止させたりする
手段を有しており、 ｊ）発振停止を検出した前記発振停止検出回路からの出
力信号が、マイクロコンピュータの初期化信号の発生と
、前記補助反転器の駆動信号の発生と、更に前記分周回
路の初期化を行い、 ｋ）前記分周回路の出力信号がマイクロコンピュータの
初期化信号と、前記補助反転器の駆動信号の解除を行う
ことを特徴とする。
ュータは、 ａ）発振回路と、 ｂ）前記発振回路の発振の有無を検出する発振停止検出
回路と、 ｃ）前記発振回路の出力信号を分周する分周回路とが周
辺回路として内蔵されているマイクロコンピュータにお
いて、 ｄ）上記発振回路は、水晶振動子が接続される入力端子
と、 ｅ）水晶振動子が接続される出力端子と、ｆ）前記入力
端子と前記出力端子の間に接続される帰還抵抗と、 ｇ）前記入力端子からの入力信号を入力とし、出力は前
記出力端子と電気的に接続されている反転器と、ｈ）前
記反転器と並列に接続された補助反転器とによって構成
された発振回路であり、 ｉ）前記補助反転器を駆動させたり、停止させたりする
手段を有しており、 ｊ）発振停止を検出した前記発振停止検出回路からの出
力信号が、マイクロコンピュータの初期化信号の発生と
、前記補助反転器の駆動信号の発生と、更に前記分周回
路の初期化を行い、 ｋ）前記分周回路の出力信号がマイクロコンピュータの
初期化信号と、前記補助反転器の駆動信号の解除を行う
ことを特徴とする。
【００１０】又、前記補助反転器の駆動信号をマイクロ
コンピュータの初期化信号より早く解除することを特徴
とする。
コンピュータの初期化信号より早く解除することを特徴
とする。
【００１１】
【作用】以上のようなマイクロコンピュータのシステム
の初期化信号と発振回路における電流駆動能力制御信号
の発生方法を取ると、発振停止検出回路から出力された
信号は初期化信号と電流駆動能力制御信号を発生させる
時のみ必要であって、その解除は分周回路からの出力信
号が行うので、分周回路で一定の時間がカウントされる
までは各信号の発生を続けることができる。よって、発
振停止検出回路の出力信号幅が狭い場合においても、そ
の信号が直接初期化信号とはならず、分周回路でカウン
トされた一定の時間幅で確実に初期化を行うことが可能
となる。そして、２つの信号の発生時間を個々に決られ
るので、電流駆動能力制御信号を初期化信号より早く解
除されるように設定することにより、制御信号の解除後
に高調波発振が生じていても初期化がされているので、
その初期化が解除されるまでに高調波発振が終了すると
高調波発振の影響はないことになる。
の初期化信号と発振回路における電流駆動能力制御信号
の発生方法を取ると、発振停止検出回路から出力された
信号は初期化信号と電流駆動能力制御信号を発生させる
時のみ必要であって、その解除は分周回路からの出力信
号が行うので、分周回路で一定の時間がカウントされる
までは各信号の発生を続けることができる。よって、発
振停止検出回路の出力信号幅が狭い場合においても、そ
の信号が直接初期化信号とはならず、分周回路でカウン
トされた一定の時間幅で確実に初期化を行うことが可能
となる。そして、２つの信号の発生時間を個々に決られ
るので、電流駆動能力制御信号を初期化信号より早く解
除されるように設定することにより、制御信号の解除後
に高調波発振が生じていても初期化がされているので、
その初期化が解除されるまでに高調波発振が終了すると
高調波発振の影響はないことになる。
【００１２】
【実施例】本発明の基本ブロック図は図１のように示さ
れる。
れる。
【００１３】１０１は水晶振動子などが接続されること
によって、マイクロコンピュータの原振クロック１０７
を発生する発振回路である。１０２は原振クロック１０
７の分周回路である。１０４は発振停止検出回路である
。この回路は分周回路１０２の出力クロック１０８など
を使用して、発振回路１０１において発振が行われてい
るかどうかを常に監視しており、発振が停止した場合に
は信号１０９を発生させることによって、タイマー１０
３をクリアーをすると同時に初期化発生回路１０５に入
力されてマイクロコンピュータのシステムの初期化信号
１１２が発生する。
によって、マイクロコンピュータの原振クロック１０７
を発生する発振回路である。１０２は原振クロック１０
７の分周回路である。１０４は発振停止検出回路である
。この回路は分周回路１０２の出力クロック１０８など
を使用して、発振回路１０１において発振が行われてい
るかどうかを常に監視しており、発振が停止した場合に
は信号１０９を発生させることによって、タイマー１０
３をクリアーをすると同時に初期化発生回路１０５に入
力されてマイクロコンピュータのシステムの初期化信号
１１２が発生する。
【００１４】発振開始後、信号１０９によるタイマー１
０３のクリアーは解除され、分周回路１０２の出力クロ
ック１０８などを入力クロックとしてタイマー１０３の
カウントが開始される。そして、一定時間がカウントさ
れたタイマー１０３の出力信号１１０が初期化信号１１
２を解除する。
０３のクリアーは解除され、分周回路１０２の出力クロ
ック１０８などを入力クロックとしてタイマー１０３の
カウントが開始される。そして、一定時間がカウントさ
れたタイマー１０３の出力信号１１０が初期化信号１１
２を解除する。
【００１５】又発振回路１０１におて、発振インバータ
の電流駆動能力を大きくするために補助発振インバータ
を所有している場合には、発振停止を伝達する信号１０
９は前述したタイマー１０３のクリアーと初期化信号１
１２の発生の他にこの補助発振インバータを駆動させる
ためにも働く。このための信号が電流駆動能力制御回路
１０６の出力信号１１３である。この信号１１３は初期
化信号１１２と同様に、タイマー１０３の出力信号１１
１によって解除される。
の電流駆動能力を大きくするために補助発振インバータ
を所有している場合には、発振停止を伝達する信号１０
９は前述したタイマー１０３のクリアーと初期化信号１
１２の発生の他にこの補助発振インバータを駆動させる
ためにも働く。このための信号が電流駆動能力制御回路
１０６の出力信号１１３である。この信号１１３は初期
化信号１１２と同様に、タイマー１０３の出力信号１１
１によって解除される。
【００１６】以下、本発明について実施例に本づいて詳
細に説明していく。
細に説明していく。
【００１７】図３、図４に示したのは、本発明の実施例
を示す図である。図３は図１に示した発振停止検出回路
１０４，タイマー１０３，初期化発生回路１０５，電流
駆動能力制御回路１０６の部分を示した実施例、図４は
発振回路を示した実施例である。
を示す図である。図３は図１に示した発振停止検出回路
１０４，タイマー１０３，初期化発生回路１０５，電流
駆動能力制御回路１０６の部分を示した実施例、図４は
発振回路を示した実施例である。
【００１８】図３において、発振停止検出回路１０４は
、Ｎ型ＭＯＳトランジスタ２個，コンデンサ２個，抵抗
で構成されている。このＮ型ＭＯＳトランジスタのゲー
トはＣＬＫ１，ＣＬＫ２という２つのクロックが入力さ
れているが、このクロックは図５に示すようなクロック
であるため、２つのＭＯＳトランジスタが同時に導通す
ることはなく、コンデンサ１１６はシステムの電源から
充電され、コンデンサ１１７はコンデンサ１１６から充
電されることになる。又、抵抗１１８はギガ単位の高抵
抗である。よってコンデンサ１１７に充電された電荷は
抵抗１１８が高抵抗であるために放電する電荷はわずか
であるので発振停止を伝達する信号１０９は高レベルを
保持していることになる。しかし、発振が停止されると
コンデンサは充電されなくなるために、コンデンサ１１
７の電荷は次第に抵抗１１８を通じて放電されていき信
号１０９は低レベルとなる。この信号１０９の立ち下が
りによって初期化信号１１２，発振回路の電流駆動能力
制御信号１１３が発生される。又タイマー１０３がクリ
アーされる。発振開始後コンデンサ１１６，１１７は次
第に充電されていき信号１０９は高レベルとなり、タイ
マー１０３のクリアーは解除される。尚、初期化信号１
１２，電流駆動能力制御信号１１３はセットされたまま
である。タイマー１０３には分周クロックなどであるＣ
ＬＫ３が入力されてカウントされていき、ある一定時間
が経過すると電流駆動能力制御信号１１３，初期化信号
の解除を行っている。この際、電流駆動能力制御信号１
１３は初期化信号１１２が発生されている時間より短く
してあり、この場合には１／２になっている。
、Ｎ型ＭＯＳトランジスタ２個，コンデンサ２個，抵抗
で構成されている。このＮ型ＭＯＳトランジスタのゲー
トはＣＬＫ１，ＣＬＫ２という２つのクロックが入力さ
れているが、このクロックは図５に示すようなクロック
であるため、２つのＭＯＳトランジスタが同時に導通す
ることはなく、コンデンサ１１６はシステムの電源から
充電され、コンデンサ１１７はコンデンサ１１６から充
電されることになる。又、抵抗１１８はギガ単位の高抵
抗である。よってコンデンサ１１７に充電された電荷は
抵抗１１８が高抵抗であるために放電する電荷はわずか
であるので発振停止を伝達する信号１０９は高レベルを
保持していることになる。しかし、発振が停止されると
コンデンサは充電されなくなるために、コンデンサ１１
７の電荷は次第に抵抗１１８を通じて放電されていき信
号１０９は低レベルとなる。この信号１０９の立ち下が
りによって初期化信号１１２，発振回路の電流駆動能力
制御信号１１３が発生される。又タイマー１０３がクリ
アーされる。発振開始後コンデンサ１１６，１１７は次
第に充電されていき信号１０９は高レベルとなり、タイ
マー１０３のクリアーは解除される。尚、初期化信号１
１２，電流駆動能力制御信号１１３はセットされたまま
である。タイマー１０３には分周クロックなどであるＣ
ＬＫ３が入力されてカウントされていき、ある一定時間
が経過すると電流駆動能力制御信号１１３，初期化信号
の解除を行っている。この際、電流駆動能力制御信号１
１３は初期化信号１１２が発生されている時間より短く
してあり、この場合には１／２になっている。
【００１９】次に図４の発振回路について説明する。
【００２０】図４に示したのは水晶発振回路である。入
力端子１２１と出力端子１２２の間に水晶振動子１２３
が接続され、１２５は通常の発振インバータ，１２４は
帰還抵抗である。以上が水晶発振回路の基本的な回路構
成であるが、発振開始時や発振停止後に発振が行われ易
いように電流駆動能力を上げるための補助発振インバー
タが１２６である。この回路は電流駆動能力制御信号１
１３によりＯＮ／ＯＦＦが行われてＯＮ時に通常の発振
インバータ１２５と同様な役割をすることになる。
力端子１２１と出力端子１２２の間に水晶振動子１２３
が接続され、１２５は通常の発振インバータ，１２４は
帰還抵抗である。以上が水晶発振回路の基本的な回路構
成であるが、発振開始時や発振停止後に発振が行われ易
いように電流駆動能力を上げるための補助発振インバー
タが１２６である。この回路は電流駆動能力制御信号１
１３によりＯＮ／ＯＦＦが行われてＯＮ時に通常の発振
インバータ１２５と同様な役割をすることになる。
【００２１】
【発明の効果】以上述べたように、マイクロコンピュー
タが周辺回路として発振回路と発振停止検出回路と分周
回路、又はタイマーとを内蔵している場合、発振停止検
出回路からの発振停止を知らせる信号を、マイクロコン
ピュータシステムの初期化信号発生と発振回路の電流駆
動能力制御信号の発生とタイマーのクリアーのみに用い
て、初期化信号と電流駆動能力制御信号の解除にはタイ
マーの出力を用いる。これによって発振停止検出回路か
らの信号幅が狭い場合においても、発振開始後タイマー
がある一定時間をカウントするまで初期化信号が発生し
ているので、確実に初期化を掛けることが出来る。
タが周辺回路として発振回路と発振停止検出回路と分周
回路、又はタイマーとを内蔵している場合、発振停止検
出回路からの発振停止を知らせる信号を、マイクロコン
ピュータシステムの初期化信号発生と発振回路の電流駆
動能力制御信号の発生とタイマーのクリアーのみに用い
て、初期化信号と電流駆動能力制御信号の解除にはタイ
マーの出力を用いる。これによって発振停止検出回路か
らの信号幅が狭い場合においても、発振開始後タイマー
がある一定時間をカウントするまで初期化信号が発生し
ているので、確実に初期化を掛けることが出来る。
【００２２】又、発振回路の電流駆動能力を上げた場合
には、高調波発振が起こる可能性があるので、電流駆動
能力制御信号を初期化信号より早く解除することにより
、高調波発振が起きた場合にも初期化信号がセットされ
ているので高調波発振の影響はなくなる。
には、高調波発振が起こる可能性があるので、電流駆動
能力制御信号を初期化信号より早く解除することにより
、高調波発振が起きた場合にも初期化信号がセットされ
ているので高調波発振の影響はなくなる。
【図１】本発明における初期化信号発生，発振回路の電
流駆動能力制御信号発生のブロック図。
流駆動能力制御信号発生のブロック図。
【図２】従来における初期化信号発生，発振回路の電流
駆動能力制御信号発生のブロック図。
駆動能力制御信号発生のブロック図。
【図３】本発明における初期化信号発生，発振回路の電
流駆動能力を制御する信号発生の実施例図。
流駆動能力を制御する信号発生の実施例図。
【図４】本発明における電流駆動能力を可変出来る手段
を所有した発振回路の実施例図。
を所有した発振回路の実施例図。
【図５】本発明における発振停止検出回路に使用される
クロックの実施例図。
クロックの実施例図。
１０１・発振回路
１０２・分周回路
１０３・タイマー
１０４・発振停止検出回路
１０５・初期化信号発生回路
１０６・発振回路の電流駆動能力制御信号発生回路１０
７・原振クロック １０８・分周回路の出力クロック １０９・発振停止検出回路の出力信号 １１０・初期化信号の解除信号 １１１・発振回路の電流駆動能力制御信号の解除信号１
１２・マイクロコンピュータシステムの初期化信号１１
３・発振回路の電流駆動能力制御信号１１４、１１５・
発振停止検出回路のＮ型ＭＯＳトランジスタ １１６、１１７・発振停止検出回路のコンデンサ１１８
・発振停止検出回路の抵抗 １１９・高レベル電源 １２０・低レベル電源 １２１・入力端子 １２２・出力端子 １２３・水晶振動子 １２４・帰還抵抗 １２５・発振インバータ
７・原振クロック １０８・分周回路の出力クロック １０９・発振停止検出回路の出力信号 １１０・初期化信号の解除信号 １１１・発振回路の電流駆動能力制御信号の解除信号１
１２・マイクロコンピュータシステムの初期化信号１１
３・発振回路の電流駆動能力制御信号１１４、１１５・
発振停止検出回路のＮ型ＭＯＳトランジスタ １１６、１１７・発振停止検出回路のコンデンサ１１８
・発振停止検出回路の抵抗 １１９・高レベル電源 １２０・低レベル電源 １２１・入力端子 １２２・出力端子 １２３・水晶振動子 １２４・帰還抵抗 １２５・発振インバータ
Claims (2)
- 【請求項１】 ａ）発振回路と、 ｂ）前記発振回路の発振の有無を検出する発振停止検出
回路と、 ｃ）前記発振回路の出力信号を分周する分周回路とが周
辺回路として内蔵されているマイクロコンピュータにお
いて、 ｄ）上記発振回路は、水晶振動子が接続される入力端子
と、 ｅ）水晶振動子が接続される出力端子と、ｆ）前記入力
端子と前記出力端子の間に接続される帰還抵抗と、 ｇ）前記入力端子からの入力信号を入力とし、出力は前
記出力端子と電気的に接続されている反転器と、ｈ）前
記反転器と並列に接続された補助反転器とによって構成
された発振回路であり、 ｉ）前記補助反転器を駆動させたり、停止させたりする
手段を有しており、 ｊ）発振停止を検出した前記発振停止検出回路からの出
力信号が、マイクロコンピュータの初期化信号の発生と
、前記補助反転器の駆動信号の発生と、更に前記分周回
路の初期化を行い、 ｋ）前記分周回路の出力信号がマイクロコンピュータの
初期化信号と、前記補助反転器の駆動信号の解除を行う
ことを特徴とするマイクロコンピュータ。 - 【請求項２】 請求項１のマイクロコンピュータにお
いて、前記補助反転器の駆動信号をマイクロコンピュー
タの初期化信号より早く解除することを特徴とするマイ
クロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120960A JP2964696B2 (ja) | 1991-05-27 | 1991-05-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120960A JP2964696B2 (ja) | 1991-05-27 | 1991-05-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04348411A true JPH04348411A (ja) | 1992-12-03 |
| JP2964696B2 JP2964696B2 (ja) | 1999-10-18 |
Family
ID=14799259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3120960A Expired - Fee Related JP2964696B2 (ja) | 1991-05-27 | 1991-05-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964696B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002091940A (ja) * | 2000-09-14 | 2002-03-29 | Nec Microsystems Ltd | マイクロコンピュータ |
-
1991
- 1991-05-27 JP JP3120960A patent/JP2964696B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002091940A (ja) * | 2000-09-14 | 2002-03-29 | Nec Microsystems Ltd | マイクロコンピュータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2964696B2 (ja) | 1999-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3274935B2 (ja) | マイクロコンピュータ | |
| EP0103755A2 (en) | CMOS single chip microprocessor | |
| US5243637A (en) | Apparatus and method for assuring stable clock generator during oscillator start-up | |
| US5034624A (en) | Apparatus and method for assuring stable clock generator during oscillator start-up | |
| JP2002043906A (ja) | 発振停止検出回路 | |
| US4328572A (en) | Voltage control system for electronic timepiece | |
| JPH073751B2 (ja) | 電流サージ制御集積回路 | |
| JPH04348411A (ja) | 半導体装置 | |
| US5063355A (en) | Timer circuit | |
| US4553054A (en) | Power on reset circuit for microprocessor | |
| JPH10132872A (ja) | 低電圧感知回路 | |
| JPH08147064A (ja) | 間欠動作回路 | |
| JP2698260B2 (ja) | ウオッチドッグタイマ装置 | |
| US6771138B1 (en) | Method of forming a bi-directional synchronization controller | |
| JPH1174763A (ja) | 発振回路 | |
| JP3177139B2 (ja) | 発振再起動制御装置 | |
| JP2853342B2 (ja) | 異常発振検出回路 | |
| JPH11220330A (ja) | 水晶発振停止検出回路 | |
| JPH118538A (ja) | 繰返し信号停止検出回路 | |
| JPH0535359A (ja) | クロツク発振器 | |
| JPS5931255B2 (ja) | 位相保持発振回路 | |
| JPS6214754Y2 (ja) | ||
| JPH10190413A (ja) | 発振停止検出回路 | |
| JPH07294602A (ja) | 発振用集積回路 | |
| JPH0786786B2 (ja) | マイクロコンピュータクロック供給制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |