JP2964696B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2964696B2
JP2964696B2 JP3120960A JP12096091A JP2964696B2 JP 2964696 B2 JP2964696 B2 JP 2964696B2 JP 3120960 A JP3120960 A JP 3120960A JP 12096091 A JP12096091 A JP 12096091A JP 2964696 B2 JP2964696 B2 JP 2964696B2
Authority
JP
Japan
Prior art keywords
oscillation
signal
circuit
initialization
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3120960A
Other languages
English (en)
Other versions
JPH04348411A (ja
Inventor
英則 谷戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3120960A priority Critical patent/JP2964696B2/ja
Publication of JPH04348411A publication Critical patent/JPH04348411A/ja
Application granted granted Critical
Publication of JP2964696B2 publication Critical patent/JP2964696B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、周辺回路として発振回
路と発振停止検出回路と分周回路とを有するマイクロコ
ンピュータ等の半導体装置に関する。
【0002】
【従来の技術】従来のマイクロコンピュータにおいて、
発振停止検出回路から発生した初期化要因は、その信号
をそのままマイクロコンピュータの初期化信号として用
いていた。
【0003】又、発振回路外部からの信号によって駆動
し、発振回路の電流駆動能力が大きくなる補助発振イン
バータを所有する場合においても、先述の初期化信号が
この補助発振インバータを駆動するための信号であった
ので、結果的に発振停止検出回路からの出力信号がその
まま用いられていた。
【0004】図2に従来における初期化信号発生,発振
回路の電流駆動能力制御信号発生のブロック図を示す。
【0005】101は水晶振動子などが接続されること
によってマイクロコンピュータの原振クロック107を
発生している発振回路である。分周回路102は原振ク
ロック107を分周することによって、内部に必要なク
ロック108を発生している。発振停止検出回路104
はこのような分周クロック108などを使用して、常に
発振が停止したかどうかを検出している。発振停止が検
出された場合には、停止している間のみマイクロコンピ
ュータを初期化するための信号109を出力し、その信
号がそのまま初期化信号112として初期化発生回路1
05から発生されていた。又、発振回路は内部の補助発
振インバータの電流駆動能力を大小に可変できるが、こ
のための制御信号に初期化信号112が用いられてい
る。
【0006】
【発明が解決しようとする課題】しかし前述した技術で
は、発振停止検出回路から出力された信号をそのまま初
期化信号として用いているために、パルス幅の狭い出力
信号が生じた時にはマイクロコンピュータのシステムを
完全に初期化出来ないことが生じてくる可能性がある。
【0007】又、発振回路において補助発振インバータ
を駆動させる手段においては、駆動の終了後に高調波発
振を生じる恐れがある。これは発振が短時間に完了する
ように電流駆動能力が上げられているからである。
【0008】そこで本発明はこのような問題点を解決す
るもので、マイクロコンピュータのシステムの初期化を
確実に行うことが出来、発振回路においても高調波発振
が生じても影響が生じないような、初期化信号と発振回
路における電流駆動能力の制御信号発生方法を得ること
にある。
【0009】
【課題を解決するための手段】本発明の半導体装置は、
発振手段と、前記発振手段の発振の停止に応じて発振停
止信号を出力する発振停止検出手段と、前記発振手段の
出力信号に基づくクロック信号をカウントするカウント
手段と、前記発振停止信号が入力されると、所定の回路
の初期化を行うための初期化信号を出力する、初期化信
号発生手段と、前記発振停止信号が入力されると、前記
発振手段を構成する振動子の発振のための電流駆動能力
を上げる電流駆動能力制御信号を生成し出力する、電流
駆動能力制御手段とを含んでなり、前記カウント手段
は、前記発振停止信号が入力され、該発振停止信号の入
力に応じてカウント値がリセットされるとともに、前記
発振手段の発振の開始後所定のカウント数を計数する
と、前記電流駆動能力制御手段の前記電流駆動能力制御
信号の出力を解除させ、かつ、前記所定のカウント数よ
りも多い第2のカウント数を計数すると、前記初期化信
号発生手段の前記初期化信号の出力を解除させるように
構成されることを特徴とする。
【0010】
【0011】
【作用】本発明によれば、発振停止検出手段から出力さ
れた信号は初期化信号と電流駆動能力制御信号を発生さ
せる時のみ必要であって、各信号の停止はカウント手段
からの出力信号が行うので、カウント手段で一定の時間
がカウントされるまでは各信号の発生を続けることがで
きる。よって、発振停止検出手段の出力信号幅が狭い場
合においても、その信号が直接初期化信号とはならず、
カウント手段でカウントされた一定の時間幅で確実に初
期化を行うことが可能となる。そして、2つの信号の発
生時間を個々に決められるので、電流駆動能力制御信号
を初期化信号より早く解除されるように設定することに
より、電流駆動能力制御信号の解除後に高調波発振が生
じていても初期化信号が出力されているので、その初期
化信号が解除されるまでに高調波発振が終了すると高調
波発振の影響はないことになる。
【0012】
【実施例】本発明の基本ブロック図は図1のように示さ
れる。
【0013】101は水晶振動子などが接続されること
によって、マイクロコンピュータの原振クロック107
を発生する発振回路である。102は原振クロック10
7の分周回路である。104は発振停止検出回路であ
る。この回路は分周回路102の出力クロック108な
どを使用して、発振回路101において発振が行われて
いるかどうかを常に監視しており、発振が停止した場合
には信号109を発生させることによって、タイマー1
03をクリアーをすると同時に初期化発生回路105に
入力されてマイクロコンピュータのシステムの初期化信
号112が発生する。
【0014】発振開始後、信号109によるタイマー1
03のクリアーは解除され、分周回路102の出力クロ
ック108などを入力クロックとしてタイマー103の
カウントが開始される。そして、一定時間がカウントさ
れたタイマー103の出力信号110が初期化信号11
2を解除する。
【0015】又発振回路101におて、発振インバータ
の電流駆動能力を大きくするために補助発振インバータ
を所有している場合には、発振停止を伝達する信号10
9は前述したタイマー103のクリアーと初期化信号1
12の発生の他にこの補助発振インバータを駆動させる
ためにも働く。このための信号が電流駆動能力制御回路
106の出力信号113である。この信号113は初期
化信号112と同様に、タイマー103の出力信号11
1によって解除される。
【0016】以下、本発明について実施例に本づいて詳
細に説明していく。
【0017】図3、図4に示したのは、本発明の実施例
を示す図である。図3は図1に示した発振停止検出回路
104,タイマー103,初期化発生回路105,電流
駆動能力制御回路106の部分を示した実施例、図4は
発振回路を示した実施例である。
【0018】図3において、発振停止検出回路104
は、N型MOSトランジスタ2個,コンデンサ2個,抵
抗で構成されている。このN型MOSトランジスタのゲ
ートはCLK1,CLK2という2つのクロックが入力
されているが、このクロックは図5に示すようなクロッ
クであるため、2つのMOSトランジスタが同時に導通
することはなく、コンデンサ116はシステムの電源か
ら充電され、コンデンサ117はコンデンサ116から
充電されることになる。又、抵抗118はギガ単位の高
抵抗である。よってコンデンサ117に充電された電荷
は抵抗118が高抵抗であるために放電する電荷はわず
かであるので発振停止を伝達する信号109は高レベル
を保持していることになる。しかし、発振が停止される
とコンデンサは充電されなくなるために、コンデンサ1
17の電荷は次第に抵抗118を通じて放電されていき
信号109は低レベルとなる。この信号109の立ち下
がりによって初期化信号112,発振回路の電流駆動能
力制御信号113が発生される。又タイマー103がク
リアーされる。発振開始後コンデンサ116,117は
次第に充電されていき信号109は高レベルとなり、タ
イマー103のクリアーは解除される。尚、初期化信号
112,電流駆動能力制御信号113はセットされたま
まである。タイマー103には分周クロックなどである
CLK3が入力されてカウントされていき、ある一定時
間が経過すると電流駆動能力制御信号113,初期化信
号の解除を行っている。この際、電流駆動能力制御信号
113は初期化信号112が発生されている時間より短
くしてあり、この場合には1/2になっている。
【0019】次に図4の発振回路について説明する。
【0020】図4に示したのは水晶発振回路である。入
力端子121と出力端子122の間に水晶振動子123
が接続され、125は通常の発振インバータ,124は
帰還抵抗である。以上が水晶発振回路の基本的な回路構
成であるが、発振開始時や発振停止後に発振が行われ易
いように電流駆動能力を上げるための補助発振インバー
タが126である。この回路は電流駆動能力制御信号1
13によりON/OFFが行われてON時に通常の発振
インバータ125と同様な役割をすることになる。
【0021】
【発明の効果】以上述べたように、マイクロコンピュー
タが周辺回路として発振回路と発振停止検出回路と分周
回路、又はタイマーとを内蔵している場合、発振停止検
出回路からの発振停止を知らせる信号を、マイクロコン
ピュータシステムの初期化信号発生と発振回路の電流駆
動能力制御信号の発生とタイマーのクリアーのみに用い
て、初期化信号と電流駆動能力制御信号の解除にはタイ
マーの出力を用いる。これによって発振停止検出回路か
らの信号幅が狭い場合においても、発振開始後タイマー
がある一定時間をカウントするまで初期化信号が発生し
ているので、確実に初期化を掛けることが出来る。
【0022】又、発振回路の電流駆動能力を上げた場合
には、高調波発振が起こる可能性があるので、電流駆動
能力制御信号を初期化信号より早く解除することによ
り、高調波発振が起きた場合にも初期化信号がセットさ
れているので高調波発振の影響はなくなる。
【図面の簡単な説明】
【図1】本発明における初期化信号発生,発振回路の電
流駆動能力制御信号発生のブロック図。
【図2】従来における初期化信号発生,発振回路の電流
駆動能力制御信号発生のブロック図。
【図3】本発明における初期化信号発生,発振回路の電
流駆動能力を制御する信号発生の実施例図。
【図4】本発明における電流駆動能力を可変出来る手段
を所有した発振回路の実施例図。
【図5】本発明における発振停止検出回路に使用される
クロックの実施例図。
【符号の説明】
101・発振回路 102・分周回路 103・タイマー 104・発振停止検出回路 105・初期化信号発生回路 106・発振回路の電流駆動能力制御信号発生回路 107・原振クロック 108・分周回路の出力クロック 109・発振停止検出回路の出力信号 110・初期化信号の解除信号 111・発振回路の電流駆動能力制御信号の解除信号 112・マイクロコンピュータシステムの初期化信号 113・発振回路の電流駆動能力制御信号 114、115・発振停止検出回路のN型MOSトラン
ジスタ 116、117・発振停止検出回路のコンデンサ 118・発振停止検出回路の抵抗 119・高レベル電源 120・低レベル電源 121・入力端子 122・出力端子 123・水晶振動子 124・帰還抵抗 125・発振インバータ 126・電流駆動能力可変用の補助発振インバータ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 発振手段と、 前記発振手段の発振の停止に応じて発振停止信号を出力
    する発振停止検出手段と、 前記発振手段の出力信号に基づくクロック信号をカウン
    トするカウント手段と、 前記発振停止信号が入力されると、所定の回路の初期化
    を行うための初期化信号を出力する、初期化信号発生手
    段と、 前記発振停止信号が入力されると、前記発振手段を構成
    する振動子の発振のための電流駆動能力を上げる電流駆
    動能力制御信号を生成し出力する、電流駆動能力制御手
    段とを含んでなり、 前記カウント手段は、前記発振停止信号が入力され、該
    発振停止信号の入力に応じてカウント値がリセットされ
    るとともに、前記発振手段の発振の開始後所定のカウン
    ト数を計数すると、前記電流駆動能力制御手段の前記電
    流駆動能力制御信号の出力を解除させ、かつ、前記所定
    のカウント数よりも多い第2のカウント数を計数する
    と、前記初期化信号発生手段の前記初期化信号の出力を
    解除させるように構成されることを特徴とする半導体装
    置。
JP3120960A 1991-05-27 1991-05-27 半導体装置 Expired - Fee Related JP2964696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3120960A JP2964696B2 (ja) 1991-05-27 1991-05-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3120960A JP2964696B2 (ja) 1991-05-27 1991-05-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH04348411A JPH04348411A (ja) 1992-12-03
JP2964696B2 true JP2964696B2 (ja) 1999-10-18

Family

ID=14799259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3120960A Expired - Fee Related JP2964696B2 (ja) 1991-05-27 1991-05-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2964696B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3847069B2 (ja) * 2000-09-14 2006-11-15 Necエレクトロニクス株式会社 マイクロコンピュータ

Also Published As

Publication number Publication date
JPH04348411A (ja) 1992-12-03

Similar Documents

Publication Publication Date Title
JP3274935B2 (ja) マイクロコンピュータ
US5034624A (en) Apparatus and method for assuring stable clock generator during oscillator start-up
EP0103755A2 (en) CMOS single chip microprocessor
US5243637A (en) Apparatus and method for assuring stable clock generator during oscillator start-up
JP2004260648A (ja) パワーオンリセット回路
US4328572A (en) Voltage control system for electronic timepiece
JPH073751B2 (ja) 電流サージ制御集積回路
JP2964696B2 (ja) 半導体装置
JP3068358B2 (ja) ファンモータ故障検出手段を有する画像形成装置および画像形成装置
US5063355A (en) Timer circuit
US5475654A (en) Intermittent operation circuit
WO1996038911A1 (fr) Circuit d'equilibrage thermique
JPH118538A (ja) 繰返し信号停止検出回路
JPH03102911A (ja) クロック信号発生回路
JP2853342B2 (ja) 異常発振検出回路
US6771138B1 (en) Method of forming a bi-directional synchronization controller
JP3177139B2 (ja) 発振再起動制御装置
KR100424944B1 (ko) 강유전성액정셔터용구동회로
JP2722348B2 (ja) 発振回路
JP4016225B2 (ja) モノマルチ回路
JPH10190413A (ja) 発振停止検出回路
JPH0119299B2 (ja)
JP2540544Y2 (ja) カウンタ回路
JPH11220330A (ja) 水晶発振停止検出回路
JPS5841556B2 (ja) 繰り返し信号の状態判定回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees