KR100239428B1 - 파워 세이빙 회로 - Google Patents

파워 세이빙 회로 Download PDF

Info

Publication number
KR100239428B1
KR100239428B1 KR1019970054232A KR19970054232A KR100239428B1 KR 100239428 B1 KR100239428 B1 KR 100239428B1 KR 1019970054232 A KR1019970054232 A KR 1019970054232A KR 19970054232 A KR19970054232 A KR 19970054232A KR 100239428 B1 KR100239428 B1 KR 100239428B1
Authority
KR
South Korea
Prior art keywords
signal
unit
output
receiving
stop
Prior art date
Application number
KR1019970054232A
Other languages
English (en)
Other versions
KR19990033001A (ko
Inventor
옥창효
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970054232A priority Critical patent/KR100239428B1/ko
Publication of KR19990033001A publication Critical patent/KR19990033001A/ko
Application granted granted Critical
Publication of KR100239428B1 publication Critical patent/KR100239428B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

스톱모드를 해제할 때 입·출력포트부를 통해 불필요한 파워가 소모되는 것을 방지할 수 있는 파워 세이빙 회로에 관한 것이다. 이와 같은 목적을 달성하기 위한 파워 세이빙 회로(Power Saving Circuit)는 키 동작을 하는 MCU(Micro Controller Unit)에 있어서, 출력데이타 레지스터의 신호를 받아 출력하는 출력포트부와, 키 입력시 상기 출력포트부의 값을 스톱모드 해제부로 보내는 입력포트부와, 상기 입력포트부의 출력신호를 받아 스톱모드 해제신호를 출력하는 스톱모드 해제부와, 상기 스톱모드 해제신호를 받아서 시스템 스톱신호를 출력하는 시스템 스톱 신호 발생부와, 시스템 스톱신호를 반전한 신호와 시스템 클럭 인에이블 신호와 외부 클럭신호를 논리곱한 신호를 받아서 시스템 클럭신호를 출력하는 시스템 출력신호 발생부와, 상기 시스템 스톱신호와 파워 온 리셋 신호를 클러어 신호단에 받고 상기 외부 클럭신호을 클럭신호단에 받아 일정시간 동안 신호를 발생하는 카운터부와, 상기 카운터부의 오버플로워 이후 상기 시스템 클럭 인에이블 신호가 뜰때까지 상기 출력 데이터 레지스터를 셋(Set) 시키는 포트제어부와, 상기 포트제어부의 출력신호를 받아 출력데이타 값이 '하이'로 되는 셋 로직을 포함하고 있는 출력데이타 레지스터를 포함하여 구성됨을 특징으로 한다.

Description

파워 세이빙 회로
본 발명은 키(Key) 동작을 하는 MCU(Micro Controller Unit)에 대한 것으로 특히, 스톱모드를 해제할 때 입·출력포트부를 통해 불필요한 파워가 소모되는 것을 방지할 수 있는 파워 세이빙 회로에 관한 것이다.
첨부 도면을 참조하여 종래 파워 세이빙 회로(Power Saving Circuit)에 대하여 설명하면 다음과 같다.
도 1은 종래 파워 세이빙 회로의 블록구성도이다.
종래 파워 세이빙 회로는 도 1에 도시된 바와 같이 출력데이타 레지스터(1)에 설정되어 있는 신호를 받아 출력하는 출력포트부(2)와, 키(Key)입력시 상기 출력포트부(2)의 출력값을 받아 스톱모드 해제부(4)로 출력하는 입력포트부(3)와, 상기 입력포트부(3)의 신호를 받아 스톱모드 해제신호를 출력하는 스톱모드 해제부(4)와, 상기 스톱모드 해제신호와 명령어 해독기(7)의 신호에 따라 시스템 스톱 신호를 발생하는 시스템 스톱 신호 발생부(5)와, 시스템 스톱 신호를 반전한 신호와 시스템 클럭 인에이블 신호와 외부 클럭신호를 논리곱한 신호를 받아 시스템 클럭신호를 발생시키는 시스템 클럭신호 발생부(6)로 구성된다.
상기와 같은 구성을 갖는 종래 파워 세이빙 회로(Power Saving Circuit)의 동작을 설명하면 다음과 같다.
먼저 출력데이터 레지스터에 설정되어 있는 '로우'값이 출력포트부(2)로 입력된다. 이후에 출력포트부(2)로 입력된 '로우'신호는 인버터를 통하여 반전되어 앤모스 트랜지스터를 턴온 시킨다. 그리고 입력포트부(3)의 풀-업저항에 의해 '하이'를 나타내고 있는 A지점은 키(Key)가 눌러지면 즉, 스위치가 닫히면 출력포트부(2)의 그라운드값이 입력포트부(3)로 전달된다. 이에 따라서 A지점은 '하이'에서 '로우'로 변한다.
키가 눌러지지 않은 상태에서 MCU(Micro Controller Unit)는 스톱모드상태로 있다가 상기와 같이 키가 눌러지면 입력포트부(3)에서 스톱모드 해제부(4)로 스톱모드 해제신호를 발생시킨다. 이후에 스톱모드 해제신호를 받는 시스템 스톱신호 발생부(5)는 스톱모드 해제신호를 반전한 신호와 명령어 해독기(7)의 신호를 논리곱한 신호와, 스톱모드 해제신호를 입력으로 하는 플립플롭을 통하여 '로우'의 시스템 스톱신호를 출력한다. 이에따라서 스톱모드가 해제된다. 이후에 시스템 스톱신호를 반전한 신호와 시스템 클럭 인에이블 신호와 외부 클럭신호를 논리곱한 신호를 받아서 시스템 클럭신호 발생부(6)는 시스템 클럭신호를 발생한다. 즉, 시스템 클럭을 제어하는 시스템 클럭 인에이블 신호가 뜨면 외부 클럭신호를 받아들여서 시스템 클럭신호 발생부(6)에서 시스템 클럭을 발생시킨다.
이때 시스템 클럭 인에이블 신호는 스톱모드 상태에서 외부 클럭신호가 정지해 있다다 키가 입력되고 스톱모드가 해제되면서 다시 시스템에 외부 클럭신호를 공급해야 하므로 외부 클럭신호의 발진 안정 시간 만큼 충분한 시간이 흐른 뒤에 시스템 클럭 인에이블 신호가 떠야 한다. 이후에 시스템 클럭신호 발생부(6)로 부터 안정된 시스템 클럭이 MCU 내부회로로 공급된다.
상기와 같은 종래 파워 세이빙 회로는 다음과 같은 문제가 있다.
키가 눌러지면 스톱모드 해제이후 외부 클럭신호가 발진안정될때까지 계속해서 출력포트부와 입력포트부는 연결되어 있고 이부분에서 파워가 소모되고 있다. 이에따라서 키 동작을 하는 MCU의 수명이 단축된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 특히, 키(Key)를 눌러서 스톱모드를 해제시킬 때 입·출력포트부에서 불필요한 파워가 소모되는 것을 방지하기에 알맞은 파워 세이빙 회로(Power Saving Circuit)를 제공하는 데 그 목적이 있다.
도 1은 종래 파워 세이빙 회로의 블록구성도
도 2는 본 발명 파워 세이빙 회로의 블록구성도
도 3은 종래 A지점과 본 발명 B지점에서의 신호동작도를 나타낸 도면
도면의 주요 부분에 대한 부호의 설명
20: 출력데이타 레이스터 21: 출력포트부
22: 입력포트부 23: 스톱모드 해제부
24: 시스템 스톱 신호 발생부 25: 명령어 해독기
26: 시스템 클럭신호 발생부 27: 카운터부
28: 포트제어부 29: 제 1 인버터
30: 제 2 인버터 31: 제 3 인버터
32: 앤드게이트 33: 제 1 노아래치부
34: 제 4 인버터 35: 노아게이트
36: 제 2 노아래치부 37: 제 5 인버터
상기와 같은 목적을 달성하기 위한 본 발명 파워 세이빙 회로(Power Saving Circuit)는 키 동작을 하는 MCU(Micro Controller Unit)에 있어서, 출력데이타 레지스터의 신호를 받아 출력하는 출력포트부와, 키 입력시 상기 출력포트부의 값을 스톱모드 해제부로 보내는 입력포트부와, 상기 입력포트부의 출력신호를 받아 스톱모드 해제신호를 출력하는 스톱모드 해제부와, 상기 스톱모드 해제신호를 받아서 시스템 스톱신호를 출력하는 시스템 스톱 신호 발생부와, 시스템 스톱신호를 반전한 신호와 시스템 클럭 인에이블 신호와 외부 클럭신호를 논리곱한 신호를 받아서 시스템 클럭신호를 출력하는 시스템 출력신호 발생부와, 상기 시스템 스톱신호와 파워 온 리셋 신호를 클러어 신호단에 받고 상기 외부 클럭신호을 클럭신호단에 받아 일정시간 동안 신호를 발생하는 카운터부와, 상기 카운터부의 오버플로워 이후 상기 시스템 클럭 인에이블 신호가 뜰때까지 상기 출력 데이터 레지스터를 셋(Set) 시키는 포트제어부와, 상기 포트제어부의 출력신호를 받아 출력데이타 값이 '하이'로 되는 셋 로직을 포함하고 있는 출력데이타 레지스터를 포함하여 구성됨을 특징으로 한다.
첨부 도면을 참조하여 본 발명 파워 세이빙 회로(Power Saving Circuit)에 대하여 설명하면 다음과 같다.
도 2는 본 발명 파워 세이빙 회로의 블록구성도이다.
본 발명 파워 세이빙 회로는 도 2에 도시된 바와 같이 출력데이타 레지스터(20)에 설정되어 있는 신호를 받아 출력하는 출력포트부(21)와, 키(Key)입력시 상기 출력포트부(21)의 값을 받아 스톱모드 해제부(23)로 출력하는 입력포트부(22)와, 상기 입력포트부(22)의 신호를 받아 스톱모드 해제신호를 출력하는 스톱모드 해제부(23)와, 상기 스톱모드 해제신호를 받아 시스템 스톱 신호를 발생하는 시스템 스톱신호 발생부(24)와, 시스템 스톱신호를 반전한 신호와 시스템 클럭 인에이블 신호와 외부 클럭신호를 논리곱한 신호를 받아 시스템 클럭신호를 발생시키는 시스템 클럭신호 발생부(26)와, 시스템 스톱신호와 파워 온 리셋(Power on Reset) 신호를 클리어 신호단에 받고 외부 클럭신호를 클럭신호단(CK)에 받아 일정시간 동안의 인터벌(Interval) 신호를 발생하는 카운터부(27)와, 상기 카운터부(27)의 첫 번째 오버플로우(overflow) 이후 시스템 클럭 인에이블 신호가 뜰 때까지 출력 데이터 레지스터(20)를 셋(Set)시키는 포트제어부(28)와, 상기 포트제어부(28)의 출력신호를 받아 출력 데이터의 값이 하이로 되는 셋(Set) 로직을 포함하고 있는 출력데이터 레지스터(20)로 구성된다.
상기 출력포트부(21)는 출력데이타 레지스터(20)의 출력신호를 반전하는 제 1 인버터(29)와 제 1 인버터(29)를 통하여 반전된 신호를 받아 동작하는 앤모스 트랜지스터로 구성된다. 그리고 상기 입력포트부(22)는 키 입력에 따라 출력포트부(21)의 값을 반전하여 스톱모드 해제부(23)에 전달하는 제 2 인버터(30)와 전원전압단(VDD)과 제 2 인버터(30)의 사이에 연결된 풀-업 저항으로 이루어졌다. 그리고 상기 시스템 스톱신호 발생부(24)는 상기 스톱모드 해제부(23)의 신호를 반전하는 제 3 인버터(31)와 제 3 인버터(31)와 명령어 해독기(25)를 논리곱하기 위한 앤드게이트(32)와, 상기 스톱모드 해제신호와 상기 낸드게이트(32)를 입력으로 하는 제 1 노아래치부(33)로 구성되었다.
그리고 상기 포트제어부(28)는 상기 카운터부(27)의 카운팅신호를 반전하는 제 4 인버터(34)와, 상기 제 4 인버터(34)를 통해 반전된 신호와 상기 시스템 클럭 인에이블 신호를 논리합하여 반전하는 노아게이트(35)와, 상기 노아게이트(35)와 상기 시스템 클럭 인에이블 신호를 받아 동작하는 제 2 노아래치부(36)와, 상기 제 2 노아래치부(36)의 출력신호를 반전하여 출력데이타 레지스터(20)의 셋단(Set)에 출력하는 제 5 인버터(37)로 구성된다.
상기와 같은 구성을 갖는 본 발명 파워 세이빙 회로(Power Saving Circuit)의 동작을 설명하면 다음과 같다.
먼저 스톱모드(Stop Mode) 상태에서 출력포트부(21)로 출력 데이터 레지스터(20)에 설정되어 있는 '로우'값이 출력된다. 그리고 입력포트부(22)의 B지점은 입력포트부(22)내부의 풀업(Pull-Up) 저항에 의해 '하이'상태를 유지하고 있다. B지점이 '하이'상태를 유지하고 있을 때 키(Key)가 눌러지면 출력포트부(21)의 그라운드값이 입력포트부(22)로 전달되어 B지점이 '로우'로 변한다. 이후에 B지점의 신호를 반전한 '하이'신호가 스톱모드 해제부(23)에 전달되고, 스톱모드 해제부(23)에서 스톱모드 해제신호인 '하이'신호가 시스템 스톱신호 발생부(24)로 전달된다. 이후에 스톱모드 해제신호를 반전한 '로우'신호와 명령어 해독기(25)의 신호를 논리곱한 신호와, 스톱모드 해제신호를 플립플롭하여 시스템 스톱신호로써 '로우'신호를 발생시킨다. 이와 같이 스톱모드 해제신호가 시스템 스톱신호 발생부(24)로 들어가 시스템 스톱신호를 해제하고 이후에 외부 클럭신호가 발진을 개시한다. 여기서 외부 클럭신호는 시스템 스톱신호가 '로우'로 바뀐 후 시스템 클럭 인에이블 신호가 '하이'로 될 때까지 시스템 클럭신호 발생부(26)로의 공급이 중단되다가 시스템 클럭 인에이블 신호가 '하이'로 되면 공급을 시작하여 시스템 클럭신호를 발생시킨다. 즉, 시스템 스톱신호인 '로우'신호를 반전한 '하이'신호와 시스템 클럭 인에이블 신호와 외부 클럭신호를 논리곱한 신호가 시스템 클럭 발생부(26)로 입력된 후에 시스템 클럭신호가 발생된다.
이후에 카운터부(27)는 스톱모드상태에서는 클리어 되어 있다가 시스템 스톱 신호가 '로우'가 되면 외부 클럭신호를 카운터부(27)의 클럭신호단(CK)에 받아들여서 카운팅 동작을 한다. 그리고 카운터부(27)는 시스템 스톱신호의 해제이후에도 키 입력(Key-in)으로 인한 스톱모드 해제 동작이 MCU(Micro Controller Unit) 내부회로에 안전하게 전달될 때까지 포트제어부(28)의 출력이 '로우'를 유지하도록 한다. 그리고 스톱모드 해제후에 첫 번째 카운터 오버플로우가 발생하면 포트제어부(28)에는 '하이'가 출력되고, 출력데이타 레지스터(20)는 셋(Set)되어 '하이'가 출력된다. 이에따라서 출력포트부(21)의 앤모스 트랜지스터는 턴오프되고, 출력포트부(21)에서 입력포트부(22)로의 전류의 패스(Path)가 차단되어 이를 통한 파워 소실이 없어지게 된다. 이후 외부 클럭신호가 발진 안정되는 시점에서 시스템 클럭 인에이블 신호가 뜨면 출력데이타 레지스터(20)의 셋(Set) 신호는 풀려서 '로우'신호를 출력한다. 이때 출력데이타 레지스터(20)는 계속 '하이'를 유지한다.
그리고 시스템 클럭신호 발생부(26)로부터 시스템 클럭이 정상동작을 시작하면 MCU(Micro Controller Unit) 내부에서는 프로그램이 수행되고 출력데이타 레지스터(20)의 값을 변화시키면서 키 스캐닝(Key Scanning)을 수행한다.
다음에 출력포트부(21)와 입력포트부(22) 사이의 종래의 A지점과 본 발명의 B지점의 신호동작 변화를 도면을 참조하여 설명하면 다음과 같다.
도 3의 (a)는 종래 A지점의 신호동작도이고 도 3의 (b)는 본 발명 B지점의 신호동작도이다.
도 3의 (a)와 (b)에 도시한 바와 같이 종래 A지점과 본 발명 B지점은 Key가 입력되기전까지는 '하이'신호를 유지하고 있다. 이후에 키(Key)가 입력되면 종래발명은 시스템 클럭 인에이블 신호가 뜰때까지는 '로우' 신호를 유지한다. 이후에 시스템 클럭 인에이블 신호가 뜨면 키 스캐닝(Key Scanning)을 한다. 이에반해서 본 발명은 키(Key)가 입력된 직후에는 출력포트부(21)의 신호가 입력포트부(22)로 전달되어 B지점이 '로우'가 된다. 이후에 카운터의 첫 번째 오버플로우가 발생하면 포트제어부(28)와 출력데이타 레지스터(20)의 '하이' 신호에 따라서 출력포트부(21)의 앤모스 트랜지스터가 오프되어 B지점은 다시 '하이'상태가 된다. 이후에 시스템 클럭 인에이블 신호가 뜨는 시점에서 키 스캐닝(Key Scanning)을 하기 시작한다.
이와 같이 본 발명은 스톱모드 해제신호가 발생하여 시스템 클럭신호가 발생되는 동안 출력포트부(21)와 입력포트부(22)사이에서 전류의 패스(Path)를 막아서 파워가 손실되는 것을 방지할 수 있다.
이와 같은 본 발명 파워 세이빙 회로는 다음과 같은 효과가 있다.
스톱 모드 해제시 출력포트부와 입력포트부의 계속되는 전류 패스를 막으므로써 파워가 소모되는 것을 방지할 수 있다. 이에따라서 키 입력동안의 전력 손실을 최소화하고 키 동작을 하는 MCU(Micro Controller Unit)의 수명을 늘릴 수 있다.

Claims (3)

  1. 키 동작을 하는 MCU(Micro Controller Unit)에 있어서,
    출력데이타 레지스터의 신호를 받아 출력하는 출력포트부와,
    키 입력시 상기 출력포트부의 값을 스톱모드 해제부로 보내는 입력포트부와,
    상기 입력포트부의 출력신호를 받아 스톱모드 해제신호를 출력하는 스톱모드 해제부와,
    상기 스톱모드 해제신호를 받아서 시스템 스톱신호를 출력하는 시스템 스톱 신호 발생부와,
    시스템 스톱신호를 반전한 신호와 시스템 클럭 인에이블 신호와 외부 클럭신호를 논리곱한 신호를 받아서 시스템 클럭신호를 출력하는 시스템 출력신호 발생부와,
    상기 시스템 스톱신호와 파워 온 리셋 신호를 클러어 신호단에 받고 상기 외부 클럭신호을 클럭신호단에 받아 일정시간 동안 신호를 발생하는 카운터부와,
    상기 카운터부의 오버플로워 이후 상기 시스템 클럭 인에이블 신호가 뜰때까지 상기 출력 데이터 레지스터를 셋(Set) 시키는 포트제어부와,
    상기 포트제어부의 출력신호를 받아 출력데이타 값이 '하이'로 되는 셋 로직을 포함하고 있는 출력데이타 레지스터를 포함하여 구성됨을 특징으로 하는 파워 세이빙 회로.
  2. 제 1 항에 있어서, 상기 카운터부는 상기 외부 클럭신호를 클럭신호단에 받아서 동작함을 특징으로 하는 파워 세이빙 회로.
  3. 제 1 항에 있어서, 상기 포트제어부는 상기 카운터부의 카운팅신호를 반전하는 제 1 인버터와, 상기 인버터를 통해 반전된 신호와 상기 시스템 클럭 인에이블 신호를 논리합하여 반전하는 노아게이트와, 상기 노아게이트와 상기 시스템 클럭 인에이블 신호를 받아 동작하는 노아래치부와, 상기 노아래치부의 출력신호를 반전하여 출력데이타 레지스터의 셋단에 출력하는 제 2 인버터로 구성됨을 특징으로 하는 파워 세이빙 회로.
KR1019970054232A 1997-10-22 1997-10-22 파워 세이빙 회로 KR100239428B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970054232A KR100239428B1 (ko) 1997-10-22 1997-10-22 파워 세이빙 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970054232A KR100239428B1 (ko) 1997-10-22 1997-10-22 파워 세이빙 회로

Publications (2)

Publication Number Publication Date
KR19990033001A KR19990033001A (ko) 1999-05-15
KR100239428B1 true KR100239428B1 (ko) 2000-01-15

Family

ID=19523210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970054232A KR100239428B1 (ko) 1997-10-22 1997-10-22 파워 세이빙 회로

Country Status (1)

Country Link
KR (1) KR100239428B1 (ko)

Also Published As

Publication number Publication date
KR19990033001A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
AU656058B2 (en) Clock generator
US6163851A (en) Data processor
US5625311A (en) System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed
US5907699A (en) Microcomputer with two oscillators of different frequencies selectable by a reset signal set by an instruction or by an overflow signal of a counter
KR100239428B1 (ko) 파워 세이빙 회로
TWI396072B (zh) 控制電泳顯示積體電路之控制模組與方法
US6496078B1 (en) Activating on-chip oscillator using ring oscillator
JPH0682310B2 (ja) 演算装置の動作周波数切り換え制御回路
JP2546536B2 (ja) スタンバイ制御回路
JP2695547B2 (ja) 復帰入力回路
KR100278279B1 (ko) 클럭발생제어기를가지는클럭발생기
US4326277A (en) Electronic timepiece
JPH1153339A (ja) パルス出力機能付マイクロコンピュータ
JP3727670B2 (ja) マイクロコントローラ
JP2002076884A (ja) パルススワロ方式ｐｌｌ回路
KR100407569B1 (ko) 발진제어기능을구비한발진회로
JP2731646B2 (ja) ディジタル回線終端装置
JPS6363204A (ja) 集積回路装置
KR19990040828A (ko) Usb코어의 절전/활성모드 전환방법
KR100487923B1 (ko) 파워 절약형 클럭 신호 발생 회로
JPH0416805B2 (ko)
KR200171361Y1 (ko) 전력 절약형 플립플롭
JPH0962403A (ja) リモートコントローラ
JPH04167113A (ja) 情報処理装置
JP2000066780A (ja) バスホールド回路を有する論理集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee