JPS6363204A

JPS6363204A - 集積回路装置

Info

Publication number: JPS6363204A
Application number: JP61208179A
Authority: JP
Inventors: Hideyo Kanayama; 金山　英世
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-09-03
Filing date: 1986-09-03
Publication date: 1988-03-19
Also published as: JPH054846B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は集積回路装置に係り、特に水晶あるいはセラミ
ック共振子用の発振回路の発振を停止させる機能を有す
る集積回路装置に関する。

〔従来の技術〕

近年、集積回路技術の進歩により集積回路装置のＣＭＯ
Ｓ化が急速に進んでいる。これに伴い、０ＭＯ８の低消
費電力の特徴を有効に生かすために、集積回路が非動作
状態（スタンバイ）時には発振　　　−回路の原発振を
停止することにより、内部回路の動作を禁止する機能を
持つ集積回路装置（以下、ＬＳＩという）が知られてい
る。

従来例を示す第３図において、本集積回路装置は、入力
端子１１と、出力端子１２と、ＰチャンネルＭＯ８−Ｆ
ＥＴ３３と、ＮヤンネルＭＯ８−ＦＥ’ｔ”３４゜３５
と、帰還抵抗３６と、インバータ３７とからなり、その
出力はクロック信号としてＬＳＩの内部回路に供給され
る。さらに、制御信号３８が印加される。共振子を用い
て発振させる場合には、端子１１．１２間に共振子を接
続し、制御信号３８をロウレベル（以下単に％Ｏｊと記
す）にする。これにより、インバータ３７からクロック
信号がＬＳＩの内部回路に供給され１、動作状態となる
。

また、動作を停止する場合には、制御信号３８をハイレ
ベル（以下気１〃と略す）にすることＫより、ＭＯＳ−
ＦＥＴ３５が導通し、入力端子１１力いＱｌとなシ、Ｍ
ＯＳ−ＦＥＴ３３が導通し、出力端子１２は′１〃とな
るため、発振が停止され、クロック信号が１０〃に固定
される。これによ、９、ＬＳＩ内部の消費電力が非常に
小さくなる。

このように共振子を用いる場合においては問題がないが
、ＬＳＩを複数個用いる各種制御装置においては、ＬＳ
Ｉ間の同期が必要となるため、ＬＳＩ内の発振回路を用
いず、外部に発振回路を設け、それぞれのＬＳＩに共通
のクロック信号を供給することが一般的である。

〔発明が解決しようとする問題点〕

第３図において、外部からクロック信号を供給する場合
、論理的には入力端子１１のみから供給すればよいが、
クロック周波数が高い場合、出力端子１２の容量等によ
り、確実に動作させることが難しい。このため、入力端
子１１の相補信号を出力端子１２へ供給することが一般
的である。この場合、ＬＳＩの動作を停止させるため制
御信号３８を１１〃にすると、入力端子１１はゝ０〃、
出力端子１２は１１１に固定されるため、外部から供給
されるクロック信号と競合し、ＬＳＩを破壊する可能性
がある。あるいは、破壊に至らなくとも、大電流が流れ
不必要な電力が消費されるという重大な欠点がある。

本発明の目的は、このような欠点を除き共振子を用いる
場合、あるいは外部からクロック信号を供給する場合に
おいても、確実に動作し、非動作状態においても、ＬＳ
Ｉの破壊や、むだな電力を消費することのない集積回路
装置を提供することにある。

〔問題点を解決するための手段〕

本発明の構成は、水晶あるいはセラミック共振子を用い
る発振回路を有する集積回路装置番ておいて、第１の端
子を入力とし、かつ第２の端子を出力とするインバータ
と、このインバータの入出力間に接続された帰還抵抗素
子と、前記インバータの出力を制御信号によυノ・イイ
ンピーダンス状態に設定する手段とを備えていることを
特徴とする。

〔実施例〕

次に本発明について色面を参照して詳細に説明する。

第１図は本発明の第１の実施例の集積回路装置を示す回
路図である。同図において、本集積回路装置は、入力端
子１１と、出力端子１２と、ＰチャンネルＭＯ８−ＦＥ
Ｔ　１３．　１４と、　ＮチャンネルＭＯ８−ＦＥＴ１
５，１Ｇと、帰還抵抗１７と、インバータ１８（制御信
号１９が入力される）と、ＮＯＲ回路２０とを含み、構
成され、ＮＯＲ回路２０の出力は、ＬＳＩ内部にクロッ
ク信号を供給する。

まず、共振子を用いる場合においては、人、出力端子１
１．１２間に共振子を接続し、制御信号１９をＮ０Ｉに
する。これにより、インバータ１８の出力は鬼１〃とな
り、ＭＯＳ−ＦＥＴ１４，１５が導通し、ＭＯＳ−ＦＥ
Ｔ１３，１６でインバータの動作となるため、発振が継
続され、ＮＯＲ回路２０からＬＳＩ内部にクロック信号
が供給される。次に、ＬＳＩの動作を停止する場合は、
制御信号１９を１１〃とすると、インバータ１８の出力
は％Ｏ１／とな６Ｍｏｓ・ＦＥＴ１４，１５が遮断状態
となυ、出力端子１２がハイインピーダンス状態となる
ため、発振が停止するとともに、Ｎ０Ｉ−１，回路２０
の出力は制御信号１９により１ｋＯりに固定される。こ
のため、発振回路及びＬＳＩ内部の消費電力は非常に小
さく々る。

＆Ｋ、外部からクロック信号を供給する場合について説
明する。入力端子１１に外部クロック信号が供給され、
出力端子１２には入力端子１１の相補信号が供給された
場合、制御信号１９が亀Ｏ〃の動作状態においては、Ｍ
ＯＳ−ＦＥＴ１３乃至１６で構成される回路はインバー
タの動作となり、その出力は出力端子１２に供給される
信号と同相となｐ、ＮＯＲ回路２ｏを経て、ＬＳＩの内
部回路にクロック信号が供給される。また、ＬＳＩの内
部回路を非動作状態とする場合は、制御信号１９を鬼１
〃とし、ＭＯＳ−ＦＥＴ１４，１５を遮断状態にする。

このため、出力端子１２はハイインピーダンス状態とな
シ、外部クロック信号が入力されても競合が生ずること
はない。まだＮＯＲ回路２０の出力は、制御信号１９に
より％Ｏ〃に固定され、ＬＳＩの内部へのクロック信号
の供給が停止されるため、低消費電力となる。

第２図は本発明の第２の実施例の集積回路装置を示す回
路図である。本集積回路装置は、第１図と同様な素子で
構成される。ＭＯＳ、ＦＥＴ１３，１６で構成されるイ
ンバータ回路の出力に、ＭＯＳ・ＦＥＴ１４，１５で構
成されるスイッチ回路を介して、出力端子１２に接収す
る。前記本発明の第１の実施例と同様に、制御信号１９
が１０〃の場合動作状態となシ、１１〃の場合停止状態
となる。制御信号１９力い１〃の停止状態においては、
ＭＯＳ−ＰＥＴ１４．１５で構成されるスイッチ回路が
遮断されるため、出力端子１２はハイインピーダンス状
態と表シ、本発明の第１の実施例と同様な効果が得られ
る。

〔発明の効果〕

以上説明したように、本発明によれば、発振回路のイン
バータ出力を制御信号によりハイインピーダンス状態と
することにより、共振子を用いた場合及び外部からクロ
ック信号を供給した場合においても、確実に動作させる
ことができ、また、ＬＳＩを非動作状態に設定する場合
においては、ＬＳＩの破壊やむだな電力を消費すること
がなく、汎用性の高いＬＳＩを提供することができると
いう効果が得られる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の集積回路装置を示す回
路図、第２図は本発明の第２の実施例の集積回路装置を
示す回路図、第３図は従来例の集積回路装置を示す回路
図である。１１・・・・・・入力端子、１２・・・・・・出力端子
、１３゜１４．３３・・・・・・ＰチャンネルＭＯ８−
ＦＥＴ、　１５．　１６゜３４．３５・・・・・・Ｎチ
ャンネルＭＯ８−ＦＥＴ、　１７．３６６．。・・・帰還抵抗、１８．３７・・・・・・インバータ、
１９．３８・−・・・・制御信号、２０・・・・・・Ｎ
ＯＲ回路。第１図第２図第３図

Claims

【特許請求の範囲】

水晶もしくはセラミック共振子を用いる発振回路を有す
る集積回路装置において、第１の端子を入力とし、第２
の端子を出力とするインバータと、このインバータの入
出力間に接続された帰還抵抗素子と、前記インバータの
出力を制御信号によりハイインピーダンス状態に設定す
る手段とを備えたことを特徴とする集積回路装置。