JPH0619570A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH0619570A JPH0619570A JP4195979A JP19597992A JPH0619570A JP H0619570 A JPH0619570 A JP H0619570A JP 4195979 A JP4195979 A JP 4195979A JP 19597992 A JP19597992 A JP 19597992A JP H0619570 A JPH0619570 A JP H0619570A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- oscillation
- terminal
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 発振回路を外部クロックで動作させる際に、
接続端子から入力される外部クロック信号の衝突による
不定な発振出力を防止する。 【構成】 外部クロック入力或いは水晶を接続するため
の第１及び第２の接続端子Ｘ１，Ｘ２と，これら第１及
び第２の接続端子とで閉回路を構成して発振動作を行う
抵抗素子１０１及び反転素子１０２と、これら抵抗素子
及び反転素子と第２の接続端子との接続を遮断可能なス
イッチ素子１０４と、第１及び第２の接続端子に接続さ
れる水晶或いは外部クロック入力に対応する信号が入力
される外部入力端子Ｉｎと、この外部入力端子に入力さ
れた信号に応じてスイッチ素子を接続或いは遮断動作さ
せる手段（モードレジスタ）１０５と、第２の接続端子
に常時接続されて発振信号φを出力する出力端子とで構
成する。
接続端子から入力される外部クロック信号の衝突による
不定な発振出力を防止する。 【構成】 外部クロック入力或いは水晶を接続するため
の第１及び第２の接続端子Ｘ１，Ｘ２と，これら第１及
び第２の接続端子とで閉回路を構成して発振動作を行う
抵抗素子１０１及び反転素子１０２と、これら抵抗素子
及び反転素子と第２の接続端子との接続を遮断可能なス
イッチ素子１０４と、第１及び第２の接続端子に接続さ
れる水晶或いは外部クロック入力に対応する信号が入力
される外部入力端子Ｉｎと、この外部入力端子に入力さ
れた信号に応じてスイッチ素子を接続或いは遮断動作さ
せる手段（モードレジスタ）１０５と、第２の接続端子
に常時接続されて発振信号φを出力する出力端子とで構
成する。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータ等
のＬＳＩの発振回路に関し、特に動作モードの安定化を
図った発振回路に関する。
のＬＳＩの発振回路に関し、特に動作モードの安定化を
図った発振回路に関する。
【０００２】
【従来の技術】近年、半導体集積回路技術の進歩はめざ
ましく、マイクロコンピュータなどのデータ処理装置が
単一のチップに集積化された大規模集積回路（ＬＳＩ）
の性能の向上は著しく、特にマイクロコンピュータの動
作周波数の高速化に対する要求は強い。通常マイクロコ
ンピュータ等のＬＳＩでは、内部信号をクロックに同期
させて制御しており、そのクロックの生成には、水晶発
振回路を内蔵したＬＳＩでは水晶を接続して原発振クロ
ックを発生させ、或いは外部クロックを入力して内部シ
ステムクロックを生成する発振回路を利用している。
ましく、マイクロコンピュータなどのデータ処理装置が
単一のチップに集積化された大規模集積回路（ＬＳＩ）
の性能の向上は著しく、特にマイクロコンピュータの動
作周波数の高速化に対する要求は強い。通常マイクロコ
ンピュータ等のＬＳＩでは、内部信号をクロックに同期
させて制御しており、そのクロックの生成には、水晶発
振回路を内蔵したＬＳＩでは水晶を接続して原発振クロ
ックを発生させ、或いは外部クロックを入力して内部シ
ステムクロックを生成する発振回路を利用している。
【０００３】図４は従来のこの種の発振回路の構成図で
ある。発振回路４００は、外部に接続された信号発生源
を接続するための２つの接続端子Ｘ１及びＸ２と、接続
端子Ｘ１のレベルを入力としこれを反転させて接続端子
Ｘ２に出力する反転素子１０１および抵抗素子１０２
と、発振出力φを発振回路４００の出力として出力する
ためのバッファ素子１０３より構成されている。前記反
転素子１０１と抵抗素子１０２は接続端子Ｘ１，Ｘ２に
水晶発振子を接続することで発振動作を行う閉回路であ
る。
ある。発振回路４００は、外部に接続された信号発生源
を接続するための２つの接続端子Ｘ１及びＸ２と、接続
端子Ｘ１のレベルを入力としこれを反転させて接続端子
Ｘ２に出力する反転素子１０１および抵抗素子１０２
と、発振出力φを発振回路４００の出力として出力する
ためのバッファ素子１０３より構成されている。前記反
転素子１０１と抵抗素子１０２は接続端子Ｘ１，Ｘ２に
水晶発振子を接続することで発振動作を行う閉回路であ
る。
【０００４】この発振回路を水晶発振子により動作させ
る場合には、図５（ａ）に示すように接続端子Ｘ１，Ｘ
２に水晶発振子５０１を接続する。又、外部クロックに
より動作させる場合には、図５（ｂ）に示すように外部
クロック信号ＣＬＫを接続端子Ｘ１に入力する一方、そ
の外部クロック信号ＣＬＫを反転素子５０２で反転した
反転レベルの信号を接続端子Ｘ２に入力する。
る場合には、図５（ａ）に示すように接続端子Ｘ１，Ｘ
２に水晶発振子５０１を接続する。又、外部クロックに
より動作させる場合には、図５（ｂ）に示すように外部
クロック信号ＣＬＫを接続端子Ｘ１に入力する一方、そ
の外部クロック信号ＣＬＫを反転素子５０２で反転した
反転レベルの信号を接続端子Ｘ２に入力する。
【０００５】ここで、外部クロックＣＬＫを入力として
使用する場合の入力信号とその信号より作成された発振
出力φのタイミングを示すタイミングチャートを図６に
示す。これから判るように、接続端子Ｘ２に入力される
信号は接続端子Ｘ１に入力される外部クロックＣＬＫを
反転素子５０２により反転した反転クロック入力である
ため、反転素子５０２における信号遅延時間Δｔだけ接
続端子Ｘ２の信号は接続端子Ｘ１の信号波形とずれた位
相を持つ入力信号となる。したがって、発振回路４００
の内部では、外部クロックＣＬＫのレベルが反転するタ
イミングにおいて、信号遅延時間Δｔ時間だけ反転素子
１０１の出力と接続端子Ｘ２からの入力信号が論理レベ
ルの衝突を起こしている。したがって、内部システムク
ロックφは論理値がハイレベル“１”→ロウレベル
“０”もしくは、ロウレベル“０”→ハイレベル“１”
に切換わる時に常にΔｔ時間分の不定値を出力すること
になる。
使用する場合の入力信号とその信号より作成された発振
出力φのタイミングを示すタイミングチャートを図６に
示す。これから判るように、接続端子Ｘ２に入力される
信号は接続端子Ｘ１に入力される外部クロックＣＬＫを
反転素子５０２により反転した反転クロック入力である
ため、反転素子５０２における信号遅延時間Δｔだけ接
続端子Ｘ２の信号は接続端子Ｘ１の信号波形とずれた位
相を持つ入力信号となる。したがって、発振回路４００
の内部では、外部クロックＣＬＫのレベルが反転するタ
イミングにおいて、信号遅延時間Δｔ時間だけ反転素子
１０１の出力と接続端子Ｘ２からの入力信号が論理レベ
ルの衝突を起こしている。したがって、内部システムク
ロックφは論理値がハイレベル“１”→ロウレベル
“０”もしくは、ロウレベル“０”→ハイレベル“１”
に切換わる時に常にΔｔ時間分の不定値を出力すること
になる。
【０００６】
【発明が解決しようとする課題】上述した従来の発振回
路では、外部の信号発生源として外部クロックを入力と
して使用する場合には、接続端子Ｘ１に入力される信号
と、これを反転して接続端子Ｘ２に入力される反転信号
のずれの分だけ発振回路内で論理レベルの定常的な衝突
が起こり、発振出力φに不定値を出力してＬＳＩ内部の
動作に誤動作が生じることになる。特に、発振出力φが
不定値を出力する時間は外部に接続する反転素子の信号
遅延時間Δｔで決定されるために、常に一定で動作周波
数に依存しないため、動作周波数が高くなればなるほど
接続端子Ｘ１からの入力信号と接続端子Ｘ２からの入力
信号による信号衝突が発振出力φの発振周期に対する影
響がより大きくなり、内部誤動作の確率が高くなる。本
発明の目的は、接続端子から入力される外部信号の衝突
による不定な発振出力を防止した発振回路を提供するこ
とにある。
路では、外部の信号発生源として外部クロックを入力と
して使用する場合には、接続端子Ｘ１に入力される信号
と、これを反転して接続端子Ｘ２に入力される反転信号
のずれの分だけ発振回路内で論理レベルの定常的な衝突
が起こり、発振出力φに不定値を出力してＬＳＩ内部の
動作に誤動作が生じることになる。特に、発振出力φが
不定値を出力する時間は外部に接続する反転素子の信号
遅延時間Δｔで決定されるために、常に一定で動作周波
数に依存しないため、動作周波数が高くなればなるほど
接続端子Ｘ１からの入力信号と接続端子Ｘ２からの入力
信号による信号衝突が発振出力φの発振周期に対する影
響がより大きくなり、内部誤動作の確率が高くなる。本
発明の目的は、接続端子から入力される外部信号の衝突
による不定な発振出力を防止した発振回路を提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明は、外部クロック
入力或いは水晶を接続するための第１及び第２の接続端
子と，これら第１及び第２の接続端子とで閉回路を構成
して発振動作を行う抵抗素子及び反転素子と、これら抵
抗素子及び反転素子と第２の接続端子との接続を遮断可
能なスイッチ素子と、第１及び第２の接続端子に接続さ
れる水晶或いは外部クロック入力に対応する信号が入力
される外部入力端子と、この外部入力端子に入力された
信号に応じてスイッチ素子を接続或いは遮断動作させる
手段と、第２の接続端子に常時接続されて発振信号を出
力する出力端子とで構成する。
入力或いは水晶を接続するための第１及び第２の接続端
子と，これら第１及び第２の接続端子とで閉回路を構成
して発振動作を行う抵抗素子及び反転素子と、これら抵
抗素子及び反転素子と第２の接続端子との接続を遮断可
能なスイッチ素子と、第１及び第２の接続端子に接続さ
れる水晶或いは外部クロック入力に対応する信号が入力
される外部入力端子と、この外部入力端子に入力された
信号に応じてスイッチ素子を接続或いは遮断動作させる
手段と、第２の接続端子に常時接続されて発振信号を出
力する出力端子とで構成する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例の発振回路である。発振
回路１００は、従来構成と同様に反転素子１０１、抵抗
素子１０２、バッファ素子１０３を備えるとともに、更
にスイッチ素子１０４、モードレジスタ１０５、反転素
子１０６を備えている。そして、外部接続端子Ｘ１，Ｘ
２とモード入力端子Ｉｎを有し、前記バッファ素子１０
３からは発振出力φを出力する。ここで、発振回路１０
０はモードレジスタ１０５の値により発振モードが決定
される。モードレジスタ１０５の値は、外部入力端子Ｉ
ｎに印加される入力信号レベルによりセット／リセット
される。また、スイッチ素子１０４はモードレジスタ１
０５の値により開閉し発振モードを切換える。
る。図１は本発明の第１実施例の発振回路である。発振
回路１００は、従来構成と同様に反転素子１０１、抵抗
素子１０２、バッファ素子１０３を備えるとともに、更
にスイッチ素子１０４、モードレジスタ１０５、反転素
子１０６を備えている。そして、外部接続端子Ｘ１，Ｘ
２とモード入力端子Ｉｎを有し、前記バッファ素子１０
３からは発振出力φを出力する。ここで、発振回路１０
０はモードレジスタ１０５の値により発振モードが決定
される。モードレジスタ１０５の値は、外部入力端子Ｉ
ｎに印加される入力信号レベルによりセット／リセット
される。また、スイッチ素子１０４はモードレジスタ１
０５の値により開閉し発振モードを切換える。
【０００９】この発振回路１００によれば、外部接続端
子Ｘ１，Ｘ２に水晶発振子を接続する場合には、図２
（ａ）に示すように接続端子Ｘ１，Ｘ２に水晶発振子２
０１を接続する。この動作モードで動作させる場合に
は、モード入力端子Ｉｎによりハイレベル“１”を入力
し、モードレジスタ１０５をハイレベル“１”にセット
することでスイッチ素子１０４は閉状態になる。このモ
ードで接続端子Ｘ１，Ｘ２に水晶発振子を接続すると、
水晶発振子２０１と反転素子１０１，抵抗素子１０２と
により構成される閉回路により、発振動作を行い、バッ
ファ素子１０３を通して発振出力φが出力される。
子Ｘ１，Ｘ２に水晶発振子を接続する場合には、図２
（ａ）に示すように接続端子Ｘ１，Ｘ２に水晶発振子２
０１を接続する。この動作モードで動作させる場合に
は、モード入力端子Ｉｎによりハイレベル“１”を入力
し、モードレジスタ１０５をハイレベル“１”にセット
することでスイッチ素子１０４は閉状態になる。このモ
ードで接続端子Ｘ１，Ｘ２に水晶発振子を接続すると、
水晶発振子２０１と反転素子１０１，抵抗素子１０２と
により構成される閉回路により、発振動作を行い、バッ
ファ素子１０３を通して発振出力φが出力される。
【００１０】外部クロックにより動作させる場合には、
図２（ｂ）に示すように外部からのクロック信号ＣＬＫ
を接続端子Ｘ２に入力する。この動作モードで動作させ
る場合には、モード入力端子Ｉｎよりロウレベル“０”
を入力し、モードレジスタ１０５をロウレベル“０”に
リセットすることでスイッチ素子１０４は開状態にな
る。このモードで接続端子Ｘ２に外部クロックＣＬＫを
入力すると、外部クロックＣＬＫはバッファ素子１０３
に印加され発振出力φが出力される。したがって、外部
クロックで動作させる場合には、反転信号を発振回路１
００に入力させる必要がなくなり、信号の衝突による不
定な動作が回避でき、安定した発振出力を得ることが可
能となる。
図２（ｂ）に示すように外部からのクロック信号ＣＬＫ
を接続端子Ｘ２に入力する。この動作モードで動作させ
る場合には、モード入力端子Ｉｎよりロウレベル“０”
を入力し、モードレジスタ１０５をロウレベル“０”に
リセットすることでスイッチ素子１０４は開状態にな
る。このモードで接続端子Ｘ２に外部クロックＣＬＫを
入力すると、外部クロックＣＬＫはバッファ素子１０３
に印加され発振出力φが出力される。したがって、外部
クロックで動作させる場合には、反転信号を発振回路１
００に入力させる必要がなくなり、信号の衝突による不
定な動作が回避でき、安定した発振出力を得ることが可
能となる。
【００１１】図３は本発明の第２の実施例のブロック図
である。同図において、発振回路３００は、第１実施例
と同様に、反転素子１０１、抵抗素子１０２、バッファ
素子１０３、スイッチ素子１０４を有し、かつモードレ
ジスタ３０１、ＮＡＮＤ論理回路３０２，３０３、反転
素子３０４を有している。又、Ｘ１，Ｘ２は外部接続端
子、Ｉｎはモード端子、φはバッファ素子１０３の出力
で本発振回路３００の発振出力である。又、ＲＥＳＥＴ
はＬＳＩ内の内部リセット信号である。前記モードレジ
スタ３０１自体の構成は第１実施例と同様であるが、こ
こでは外部入力端子Ｉｎの信号とリセット信号ＲＥＳＥ
Ｔとの組み合わせによってモードレジスタ３０１が動作
される。
である。同図において、発振回路３００は、第１実施例
と同様に、反転素子１０１、抵抗素子１０２、バッファ
素子１０３、スイッチ素子１０４を有し、かつモードレ
ジスタ３０１、ＮＡＮＤ論理回路３０２，３０３、反転
素子３０４を有している。又、Ｘ１，Ｘ２は外部接続端
子、Ｉｎはモード端子、φはバッファ素子１０３の出力
で本発振回路３００の発振出力である。又、ＲＥＳＥＴ
はＬＳＩ内の内部リセット信号である。前記モードレジ
スタ３０１自体の構成は第１実施例と同様であるが、こ
こでは外部入力端子Ｉｎの信号とリセット信号ＲＥＳＥ
Ｔとの組み合わせによってモードレジスタ３０１が動作
される。
【００１２】この発振回路３００は、モードレジスタ３
０１のセット／リセットがＬＳＩ内のリセット信号ＲＥ
ＳＥＴがハイレベル“１”の時のモード入力端子Ｉｎの
レベルにより決定されるため、リセット信号がロウレベ
ル“０”となった後はモード入力端子Ｉｎの状態は自由
であるので、モード入力端子Ｉｎを他の動作に使用でき
端子の有効利用が行える。とと、安定な動作状態が得ら
れる構成となっている。
０１のセット／リセットがＬＳＩ内のリセット信号ＲＥ
ＳＥＴがハイレベル“１”の時のモード入力端子Ｉｎの
レベルにより決定されるため、リセット信号がロウレベ
ル“０”となった後はモード入力端子Ｉｎの状態は自由
であるので、モード入力端子Ｉｎを他の動作に使用でき
端子の有効利用が行える。とと、安定な動作状態が得ら
れる構成となっている。
【００１３】
【発明の効果】以上説明したように本発明は発振回路の
動作モードにより、発振動作を行う抵抗素子と反転素子
を第２の接続端子と接続し或いは遮断し、遮断したとき
には第２の接続端子に入力される外部クロックを発振出
力とするように、動作モードに応じて発振回路内の接続
を変更することにより、発振回路内の接続を最適化し、
各動作モードに対応する最適な発振出力を得ることがで
きる。特に、外部クロック動作時には第１及び第２の接
続端子に反転信号が入力されることがなく、信号の衝突
を回避して不定な状態をなくし、安定した発振出力を得
ることができるという効果がある。
動作モードにより、発振動作を行う抵抗素子と反転素子
を第２の接続端子と接続し或いは遮断し、遮断したとき
には第２の接続端子に入力される外部クロックを発振出
力とするように、動作モードに応じて発振回路内の接続
を変更することにより、発振回路内の接続を最適化し、
各動作モードに対応する最適な発振出力を得ることがで
きる。特に、外部クロック動作時には第１及び第２の接
続端子に反転信号が入力されることがなく、信号の衝突
を回避して不定な状態をなくし、安定した発振出力を得
ることができるという効果がある。
【図１】本発明の発振回路の第１実施例のブロック図で
ある。
ある。
【図２】図１の発振回路を水晶動作及び外部クロック動
作させる際の接続回路図である。
作させる際の接続回路図である。
【図３】本発明の第２実施例のブロック図である。
【図４】従来の発振回路のブロック図である。
【図５】図４の発振回路を水晶動作及び外部クロック動
作させる際の接続回路図である。
作させる際の接続回路図である。
【図６】図４の発振回路を外部クロック動作させた際の
入出力信号のタイミング図である。
入出力信号のタイミング図である。
１００，３００ 発振回路 １０１ 反転素子 １０２ 抵抗素子 １０３ バッファ １０４ スイッチ素子 １０５，３０１ モードレジスタ Ｘ１，Ｘ２ 外部接続端子 Ｉｎ 外部入力端子 φ 発振出力
Claims (1)
- 【請求項１】 外部クロック入力或いは水晶を接続する
ための第１及び第２の接続端子と，これら第１及び第２
の接続端子とで閉回路を構成して発振動作を行う抵抗素
子及び反転素子と、これら抵抗素子及び反転素子と前記
第２の接続端子との接続を遮断可能なスイッチ素子と、
前記第１及び第２の接続端子に接続される水晶或いは外
部クロック入力に対応する信号が入力される外部入力端
子と、この外部入力端子に入力された信号に応じて前記
スイッチ素子を接続或いは遮断動作させる手段と、前記
第２の接続端子に常時接続されて発振信号を出力する出
力端子とで構成したことを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4195979A JP2776157B2 (ja) | 1992-06-30 | 1992-06-30 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4195979A JP2776157B2 (ja) | 1992-06-30 | 1992-06-30 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0619570A true JPH0619570A (ja) | 1994-01-28 |
| JP2776157B2 JP2776157B2 (ja) | 1998-07-16 |
Family
ID=16350191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4195979A Expired - Fee Related JP2776157B2 (ja) | 1992-06-30 | 1992-06-30 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776157B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311846A (ja) * | 2006-05-16 | 2007-11-29 | Oki Electric Ind Co Ltd | 発振回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6295321U (ja) * | 1985-12-04 | 1987-06-18 | ||
| JPS6363204A (ja) * | 1986-09-03 | 1988-03-19 | Nec Corp | 集積回路装置 |
| JPH0223703A (ja) * | 1988-07-12 | 1990-01-25 | Nec Corp | 発振制御回路 |
-
1992
- 1992-06-30 JP JP4195979A patent/JP2776157B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6295321U (ja) * | 1985-12-04 | 1987-06-18 | ||
| JPS6363204A (ja) * | 1986-09-03 | 1988-03-19 | Nec Corp | 集積回路装置 |
| JPH0223703A (ja) * | 1988-07-12 | 1990-01-25 | Nec Corp | 発振制御回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311846A (ja) * | 2006-05-16 | 2007-11-29 | Oki Electric Ind Co Ltd | 発振回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2776157B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6078202A (en) | Semiconductor device having portions that operate at different frequencies, and method of designing the device | |
| JP2005534249A (ja) | 乱数生成用の切換え式電子回路 | |
| JP2003044349A (ja) | レジスタ及び信号生成方法 | |
| US6049236A (en) | Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies | |
| CN111213207A (zh) | 提供多相时钟信号的设备及方法 | |
| JPH0795013A (ja) | エッジトリガ型フリップフロップ | |
| JPS6036137B2 (ja) | 分周回路 | |
| US11106237B2 (en) | Shift registers | |
| JPH11145786A (ja) | フリップフロップのリセット回路 | |
| JP2776157B2 (ja) | 発振回路 | |
| JP3461036B2 (ja) | 周波数位相比較器 | |
| JPH07264056A (ja) | 集積化ディジタル回路 | |
| JPH0362611A (ja) | クロック発生回路 | |
| JPH0998161A (ja) | クロック切替え回路 | |
| JP2722920B2 (ja) | クロック発振停止制御回路 | |
| JPH09105771A (ja) | 半導体集積回路 | |
| JP2927096B2 (ja) | 可変周波数発振回路 | |
| JPH06177723A (ja) | パルス幅変調回路 | |
| JPH05152904A (ja) | 半導体装置 | |
| KR100242388B1 (ko) | 내부 클럭신호 발생회로 | |
| JPH11145788A (ja) | フリップフロップ装置および半導体装置 | |
| JP2964799B2 (ja) | 半導体集積回路 | |
| JP3425580B2 (ja) | 半導体集積回路のテスト信号発生回路 | |
| JPH02207312A (ja) | クロック発生回路 | |
| JPH05101204A (ja) | データ処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |