JPH05204504A - 水晶発振回路 - Google Patents
水晶発振回路Info
- Publication number
- JPH05204504A JPH05204504A JP4012996A JP1299692A JPH05204504A JP H05204504 A JPH05204504 A JP H05204504A JP 4012996 A JP4012996 A JP 4012996A JP 1299692 A JP1299692 A JP 1299692A JP H05204504 A JPH05204504 A JP H05204504A
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- circuit
- crystal oscillator
- cmos inverter
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 水晶発振回路に係り、特に時計等に使用され
る低消費電力の水晶発振回路に関し、電源電圧が高い場
合に必要以上の電流消費を抑えることができ、動作電源
電圧が広範囲なアプリケーションにおいても使用可能な
水晶発振回路を提供することを目的とする。 【構成】 ＰチャネルＭＯＳトランジスタ及びＮチャネ
ルＭＯＳトランジスタを備え、当該回路の入力が共通の
入力端子に、また当該回路の出力が共通の出力端子にそ
れぞれ接続される２つ以上のＣＭＯＳインバータ回路１
０，２０と、入力端子と出力端子間に独立して接続され
る帰還抵抗３及び水晶振動子２とを有して構成し、第２
以降のＣＭＯＳインバータ回路２０は、正電源側にＰチ
ャネルＭＯＳトランジスタ２１１、負電源側にＮチャネ
ルＭＯＳトランジスタ２１２をぞれそれ備え、外部から
の信号ＨＶＳによりスイッチング制御される。
る低消費電力の水晶発振回路に関し、電源電圧が高い場
合に必要以上の電流消費を抑えることができ、動作電源
電圧が広範囲なアプリケーションにおいても使用可能な
水晶発振回路を提供することを目的とする。 【構成】 ＰチャネルＭＯＳトランジスタ及びＮチャネ
ルＭＯＳトランジスタを備え、当該回路の入力が共通の
入力端子に、また当該回路の出力が共通の出力端子にそ
れぞれ接続される２つ以上のＣＭＯＳインバータ回路１
０，２０と、入力端子と出力端子間に独立して接続され
る帰還抵抗３及び水晶振動子２とを有して構成し、第２
以降のＣＭＯＳインバータ回路２０は、正電源側にＰチ
ャネルＭＯＳトランジスタ２１１、負電源側にＮチャネ
ルＭＯＳトランジスタ２１２をぞれそれ備え、外部から
の信号ＨＶＳによりスイッチング制御される。
Description
【０００１】
【産業上の利用分野】本発明は、水晶発振回路に関し、
特に、時計等に使用される低消費電力の水晶発振回路に
関する。
特に、時計等に使用される低消費電力の水晶発振回路に
関する。
【０００２】
【従来の技術】従来のＣＭＯＳインバータを用いた水晶
発振回路の例を図４及び図５に示す。図４は基本的な回
路構成の水晶発振回路の回路図であり、図５は消費電力
の削減を図った水晶発振回路の回路図である。
発振回路の例を図４及び図５に示す。図４は基本的な回
路構成の水晶発振回路の回路図であり、図５は消費電力
の削減を図った水晶発振回路の回路図である。
【０００３】このような従来のＣＯＭＳインバータを用
いた水晶発振回路には、電源電圧が高くなると、消費電
流が急激に増加するという問題点がある。例えば、３Ｖ
系電源に適した回路定数を持つ水晶発振回路では、５Ｖ
系電源で使用した場合、消費電流は数倍ないしは十数倍
となってしまう。これは、通常のＣＭＯＳ論理回路の場
合に期待される３分の５倍の増加と比較すると極めて大
きい。
いた水晶発振回路には、電源電圧が高くなると、消費電
流が急激に増加するという問題点がある。例えば、３Ｖ
系電源に適した回路定数を持つ水晶発振回路では、５Ｖ
系電源で使用した場合、消費電流は数倍ないしは十数倍
となってしまう。これは、通常のＣＭＯＳ論理回路の場
合に期待される３分の５倍の増加と比較すると極めて大
きい。
【０００４】一方、５Ｖ電源に適した回路定数では、３
Ｖ電源で使用することは、安定な発振を開始するまでに
長時間を要するか、或いは発振しない可能性もあるた
め、不可能である。
Ｖ電源で使用することは、安定な発振を開始するまでに
長時間を要するか、或いは発振しない可能性もあるた
め、不可能である。
【０００５】従って、従来、時計機能を実現するための
水晶発振回路を有するマイクロコンピュータでは、動作
電源電圧範囲を広範囲とするために、低い動作電圧で安
定な発振をさせるように設計されてきた。このため、電
源電圧が高い場合、水晶発振回路は発振に必要な値を大
きく越える電流を消費することになる。
水晶発振回路を有するマイクロコンピュータでは、動作
電源電圧範囲を広範囲とするために、低い動作電圧で安
定な発振をさせるように設計されてきた。このため、電
源電圧が高い場合、水晶発振回路は発振に必要な値を大
きく越える電流を消費することになる。
【０００６】例えば、電子手帳といった電池を使用する
応用例では、消費電流を極小化することが望まれるが、
多画素の液晶表示器を駆動する必要上、高い動作電圧で
使用されることが多い。これに対し、動作電源電圧範囲
を細分化して、各々に対して最適化した設計を行なった
製品を用意するのは、品種数が増大し、製造管理上の煩
雑さを招く。
応用例では、消費電流を極小化することが望まれるが、
多画素の液晶表示器を駆動する必要上、高い動作電圧で
使用されることが多い。これに対し、動作電源電圧範囲
を細分化して、各々に対して最適化した設計を行なった
製品を用意するのは、品種数が増大し、製造管理上の煩
雑さを招く。
【０００７】また、従来のマイクロコンピュータでは、
通常動作時は高速動作や表示器駆動の必要から高い電源
電圧で使用し、待機時には時計のカウント動作だけを行
なうため低い電源電圧に切り換えて消費電力の削減を図
るシステムを構成する場合がある。しかしこの場合でも
高い電源電圧で動作する際には、本来不要な電流を消費
してしまう不完全さがある。
通常動作時は高速動作や表示器駆動の必要から高い電源
電圧で使用し、待機時には時計のカウント動作だけを行
なうため低い電源電圧に切り換えて消費電力の削減を図
るシステムを構成する場合がある。しかしこの場合でも
高い電源電圧で動作する際には、本来不要な電流を消費
してしまう不完全さがある。
【０００８】
【発明が解決しようとする課題】以上のように、従来の
水晶発振回路では、電源電圧が高くなると、消費電流が
急激に増加するという問題点があり、例えば５Ｖ電源に
適した回路を３Ｖ電源で使用することは、安定な発振を
開始するまでに長時間を要するか、或いは発振しない可
能性があるという欠点があった。
水晶発振回路では、電源電圧が高くなると、消費電流が
急激に増加するという問題点があり、例えば５Ｖ電源に
適した回路を３Ｖ電源で使用することは、安定な発振を
開始するまでに長時間を要するか、或いは発振しない可
能性があるという欠点があった。
【０００９】また、従来の水晶発振回路を有するマイク
ロコンピュータでは、動作電源電圧範囲を広範囲とする
ために、低い動作電圧で安定な発振をさせるように設計
されているが、電源電圧が高い場合、水晶発振回路は発
振に必要な値を大きく越える電流を消費することにな
り、消費電力の削減を図るシステムには完全には対応で
きないという欠点があった。
ロコンピュータでは、動作電源電圧範囲を広範囲とする
ために、低い動作電圧で安定な発振をさせるように設計
されているが、電源電圧が高い場合、水晶発振回路は発
振に必要な値を大きく越える電流を消費することにな
り、消費電力の削減を図るシステムには完全には対応で
きないという欠点があった。
【００１０】本発明は、上記問題点を解決するもので、
その目的は、電源電圧が高い場合に必要以上の電流消費
を抑えることができ、動作電源電圧が広範囲なアプリケ
ーションにおいても使用可能な水晶発振回路を提供する
ことである。
その目的は、電源電圧が高い場合に必要以上の電流消費
を抑えることができ、動作電源電圧が広範囲なアプリケ
ーションにおいても使用可能な水晶発振回路を提供する
ことである。
【００１１】
【課題を解決するための手段】前記課題を解決するため
に、本発明の水晶発振回路の特徴は、図１に示す如く、
ＰチャネルＭＯＳトランジスタ１０１，２０１及びＮチ
ャネルＭＯＳトランジスタ１０２，２０２を備え、当該
回路の入力が共通の入力端子に、また当該回路の出力が
共通の出力端子にそれぞれ接続される２つ以上のＣＭＯ
Ｓインバータ回路１０，２０と、前記入力端子と前記出
力端子間に独立して接続される帰還抵抗３及び水晶振動
子２とを具備し、前記第１のＣＭＯＳインバータ回路１
０のＰチャネルＭＯＳトランジスタ１０１及びＮチャネ
ルＭＯＳトランジスタ１０２は、前記第２以降のＣＭＯ
Ｓインバータ回路２０のＰチャネルＭＯＳトランジスタ
２０１及びＮチャネルＭＯＳトランジスタ２０２よりも
長いチャネル長を有し、前記第２以降のＣＭＯＳインバ
ータ回路２０は、正電源側にＰチャネルＭＯＳトランジ
スタ２１１、負電源側にＮチャネルＭＯＳトランジスタ
２１２をぞれそれ備え、これらＭＯＳトランジスタ２１
１，２１２は、外部からの信号ＨＶＳによりスイッチン
グ制御されることである。
に、本発明の水晶発振回路の特徴は、図１に示す如く、
ＰチャネルＭＯＳトランジスタ１０１，２０１及びＮチ
ャネルＭＯＳトランジスタ１０２，２０２を備え、当該
回路の入力が共通の入力端子に、また当該回路の出力が
共通の出力端子にそれぞれ接続される２つ以上のＣＭＯ
Ｓインバータ回路１０，２０と、前記入力端子と前記出
力端子間に独立して接続される帰還抵抗３及び水晶振動
子２とを具備し、前記第１のＣＭＯＳインバータ回路１
０のＰチャネルＭＯＳトランジスタ１０１及びＮチャネ
ルＭＯＳトランジスタ１０２は、前記第２以降のＣＭＯ
Ｓインバータ回路２０のＰチャネルＭＯＳトランジスタ
２０１及びＮチャネルＭＯＳトランジスタ２０２よりも
長いチャネル長を有し、前記第２以降のＣＭＯＳインバ
ータ回路２０は、正電源側にＰチャネルＭＯＳトランジ
スタ２１１、負電源側にＮチャネルＭＯＳトランジスタ
２１２をぞれそれ備え、これらＭＯＳトランジスタ２１
１，２１２は、外部からの信号ＨＶＳによりスイッチン
グ制御されることである。
【００１２】また、本発明のマイクロコンピュータの特
徴は、図３に示す如く、請求項１に記載の水晶発振回路
を具備し、前記第２以降のＣＭＯＳインバータ回路２０
のＭＯＳトランジスタ２１１，２１２のスイッチングを
制御する信号ＨＶＳをプログラマブルに生成することで
ある。
徴は、図３に示す如く、請求項１に記載の水晶発振回路
を具備し、前記第２以降のＣＭＯＳインバータ回路２０
のＭＯＳトランジスタ２１１，２１２のスイッチングを
制御する信号ＨＶＳをプログラマブルに生成することで
ある。
【００１３】
【作用】本発明の特徴の水晶発振回路では、図１に示す
如く、第１のＣＭＯＳインバータ回路１０を電源電圧の
高い場合に適応するように、また第２以降のＣＭＯＳイ
ンバータ回路２０を電源電圧の低い場合に適応するよう
に構成し、また、第２以降のＣＭＯＳインバータ回路２
０は、外部からの信号ＨＶＳの制御の下、ＭＯＳトラン
ジスタ２１１，２１２により切り離すことのできる構成
となっている。
如く、第１のＣＭＯＳインバータ回路１０を電源電圧の
高い場合に適応するように、また第２以降のＣＭＯＳイ
ンバータ回路２０を電源電圧の低い場合に適応するよう
に構成し、また、第２以降のＣＭＯＳインバータ回路２
０は、外部からの信号ＨＶＳの制御の下、ＭＯＳトラン
ジスタ２１１，２１２により切り離すことのできる構成
となっている。
【００１４】つまり、電源電圧が低い場合には、信号Ｈ
ＶＳを低レベルにして、第１のＣＭＯＳインバータ１０
及び第２以降のＣＭＯＳインバータ２０を並列に動作さ
せ、直流帰還抵抗３によりリニアアンプとして作用させ
る。この時、動作点での貫通電流の大きい第２以降のＣ
ＭＯＳインバータ２０が増幅作用を担うことになる。
ＶＳを低レベルにして、第１のＣＭＯＳインバータ１０
及び第２以降のＣＭＯＳインバータ２０を並列に動作さ
せ、直流帰還抵抗３によりリニアアンプとして作用させ
る。この時、動作点での貫通電流の大きい第２以降のＣ
ＭＯＳインバータ２０が増幅作用を担うことになる。
【００１５】また、電源電圧が高い場合には、信号ＨＶ
Ｓを高レベルにして、導通時のオン抵抗が大きい第１の
ＣＭＯＳインバータ１０のみを作用させ、消費電流を抑
制する。
Ｓを高レベルにして、導通時のオン抵抗が大きい第１の
ＣＭＯＳインバータ１０のみを作用させ、消費電流を抑
制する。
【００１６】これにより、広い電源範囲に対して電力を
無駄に消費することなく動作させることが可能となる。
無駄に消費することなく動作させることが可能となる。
【００１７】本発明の特徴のマイクロコンピュータで
は、図３に示す如く、請求項１に記載の水晶発振回路を
使用して、第２以降のＣＭＯＳインバータ回路２０のＭ
ＯＳトランジスタ２１１，２１２のスイッチング制御を
指定するために、例えばレジスタ９２を設け、このレジ
スタ９２の値をプログラマブルに設定して、信号ＨＶＳ
を水晶発振回路９１に供給している。
は、図３に示す如く、請求項１に記載の水晶発振回路を
使用して、第２以降のＣＭＯＳインバータ回路２０のＭ
ＯＳトランジスタ２１１，２１２のスイッチング制御を
指定するために、例えばレジスタ９２を設け、このレジ
スタ９２の値をプログラマブルに設定して、信号ＨＶＳ
を水晶発振回路９１に供給している。
【００１８】これにより、マイクロコンピュータの電源
電圧を変えて総合的な消費電力の低減化を図った場合に
も、水晶発振回路による過剰な電力消費を避けることが
でき、無駄な電力消費を避けるシステムを構築できる。
電圧を変えて総合的な消費電力の低減化を図った場合に
も、水晶発振回路による過剰な電力消費を避けることが
でき、無駄な電力消費を避けるシステムを構築できる。
【００１９】
【実施例】以下、本発明に係る実施例を図面に基づいて
説明する。
説明する。
【００２０】図１に本発明の第１の実施例に係る水晶発
振回路の回路図を示す。
振回路の回路図を示す。
【００２１】本実施例の水晶発振回路では、第１のＣＭ
ＯＳインバータ１０を構成するＰチャネルＭＯＳトラン
ジスタ１０１とＮチャネルＭＯＳトランジスタ１０２
は、第２のＣＭＯＳインバータ２０を構成するＰチャネ
ルＭＯＳトランジスタ２０１とＮチャネルＭＯＳトラン
ジスタ２０２よりも、それぞれチャネル長が長く、従っ
て導通時のオン抵抗値も大きい。
ＯＳインバータ１０を構成するＰチャネルＭＯＳトラン
ジスタ１０１とＮチャネルＭＯＳトランジスタ１０２
は、第２のＣＭＯＳインバータ２０を構成するＰチャネ
ルＭＯＳトランジスタ２０１とＮチャネルＭＯＳトラン
ジスタ２０２よりも、それぞれチャネル長が長く、従っ
て導通時のオン抵抗値も大きい。
【００２２】また、第２のＣＭＯＳインバータ２０は、
スイッチとなるＰチャネルＭＯＳトランジスタ２１１と
ＮチャネルＭＯＳトランジスタ２１２により、その動作
と電力消費を止めることができる。即ち、高電圧状態信
号ＨＶＳが高レベルであれば、ＰチャネルＭＯＳトラン
ジスタ２１１及びＮチャネルＭＯＳトランジスタ２１２
はカットオフし、第２のＣＭＯＳインバータ２０の電源
供給は断たれる。
スイッチとなるＰチャネルＭＯＳトランジスタ２１１と
ＮチャネルＭＯＳトランジスタ２１２により、その動作
と電力消費を止めることができる。即ち、高電圧状態信
号ＨＶＳが高レベルであれば、ＰチャネルＭＯＳトラン
ジスタ２１１及びＮチャネルＭＯＳトランジスタ２１２
はカットオフし、第２のＣＭＯＳインバータ２０の電源
供給は断たれる。
【００２３】本実施例の水晶発振回路を電源電圧の低い
システムで使用する場合には、高電圧状態信号ＨＶＳを
低レベルにしておく。この場合、第１のＣＭＯＳインバ
ータ１０及び第２のＣＭＯＳインバータ２０が並列に動
作し、直流帰還抵抗３によりリニアアンプとして働く
が、主として、動作点での貫通電流の大きい第２のＣＭ
ＯＳインバータ２０が増幅作用を担うことになる。
システムで使用する場合には、高電圧状態信号ＨＶＳを
低レベルにしておく。この場合、第１のＣＭＯＳインバ
ータ１０及び第２のＣＭＯＳインバータ２０が並列に動
作し、直流帰還抵抗３によりリニアアンプとして働く
が、主として、動作点での貫通電流の大きい第２のＣＭ
ＯＳインバータ２０が増幅作用を担うことになる。
【００２４】また、電源電圧の高いシステムで使用する
場合には、高電圧状態信号ＨＶＳを高レベルにしてお
く、この場合、導通時のオン抵抗が大きい第１のＣＭＯ
Ｓインバータ１０のみが働き、消費電流を抑制すること
ができる。
場合には、高電圧状態信号ＨＶＳを高レベルにしてお
く、この場合、導通時のオン抵抗が大きい第１のＣＭＯ
Ｓインバータ１０のみが働き、消費電流を抑制すること
ができる。
【００２５】次に、図２に本発明の第２の実施例に係る
水晶発振回路の回路図を示す。本実施例は、第１の実施
例の水晶発振回路に対して発振停止機能を付加したもの
である。
水晶発振回路の回路図を示す。本実施例は、第１の実施
例の水晶発振回路に対して発振停止機能を付加したもの
である。
【００２６】回路外部からの発振停止信号ＳＴＯＰが高
レベルになると、ＯＲゲート８３を通じて、高電圧状態
信号ＨＶＳのレベルに関係なく、ＰチャネルＭＯＳトラ
ンジスタ２１１及びＮチャネルＭＯＳトランジスタ２１
２はカットオフする。更に、第１のＣＭＯＳインバータ
１０には、ＰチャネルＭＯＳトランジスタ８１とＮチャ
ネルＭＯＳトランジスタ８２が付加されて、ＮＡＮＤゲ
ートを構成している。発振停止信号ＳＴＯＰが低レベル
であれば、このＮＡＮＤゲートはインバータ動作を行な
うが、高レベルになると、ＮＡＮＤゲート出力は高レベ
ルに固定される。したがって、発振停止信号ＳＴＯＰが
高レベルになると、水晶発振回路は停止し、発振回路出
力ＯＵＴは低レベルに固定される。
レベルになると、ＯＲゲート８３を通じて、高電圧状態
信号ＨＶＳのレベルに関係なく、ＰチャネルＭＯＳトラ
ンジスタ２１１及びＮチャネルＭＯＳトランジスタ２１
２はカットオフする。更に、第１のＣＭＯＳインバータ
１０には、ＰチャネルＭＯＳトランジスタ８１とＮチャ
ネルＭＯＳトランジスタ８２が付加されて、ＮＡＮＤゲ
ートを構成している。発振停止信号ＳＴＯＰが低レベル
であれば、このＮＡＮＤゲートはインバータ動作を行な
うが、高レベルになると、ＮＡＮＤゲート出力は高レベ
ルに固定される。したがって、発振停止信号ＳＴＯＰが
高レベルになると、水晶発振回路は停止し、発振回路出
力ＯＵＴは低レベルに固定される。
【００２７】次に、第３の実施例として、本発明の水晶
発振回路をワンチップマイクロコンピュータに適用した
例を、図３に示す。
発振回路をワンチップマイクロコンピュータに適用した
例を、図３に示す。
【００２８】本実施例では、マイクロコンピュータ９０
の出力ポートの１ビットを用いて、外部の電源切替回路
９４の制御を行なっている。つまり、データ処理、並び
にＬＣＤパネル９５への表示を行なう通常の動作時に
は、電源切替回路９４からマイクロコンピュータ９０の
電源として６Ｖが供給され、時計のカウント動作のみを
行なう待機時には、３Ｖが供給される。
の出力ポートの１ビットを用いて、外部の電源切替回路
９４の制御を行なっている。つまり、データ処理、並び
にＬＣＤパネル９５への表示を行なう通常の動作時に
は、電源切替回路９４からマイクロコンピュータ９０の
電源として６Ｖが供給され、時計のカウント動作のみを
行なう待機時には、３Ｖが供給される。
【００２９】マイクロコンピュータ９０には、水晶発振
回路９１に与えられる高電圧状態信号ＨＶＳの値を保持
するレジスタ９２が設けられており、このレジスタ９２
の内容は、プログラムの実行により設定可能となってい
る。レジスタ９２の内容が”０”の時には、高電圧状態
信号ＨＶＳとして低レベルが与えられ、内容が”１”の
時には高レベルが与えられる。また、マイクロコンピュ
ータ９０にリセット信号ＲＳＥＴが与えられると、レジ
スタ９２の内容は”０”に初期化される。
回路９１に与えられる高電圧状態信号ＨＶＳの値を保持
するレジスタ９２が設けられており、このレジスタ９２
の内容は、プログラムの実行により設定可能となってい
る。レジスタ９２の内容が”０”の時には、高電圧状態
信号ＨＶＳとして低レベルが与えられ、内容が”１”の
時には高レベルが与えられる。また、マイクロコンピュ
ータ９０にリセット信号ＲＳＥＴが与えられると、レジ
スタ９２の内容は”０”に初期化される。
【００３０】マイクロコンピュータ９０のプログラム
は、キー９３の操作内容を取り込んで、待機状態に入る
指令と解釈すると、ＬＣＤパネル９５の表示を停止し、
レジスタ９２に”０”を設定した後、電源供給を３Ｖに
切り替える。待機状態になると、プログラムによる時計
のカウント動作とキー９３からの入力の監視を続ける。
動作再開のためのキー操作を受け付けると、電源供給を
６Ｖに切り替えた後、レジスタ９２に”１”を設定し、
通常動作を再開する。
は、キー９３の操作内容を取り込んで、待機状態に入る
指令と解釈すると、ＬＣＤパネル９５の表示を停止し、
レジスタ９２に”０”を設定した後、電源供給を３Ｖに
切り替える。待機状態になると、プログラムによる時計
のカウント動作とキー９３からの入力の監視を続ける。
動作再開のためのキー操作を受け付けると、電源供給を
６Ｖに切り替えた後、レジスタ９２に”１”を設定し、
通常動作を再開する。
【００３１】
【発明の効果】以上のように本発明によれば、第１のＣ
ＭＯＳインバータ回路を電源電圧の高い場合に適応する
ように、また第２以降のＣＭＯＳインバータ回路を電源
電圧の低い場合に適応するように構成し、また、第２以
降のＣＭＯＳインバータ回路は、外部信号の制御により
切り離すことができることとしたので、細分した電源電
圧範囲毎に最適化した発振回路を用意する必要がなくな
り、広い電源範囲に対して電力を無駄に消費することな
く動作させることの可能な水晶発振回路を提供すること
ができる。
ＭＯＳインバータ回路を電源電圧の高い場合に適応する
ように、また第２以降のＣＭＯＳインバータ回路を電源
電圧の低い場合に適応するように構成し、また、第２以
降のＣＭＯＳインバータ回路は、外部信号の制御により
切り離すことができることとしたので、細分した電源電
圧範囲毎に最適化した発振回路を用意する必要がなくな
り、広い電源範囲に対して電力を無駄に消費することな
く動作させることの可能な水晶発振回路を提供すること
ができる。
【００３２】また、本発明によれば、第２以降のＣＭＯ
Ｓインバータ回路のスイッチング制御の指定をプログラ
マブルに設定することとしたので、上記効果の他、電源
電圧に適した回路状態をプログラムによって選択できる
ため、マイクロコンピュータの電源電圧を変えて総合的
な消費電力の低減化を図った場合にも、水晶発振回路に
よる過剰な電力消費を避けることができ、無駄な電力消
費を避けるシステムを構築可能なマイクロコンピュータ
を提供することができる。
Ｓインバータ回路のスイッチング制御の指定をプログラ
マブルに設定することとしたので、上記効果の他、電源
電圧に適した回路状態をプログラムによって選択できる
ため、マイクロコンピュータの電源電圧を変えて総合的
な消費電力の低減化を図った場合にも、水晶発振回路に
よる過剰な電力消費を避けることができ、無駄な電力消
費を避けるシステムを構築可能なマイクロコンピュータ
を提供することができる。
【図１】本発明の第１の実施例に係る水晶発振回路の構
成図である。
成図である。
【図２】本発明の第２の実施例に係る水晶発振回路の構
成図である。
成図である。
【図３】本発明の第３の実施例に係るワンチップマイク
ロコンピュータの構成図である。
ロコンピュータの構成図である。
【図４】従来の基本的な水晶発振回路の構成図である。
【図５】従来の消費電力の削減を図った水晶発振回路の
構成図である。
構成図である。
１０ 第１のＣＭＯＳインバータ回路 ２０ 第２のＣＭＯＳインバータ回路 ２ 水晶発振子 ３ 直流帰還抵抗 ５，３７１，３７２ 抵抗 ６，２１，８４ ＮＯＴゲート回路 ８３ ＯＲゲート回路 ８１，１０１，２０１，２１１，３１１ ＰチャネルＭ
ＯＳトランジスタ ８２，１０２，２０２，２１２，３１２ ＮチャネルＭ
ＯＳトランジスタ ３０１ ＣＭＯＳインバータ回路 ４１，４２ コンデンサ ＨＶＳ 高電圧状態信号（外部信号） ＯＵＴ 発振回路出力 ＳＴＯＰ 発振停止信号 ９０ マイクロコンピュータ ９１ 水晶発振回路 ９２ レジスタ ９３ キー ９４ 電源切替回路 ９５ ＬＣＤパネル ＲＳＥＴ リセット信号 ＶＲ 電源供給線
ＯＳトランジスタ ８２，１０２，２０２，２１２，３１２ ＮチャネルＭ
ＯＳトランジスタ ３０１ ＣＭＯＳインバータ回路 ４１，４２ コンデンサ ＨＶＳ 高電圧状態信号（外部信号） ＯＵＴ 発振回路出力 ＳＴＯＰ 発振停止信号 ９０ マイクロコンピュータ ９１ 水晶発振回路 ９２ レジスタ ９３ キー ９４ 電源切替回路 ９５ ＬＣＤパネル ＲＳＥＴ リセット信号 ＶＲ 電源供給線
Claims (2)
- 【請求項１】 ＰチャネルＭＯＳトランジスタ及びＮチ
ャネルＭＯＳトランジスタを備え、当該回路の入力が共
通の入力端子に、また当該回路の出力が共通の出力端子
にそれぞれ接続される２つ以上のＣＭＯＳインバータ回
路と、前記入力端子と前記出力端子間に独立して接続さ
れる帰還抵抗及び水晶振動子とを有し、 前記第１のＣＭＯＳインバータ回路のＰチャネルＭＯＳ
トランジスタ及びＮチャネルＭＯＳトランジスタは、前
記第２以降のＣＭＯＳインバータ回路のＰチャネルＭＯ
Ｓトランジスタ及びＮチャネルＭＯＳトランジスタより
も長いチャネル長を有し、 前記第２以降のＣＭＯＳインバータ回路は、正電源側に
ＰチャネルＭＯＳトランジスタ、負電源側にＮチャネル
ＭＯＳトランジスタをぞれそれ備え、これらＭＯＳトラ
ンジスタは、外部からの信号によりスイッチング制御さ
れることを特徴とする水晶発振回路。 - 【請求項２】 請求項１に記載の水晶発振回路を有し、
前記第２以降のＣＭＯＳインバータ回路のＭＯＳトラン
ジスタのスイッチングを制御する信号をプログラマブル
に生成することを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4012996A JPH05204504A (ja) | 1992-01-28 | 1992-01-28 | 水晶発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4012996A JPH05204504A (ja) | 1992-01-28 | 1992-01-28 | 水晶発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05204504A true JPH05204504A (ja) | 1993-08-13 |
Family
ID=11820819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4012996A Withdrawn JPH05204504A (ja) | 1992-01-28 | 1992-01-28 | 水晶発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05204504A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287765A (ja) * | 2005-04-04 | 2006-10-19 | Ricoh Co Ltd | 水晶発振回路 |
-
1992
- 1992-01-28 JP JP4012996A patent/JPH05204504A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287765A (ja) * | 2005-04-04 | 2006-10-19 | Ricoh Co Ltd | 水晶発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0526224B2 (ja) | ||
| JPH04222455A (ja) | インタフェース回路 | |
| JPH03290895A (ja) | 半導体集積回路装置 | |
| JPH0887364A (ja) | 半導体装置、マイクロコンピュータおよび電子機器 | |
| JP2573266B2 (ja) | 発振回路 | |
| US4141064A (en) | Booster circuit | |
| JPH05120457A (ja) | 発振回路を備えるｉｃ回路 | |
| JPH05204504A (ja) | 水晶発振回路 | |
| JP3171963B2 (ja) | 半導体集積回路 | |
| JP2000148268A (ja) | 自動解消式起動パルス発生器 | |
| JP2695547B2 (ja) | 復帰入力回路 | |
| JP2788744B2 (ja) | 発振回路 | |
| JPH0548968B2 (ja) | ||
| US4326277A (en) | Electronic timepiece | |
| JP2000293257A (ja) | マイクロコンピュータ | |
| JPS6363204A (ja) | 集積回路装置 | |
| JPH11284437A (ja) | 発振回路 | |
| JP3080819B2 (ja) | 半導体集積回路装置 | |
| JP3171950B2 (ja) | 液晶表示装置のデータドライバ | |
| JPH0269005A (ja) | 発振回路 | |
| JPH1075168A (ja) | 低消費電力型の半導体装置 | |
| JPH02290051A (ja) | 基板電位供給回路 | |
| JPH0756858A (ja) | 電子機器 | |
| JPH0435412A (ja) | レベル変換回路 | |
| JPS63202103A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |