JPH0269005A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH0269005A JPH0269005A JP22192788A JP22192788A JPH0269005A JP H0269005 A JPH0269005 A JP H0269005A JP 22192788 A JP22192788 A JP 22192788A JP 22192788 A JP22192788 A JP 22192788A JP H0269005 A JPH0269005 A JP H0269005A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- inverter
- channel mos
- sum
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 77
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 230000000295 complement effect Effects 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 101150090280 MOS1 gene Proteins 0.000 description 1
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路における発振回路に関する。
［発明の概要］
本発明は、時計などの電池駆動携帯機器に使用されるＩ
Ｃ（Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔ ：集積
回路）における水晶発振回路の発振インバータ（Ｉｎｖ
ｅｒｔｏｒ：反転器）の電流駆動能力を、半導体ヒユー
ズなどの記憶手段を用いて調整することにより、発振電
流や発振開始電圧、発振停止電圧などの発振特性のばら
つきを小さくすることを可能にしたものである。
Ｃ（Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔ ：集積
回路）における水晶発振回路の発振インバータ（Ｉｎｖ
ｅｒｔｏｒ：反転器）の電流駆動能力を、半導体ヒユー
ズなどの記憶手段を用いて調整することにより、発振電
流や発振開始電圧、発振停止電圧などの発振特性のばら
つきを小さくすることを可能にしたものである。
〔従来の技術］
従来、水晶発振回路における発振インバータは、ＩＣご
とに電流駆動能力を調整することはなかった。
とに電流駆動能力を調整することはなかった。
〔発明が解決しようとする課題１
従来の水晶発振回路ではＩＣの製造工程のばらつきによ
り、発振特性を最適値に絞り込むことができなかった。
り、発振特性を最適値に絞り込むことができなかった。
すなわち、発振回路における消費電流を小さ（しようと
すると発振開始電圧や発振停止電圧が高くなったり、ま
た、逆に発振開始電圧や発振開始電圧を低くしようとす
ると発振回路における消費電流が大きくなったりした。
すると発振開始電圧や発振停止電圧が高くなったり、ま
た、逆に発振開始電圧や発振開始電圧を低くしようとす
ると発振回路における消費電流が大きくなったりした。
以上の事を具体例を挙げて説明すると次の通りである。
発振インバータを構成するＰチャネルＭＯＳトランジス
タとＮチャンネルＭＯ３）ランジスタのチャンネル長と
チャンネル幅が一定だった場合、発振回路の消費電流や
発振開始電圧、発振停止電圧などの発振特性は、主とし
てＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯ
Ｓトランジスタのスレッショルド電圧の和によって大き
な影響を受ける。第２図の１３に示すように発振回路の
消費電流Ｉｏｓｃは、ＰチャンネルＭＯＳトランジスタ
とＮチャンネルＭＯＳトランジスタのスレッショルド電
圧の和（Ｖｔｐ＋Ｖｔｎ）が大きくなると小さくなり、
発振開始電圧Ｖｓｔａ・発振停止電圧Ｖｓ ｔｐは、第
２図の１４．１５に示すようにＰチャンネルＭＯ３Ｉ−
ランジスタとＮチャンネルＭＯＳトランジスタのスレッ
ショルド電圧の和が大きくなると高くなる０通常、時計
用ＩＣ等のように低消費電力を要求されるＩＣでは、低
電圧までＩＣが動作し、かつ、ＩＣの消費電流を低く抑
えることが仕様的には必須となる。この要求を満たすた
めには、発振回路部の消費電流を小さくし、発振開始電
圧・発振停止電圧を低くする必要がある。しかし、いま
まで説明してきたように、ＰチャンネルＭＯＳトランジ
スタ上とＮチャンネルＭＯＳトランジスタのスレッショ
ルド電圧の和の発振特性に与える影響から、これら二つ
の要求を同時に満たすことはできない。また、ＭＯＳト
ランジスタのスレッショルド電圧はＩＣの製造工程の中
でばらついてしまうのは避けられないために、低消費電
力の要求の厳しいＩＣでは歩留まりの下がるのはやむを
得ず、したがって、ＩＣの製造コストもあがってしまっ
ていた。
タとＮチャンネルＭＯ３）ランジスタのチャンネル長と
チャンネル幅が一定だった場合、発振回路の消費電流や
発振開始電圧、発振停止電圧などの発振特性は、主とし
てＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯ
Ｓトランジスタのスレッショルド電圧の和によって大き
な影響を受ける。第２図の１３に示すように発振回路の
消費電流Ｉｏｓｃは、ＰチャンネルＭＯＳトランジスタ
とＮチャンネルＭＯＳトランジスタのスレッショルド電
圧の和（Ｖｔｐ＋Ｖｔｎ）が大きくなると小さくなり、
発振開始電圧Ｖｓｔａ・発振停止電圧Ｖｓ ｔｐは、第
２図の１４．１５に示すようにＰチャンネルＭＯ３Ｉ−
ランジスタとＮチャンネルＭＯＳトランジスタのスレッ
ショルド電圧の和が大きくなると高くなる０通常、時計
用ＩＣ等のように低消費電力を要求されるＩＣでは、低
電圧までＩＣが動作し、かつ、ＩＣの消費電流を低く抑
えることが仕様的には必須となる。この要求を満たすた
めには、発振回路部の消費電流を小さくし、発振開始電
圧・発振停止電圧を低くする必要がある。しかし、いま
まで説明してきたように、ＰチャンネルＭＯＳトランジ
スタ上とＮチャンネルＭＯＳトランジスタのスレッショ
ルド電圧の和の発振特性に与える影響から、これら二つ
の要求を同時に満たすことはできない。また、ＭＯＳト
ランジスタのスレッショルド電圧はＩＣの製造工程の中
でばらついてしまうのは避けられないために、低消費電
力の要求の厳しいＩＣでは歩留まりの下がるのはやむを
得ず、したがって、ＩＣの製造コストもあがってしまっ
ていた。
［課題を解決するための手段］
本発明は、半導体ヒユーズやＰ ＲＯＭ （Ｐｒｏｇｒ
ａｍａｂｌｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ＋書
換え可能読みだし専用記憶素子）などの記憶素子を用い
て、複数の発振インバータのオン・オフを制御すること
により発振インバ、−夕の電流駆動能力を変えることが
できるようにし、ＩＣの製造工程でのばらつきの応じて
最適な電流駆動能力を作り込むことを可能とすることを
特徴とする。
ａｍａｂｌｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ＋書
換え可能読みだし専用記憶素子）などの記憶素子を用い
て、複数の発振インバータのオン・オフを制御すること
により発振インバ、−夕の電流駆動能力を変えることが
できるようにし、ＩＣの製造工程でのばらつきの応じて
最適な電流駆動能力を作り込むことを可能とすることを
特徴とする。
［作 用］
上記の本発明の構成によれば、半導体ヒユーズの溶断や
ＰＲＯＭの書き込みは、ＩＣの出荷検査時に発振インバ
ータの電流駆動能力を測定することにより、容易に最適
値に設定することができるため、従来技術に比べ製造コ
ストを小さくして、低電圧で動作して消費電流の少ない
ＩＣを製造することができる。
ＰＲＯＭの書き込みは、ＩＣの出荷検査時に発振インバ
ータの電流駆動能力を測定することにより、容易に最適
値に設定することができるため、従来技術に比べ製造コ
ストを小さくして、低電圧で動作して消費電流の少ない
ＩＣを製造することができる。
［実 施 例１
第１図は、１．２の２種のクロックドインバータを用い
て発振インバータを構成し、２ビツトの３．４の半導体
ヒユーズを用いて２種のクロックドインバータのどれを
オンにし、どれをオフとするかを制御する実例である。
て発振インバータを構成し、２ビツトの３．４の半導体
ヒユーズを用いて２種のクロックドインバータのどれを
オンにし、どれをオフとするかを制御する実例である。
第１図の５．６は半導体ヒユーズの情報を記憶するラッ
チであり、７は前記ラッチを初期化する制御信号である
。８は水晶振動子であり、９．１０は水晶振動子接続端
子、１１は帰還抵抗１２はドレイン抵抗である。
チであり、７は前記ラッチを初期化する制御信号である
。８は水晶振動子であり、９．１０は水晶振動子接続端
子、１１は帰還抵抗１２はドレイン抵抗である。
ＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯ３
）−ランジスタのスレッショルド電圧の和が小さく作り
込まれたＩＣでは、２ｆ！！のクロックドインバータの
うちで１つだけをオンとし、ＰチャンネルＭＯＳトラン
ジスタとＮチャンネルＭＯＳトランジスタのスレッショ
ルド電圧の和の大きく作り込まれたＩＣでは２つともを
オンとする。
）−ランジスタのスレッショルド電圧の和が小さく作り
込まれたＩＣでは、２ｆ！！のクロックドインバータの
うちで１つだけをオンとし、ＰチャンネルＭＯＳトラン
ジスタとＮチャンネルＭＯＳトランジスタのスレッショ
ルド電圧の和の大きく作り込まれたＩＣでは２つともを
オンとする。
このように本例では、２ビツトの記憶手段と２種の発振
インパークを用いることにより容易に４種の電流駆動能
力を持つ発振インバータを構成することができ安価で低
電圧で動作し消費電流の小さなＩＣを実現することがで
きる。
インパークを用いることにより容易に４種の電流駆動能
力を持つ発振インバータを構成することができ安価で低
電圧で動作し消費電流の小さなＩＣを実現することがで
きる。
第３図は、実際のＰチャンネルＭＯＳトランジスタとＮ
チャンネルＭＯＳトランジスタのスレッショルド電圧の
和と発振回路部の消費電流と発振停止電圧の関係を示し
たものである。
チャンネルＭＯＳトランジスタのスレッショルド電圧の
和と発振回路部の消費電流と発振停止電圧の関係を示し
たものである。
ＩＣの製造工程の中で発生するＰチャンネルＭＯＳトラ
ンジスタとＮチャンネルＭＯＳトランジスタのスレッシ
ョルド電圧の和のばらつきを許容し発振停止電圧を最大
１．１■とすると従来技術では、第３図に示すように最
大８００ｎＡが＃振回路部で消費してしまう。第３図の
１６は発振回路部の消費電流であり、１７は発振停止電
圧である。１８．１９は、それぞれＩＣの製造工程の中
で発生するＰチャンネルＭＯ５！−ランジスタとＮチャ
ンネルＭＯＳトランジスタのスレッショルド電圧の和の
ばらつきの最小値と最大値である。これに対して、本発
明を用いるとＩＣのＰチャンネルＭＯＳトランジスタと
ＮチャンネルＭＯＳｌ−ランジスタのスレッショルド電
圧の和にあわせて、第４図の（２０，２４）（２１，２
５）（２２，２６）（２３，２７）の中の１つを選択す
ることができるため、最大でも４００ｎＡの消費電流に
抑えることができる。第４図の実線は、それぞれのＰチ
ャンネルＭＯＳｌ−ランジスタとＮチャンネルＭＯＳト
ランジスタのスレッショルド電圧の和に応じて選択され
た電流駆動能力であり、破線は選択されなかった電流駆
動能力である。
ンジスタとＮチャンネルＭＯＳトランジスタのスレッシ
ョルド電圧の和のばらつきを許容し発振停止電圧を最大
１．１■とすると従来技術では、第３図に示すように最
大８００ｎＡが＃振回路部で消費してしまう。第３図の
１６は発振回路部の消費電流であり、１７は発振停止電
圧である。１８．１９は、それぞれＩＣの製造工程の中
で発生するＰチャンネルＭＯ５！−ランジスタとＮチャ
ンネルＭＯＳトランジスタのスレッショルド電圧の和の
ばらつきの最小値と最大値である。これに対して、本発
明を用いるとＩＣのＰチャンネルＭＯＳトランジスタと
ＮチャンネルＭＯＳｌ−ランジスタのスレッショルド電
圧の和にあわせて、第４図の（２０，２４）（２１，２
５）（２２，２６）（２３，２７）の中の１つを選択す
ることができるため、最大でも４００ｎＡの消費電流に
抑えることができる。第４図の実線は、それぞれのＰチ
ャンネルＭＯＳｌ−ランジスタとＮチャンネルＭＯＳト
ランジスタのスレッショルド電圧の和に応じて選択され
た電流駆動能力であり、破線は選択されなかった電流駆
動能力である。
以上の例では、クロックドインバータを用いて発振イン
バータの電流駆動能力を可変としているが、もちろん、
ＮＡＮＤ素子やＮＯＲ素子を用いて発振インバータを構
成する場合も同様である。
バータの電流駆動能力を可変としているが、もちろん、
ＮＡＮＤ素子やＮＯＲ素子を用いて発振インバータを構
成する場合も同様である。
〔発明の効果１
以上述べたように、本発明によれば、ＩＣの歩留まりを
下げることなく、容易に低電圧動作し消費電流の小さな
ＩＣを実現できる１時計用ＩＣでは、発振回路部の消費
電流がＩＣ全体の消費電流の過半を占めることが多く、
また、発振回路部の消費電流以外の消費電流は製造工程
のばらつきが小さいため、特に効果的である。
下げることなく、容易に低電圧動作し消費電流の小さな
ＩＣを実現できる１時計用ＩＣでは、発振回路部の消費
電流がＩＣ全体の消費電流の過半を占めることが多く、
また、発振回路部の消費電流以外の消費電流は製造工程
のばらつきが小さいため、特に効果的である。
第１図は、本発明を用いた発振回路図。
第２図は、−数的なＰチャンネルＭＯＳトランジスタと
ＮチャンネルＭＯＳトランジスタのスレッショルド電圧
の和と発振回路部の消費電流、発振開始電圧、発振停止
電圧の関係図。 第３図は、従来の発振回路でのＰチャンネルＭＯＳ）ラ
ンジスタとＮチャンネルＭＯＳｌ−ランジスタのスレッ
ショルド電圧の和と発振回路部の消費電流と発振停止電
圧の具体的な関係図。 第４図は、本発明を用いた発振回路でのＰチャンネルＭ
ＯＳトランジスタとＮチャンネルＭＯＳトランジスタの
スレッショルド電圧の和と発振回路部の消費電流と発振
停止電圧の具体的な関係図。 ｌ・・・クロックドインバータを用いた発振インバータ ２・・・クロックドインバータを用いた発振インバータ ・ヒユーズ ・ヒユーズ ・ラッチ ・ラッチ ・ラッチの初期化信号 ・水晶振動子 ・水晶振動子接続端子 ・水晶振動子接続端子 ・帰還抵抗 １２・・・ドレイン抵抗 １３・・・ＰチャンネルＭＯＳトランジスタとＮチャン
ネルＭＯＳｌ−ランジスタの スレッショルド電圧の和と発振回路 部の消費電流の関係 １４・・・ＰチャンネルＭＯＳｌ−ランジスタとＮチャ
ンネルＭＯＳｌ−ランジスタの スレッショルド電圧の和と発振開始 電圧の関係 １５・・・ＰチャンネルＭＯＳトランジスタとＮチャン
ネルＭＯＳｌ−ランジスタの スレッショルド電圧の和と発振停止 電圧の関係 １６・・・ＰチャンネルＭＯＳトランジスタとＮチャン
ネルＭＯＳトランジスタの スレッショルド電圧の和と発振回路 部の消費電流の関係 １７・・・ＰチャンネルＭＯＳトランジスタとＮチャン
ネルＭＯＳトランジスタの スレッショルド電圧の和と発振停止 ２０ ・ ２２ ・ 電圧の関係 ・・ＩＣの製造工程の中で発生するＰチャンネルＭＯＳ
ｌ−ランジスタとＮチ ャンネルＭＯＳトランジスタのスレ ッショルド電圧の和の最小値 ・・ＩＣの製造工程の中で発生するＰチャンネルＭＯＳ
トランジスタとＮチ ャンネルＭＯＳトランジスタのスレ ッショルド電圧の和の最大値 ・・電流駆動能力ｌのクロックドインバータのＰチャン
ネルＭＯＳｌ−ランジ スクとＮチャンネルＭＯＳｌ−ランジ スタのスレッショルド電圧の和と発 振回路部の消費電流の関係 ・・電流駆動能力２のクロックドインバータのＰチャン
ネルＭＯＳトランジ スタとＮチャンネルＭＯＳトランジ スタのスレッショルド電圧の和と発 振回路部の消費電流の関係 ・・電流駆動能力３のクロックドインバータのＰチャン
ネルＭＯＳトランジ スタとＮチャンネルＭＯＳｌ−ランジ スタのスレッショルド電圧の和と発 振回路部の消費電流の関係 ２３・・・電流駆動能力４のクロックドインバータのＰ
チャンネルＭＯＳｌ−ランジ スタとＮチャンネルＭＯＳ）−ランジ スタのスレッショルド電圧の和と発 振回路部の消費電流の関係 ２４・・・電流駆動能力１のクロックドインバータのＰ
チャンネルＭＯＳトランジ スタとＮチャンネルＭＯＳｌ−ランジ スタのスレッショルド電圧の和と発 振停止電圧の関係 ２５・・・電流駆動能力２のクロックドインバータのＰ
チャンネルＭＯ３）−ランジ スタとＮチャンネルＭＯＳｌ−ランジ スタのスレッショルド電圧の和と発 振停止電圧の関係 ２６・・・電流駆動能力３のクロツクドインバ２７ ・ 一夕のＰチャンネルＭＯ５）−ランジ スタとＮチャンネルＭＯＳｌ−ランジ スタのスレッショルド電圧の和と発 振停止電圧の関係 ・・電流駆動能力４のクロックドインバータのＰチャン
ネルＭＯＳトランジ スタとＮチャンネルＭＯＳトランジ スタのスレッショルド電圧の和と発 振停止電圧の関係 以上
ＮチャンネルＭＯＳトランジスタのスレッショルド電圧
の和と発振回路部の消費電流、発振開始電圧、発振停止
電圧の関係図。 第３図は、従来の発振回路でのＰチャンネルＭＯＳ）ラ
ンジスタとＮチャンネルＭＯＳｌ−ランジスタのスレッ
ショルド電圧の和と発振回路部の消費電流と発振停止電
圧の具体的な関係図。 第４図は、本発明を用いた発振回路でのＰチャンネルＭ
ＯＳトランジスタとＮチャンネルＭＯＳトランジスタの
スレッショルド電圧の和と発振回路部の消費電流と発振
停止電圧の具体的な関係図。 ｌ・・・クロックドインバータを用いた発振インバータ ２・・・クロックドインバータを用いた発振インバータ ・ヒユーズ ・ヒユーズ ・ラッチ ・ラッチ ・ラッチの初期化信号 ・水晶振動子 ・水晶振動子接続端子 ・水晶振動子接続端子 ・帰還抵抗 １２・・・ドレイン抵抗 １３・・・ＰチャンネルＭＯＳトランジスタとＮチャン
ネルＭＯＳｌ−ランジスタの スレッショルド電圧の和と発振回路 部の消費電流の関係 １４・・・ＰチャンネルＭＯＳｌ−ランジスタとＮチャ
ンネルＭＯＳｌ−ランジスタの スレッショルド電圧の和と発振開始 電圧の関係 １５・・・ＰチャンネルＭＯＳトランジスタとＮチャン
ネルＭＯＳｌ−ランジスタの スレッショルド電圧の和と発振停止 電圧の関係 １６・・・ＰチャンネルＭＯＳトランジスタとＮチャン
ネルＭＯＳトランジスタの スレッショルド電圧の和と発振回路 部の消費電流の関係 １７・・・ＰチャンネルＭＯＳトランジスタとＮチャン
ネルＭＯＳトランジスタの スレッショルド電圧の和と発振停止 ２０ ・ ２２ ・ 電圧の関係 ・・ＩＣの製造工程の中で発生するＰチャンネルＭＯＳ
ｌ−ランジスタとＮチ ャンネルＭＯＳトランジスタのスレ ッショルド電圧の和の最小値 ・・ＩＣの製造工程の中で発生するＰチャンネルＭＯＳ
トランジスタとＮチ ャンネルＭＯＳトランジスタのスレ ッショルド電圧の和の最大値 ・・電流駆動能力ｌのクロックドインバータのＰチャン
ネルＭＯＳｌ−ランジ スクとＮチャンネルＭＯＳｌ−ランジ スタのスレッショルド電圧の和と発 振回路部の消費電流の関係 ・・電流駆動能力２のクロックドインバータのＰチャン
ネルＭＯＳトランジ スタとＮチャンネルＭＯＳトランジ スタのスレッショルド電圧の和と発 振回路部の消費電流の関係 ・・電流駆動能力３のクロックドインバータのＰチャン
ネルＭＯＳトランジ スタとＮチャンネルＭＯＳｌ−ランジ スタのスレッショルド電圧の和と発 振回路部の消費電流の関係 ２３・・・電流駆動能力４のクロックドインバータのＰ
チャンネルＭＯＳｌ−ランジ スタとＮチャンネルＭＯＳ）−ランジ スタのスレッショルド電圧の和と発 振回路部の消費電流の関係 ２４・・・電流駆動能力１のクロックドインバータのＰ
チャンネルＭＯＳトランジ スタとＮチャンネルＭＯＳｌ−ランジ スタのスレッショルド電圧の和と発 振停止電圧の関係 ２５・・・電流駆動能力２のクロックドインバータのＰ
チャンネルＭＯ３）−ランジ スタとＮチャンネルＭＯＳｌ−ランジ スタのスレッショルド電圧の和と発 振停止電圧の関係 ２６・・・電流駆動能力３のクロツクドインバ２７ ・ 一夕のＰチャンネルＭＯ５）−ランジ スタとＮチャンネルＭＯＳｌ−ランジ スタのスレッショルド電圧の和と発 振停止電圧の関係 ・・電流駆動能力４のクロックドインバータのＰチャン
ネルＭＯＳトランジ スタとＮチャンネルＭＯＳトランジ スタのスレッショルド電圧の和と発 振停止電圧の関係 以上
Claims (1)
- （１）振動子を接続する少なくとも二つ以上の端子と、
記憶手段と、前記記憶手段にしたがって電流駆動能力が
変化する手段を有するＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔ
ａｒｙＭｅｎｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔ
ｏｒ：金属−酸化膜−半導体）反転器と、前記ＣＭＯＳ
反転器の入力と出力とに接続される帰還抵抗とで構成さ
れる発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22192788A JPH0269005A (ja) | 1988-09-05 | 1988-09-05 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22192788A JPH0269005A (ja) | 1988-09-05 | 1988-09-05 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0269005A true JPH0269005A (ja) | 1990-03-08 |
Family
ID=16774339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22192788A Pending JPH0269005A (ja) | 1988-09-05 | 1988-09-05 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0269005A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440024B1 (ko) * | 2001-11-28 | 2004-07-14 | 현대자동차주식회사 | 캠축 지지부의 오일 누유 방지구조 |
-
1988
- 1988-09-05 JP JP22192788A patent/JPH0269005A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440024B1 (ko) * | 2001-11-28 | 2004-07-14 | 현대자동차주식회사 | 캠축 지지부의 오일 누유 방지구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031407A (en) | Low power circuit for detecting a slow changing input | |
| US6166609A (en) | Oscillator circuit supplied with optimal power voltage according to oscillator output | |
| US5325074A (en) | Oscillator with supply voltage changeover according to activated and disabled states of a microcomputer | |
| JPH01161906A (ja) | 発振回路 | |
| US4283690A (en) | Low power CMOS oscillator | |
| JPH0269005A (ja) | 発振回路 | |
| JPH06105850B2 (ja) | Ｃｍｏｓ水晶発振回路 | |
| JPH02122705A (ja) | 低消費電流型ｃｍｏｓ水晶発振回路 | |
| JPH0619206Y2 (ja) | 集積回路 | |
| JP3635519B2 (ja) | 発振回路 | |
| JP2000151280A (ja) | 半導体集積回路 | |
| JP2002091591A (ja) | 定電圧出力装置 | |
| KR0173943B1 (ko) | 볼테이지 더블러 | |
| JP2001257532A (ja) | 発振回路、電子機器および時計 | |
| JPH0722245B2 (ja) | 発振回路 | |
| US4326277A (en) | Electronic timepiece | |
| JPH0223703A (ja) | 発振制御回路 | |
| JPS63202103A (ja) | 発振回路 | |
| JPH114120A (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| JPS61220015A (ja) | 半導体集積回路 | |
| JPH05313795A (ja) | 半導体集積回路 | |
| JPH06252643A (ja) | 発振回路 | |
| KR20000038479A (ko) | 발진 안정화 시간 가변 기능을 갖는 수정발진회로 | |
| JP2001118991A (ja) | スタンバイモード用降圧回路及びこれを備えた半導体集積回路 | |
| JPH05304418A (ja) | Ｃｍｏｓ型水晶発振回路 |